CN113678245A - 半导体模组 - Google Patents

半导体模组 Download PDF

Info

Publication number
CN113678245A
CN113678245A CN202080027804.4A CN202080027804A CN113678245A CN 113678245 A CN113678245 A CN 113678245A CN 202080027804 A CN202080027804 A CN 202080027804A CN 113678245 A CN113678245 A CN 113678245A
Authority
CN
China
Prior art keywords
main terminal
main
opposing
terminal
bus bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080027804.4A
Other languages
English (en)
Other versions
CN113678245B (zh
Inventor
石野宽
三轮亮太
大前翔一朗
长濑拓生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN113678245A publication Critical patent/CN113678245A/zh
Application granted granted Critical
Publication of CN113678245B publication Critical patent/CN113678245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体模组具备：半导体元件(30)，在一面侧具有第1主电极(31E)，在背面侧具有第2主电极(31C)；配置在一面侧并与第1主电极连接的第1导电部件(40E)以及配置在背面侧并与第2主电极连接的第2导电部件(40C)；从导电部件延伸设置的主端子(60)、即与第1导电部件相连的第1主端子(60E)以及与第2导电部件相连的第2主端子(60C)。主端子具有：对置部(61)，以将流过主电流时产生的磁通相互抵消的方式配置，第1主端子和第2主端子离开而对置；非对置部(62E)，与第1导电部件侧相反地与第1主端子的对置部相连；形成于第1主端子的非对置部的第1连接部(63E)、以及以宽度方向上的形成位置与第1连接部重合的方式形成于第2主端子的对置部的第2连接部(63C)。

Description

半导体模组
关联申请的相互参照
本申请基于2019年3月11日提出的日本专利申请第2019－43885号，这里通过参考而引用其记载内容。
技术领域
本发明涉及半导体模组。
背景技术
在专利文献1中，提出了具有在两面形成有主电极的半导体元件、导电部件及主端子的半导体模组。半导体模组作为导电部件而具备第1导电部件及第2导电部件。第1导电部件及第2导电部件以夹着半导体元件的方式配置。主端子从导电部件延伸设置。第1导电部件与第1主端子相连，第2导电部件与第2主端子相连。
现有技术文献
专利文献
专利文献1：JP 2015－82614A
发明内容
在上述的半导体模组中，第1主端子及第2主端子在宽度方向上横向排列而配置。第1主端子和第2主端子不是以板面彼此对置的方式配置而是以侧面彼此对置的方式配置。希望电感的进一步的减小。
本发明的目的是提供能够减小电感的半导体模组。
根据本发明的一技术方案，半导体模组具备：至少一个半导体元件，在一面侧具有第1主电极，在与一面相反的背面侧具有第2主电极；第1导电部件及第2导电部件，是夹着半导体元件而配置的导电部件，第1导电部件配置在一面侧，与第1主电极连接，第2导电部件配置在背面侧，与第2主电极连接；以及第1主端子及第2主端子，是从导电部件延伸设置的主端子，第1主端子与第1导电部件相连，第2主端子与第2导电部件相连。
并且，主端子具有：对置部，以将流过主电流时产生的磁通相互抵消的方式配置，是第1主端子和第2主端子的板面彼此离开而对置的部分；非对置部，与第1导电部件侧相反地与第1主端子的对置部相连；第1连接部及第2连接部，是形成于主端子的板面的与外部连接的连接部，第1连接部形成于第1主端子的非对置部，第2连接部以在宽度方向上形成位置与第1连接部重合的方式，形成于与第1主端子对置的对置面的相反的板面的、第2主端子的至少对置部，宽度方向与第1主端子的对置部和非对置部的排列方向正交。
根据该半导体模组，在对置部，第1主端子及第2主端子的板面彼此离开而对置。通过板面彼此的对置，能够减小电感。
此外，在第1主端子设有非对置部，在非对置部形成有第1连接部。由此，能够确保上述的对置部，并且在宽度方向上使连接部的形成位置在第1连接部和第2连接部中重合。通过第1连接部与第2连接部的重合，与不重合的结构相比能够减小电感。
附图说明
关于本发明的上述及其他目的、特征及优点，根据参照附图的下述详细说明会更加明确。
图1是表示应用第1实施方式的半导体模组的电力变换装置的概略结构的图。
图2是表示半导体模组的立体图。
图3是表示半导体模组的立体图。
图4是从主端子侧观察半导体模组的平面图。
图5是半导体模组的侧视图。
图6是沿着图2的VI－VI线的剖视图。
图7是表示主端子及露出部的位置关系的平面图。
图8是表示将封固树脂体成形的模的立体图。
图9是表示电流路径角θ与电感的关系的图。
图10是表示变形例的平面图。
图11是表示变形例的剖视图。
图12是表示变形例的平面图。
图13是表示变形例的剖视图。
图14是在第2实施方式的半导体模组中表示主端子的形状及位置关系的平面图。
图15是表示第3实施方式的半导体模组的剖视图，对应于图6。
图16是表示主端子与汇流条的连接部周边的平面图。
图17是表示电流路径的示意图。
图18是表示变形例的剖视图。
图19是表示变形例的剖视图。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中，对在功能上及/或构造上对应的部分赋予同一参照标记。以下，将半导体元件的厚度方向表示为Z方向，将与Z方向正交的一个方向表示为X方向。此外，将与Z方向及X方向这两个方向正交的方向表示为Y方向。只要没有特别声明，就将沿着由上述的X方向及Y方向规定的XY面的形状作为平面形状。
(第1实施方式)
首先，基于图1对应用半导体模组的电力变换装置进行说明。
<电力变换装置的概略结构>
图1所示的电力变换装置1例如搭载在电动汽车或混合动力汽车中。电力变换装置1将从搭载在车辆中的直流电源2供给的直流电压变换为三相交流，向三相交流方式的马达3输出。马达3作为车辆的行驶驱动源发挥功能。电力变换装置1还能够将由马达3发出的电力变换为直流并向直流电源2充电。电力变换装置1能够进行双向的电力变换。
电力变换装置1具有平滑电容器4和作为电力变换器的逆变器5。平滑电容器4的正极侧端子与直流电源2的高电位侧的电极即正极连接，负极侧端子与直流电源2的低电位侧的电极即负极连接。逆变器5将所输入的直流电力变换为规定频率的三相交流，向马达3输出。逆变器5将由马达3发出的交流电变换为直流电。逆变器5是DC－AC变换部。
逆变器5具备三相的上下臂电路6。在正极侧的电源线即高电位电源线7与负极侧的电源线即低电位电源线8之间串联连接着两个臂而构成各相的上下臂电路6。在各相的上下臂电路6中，上臂与下臂的连接点被连接到对于马达3的输出线9。
在本实施方式中，作为构成各臂的开关元件，采用n沟道型的绝缘栅双极型晶体管6i(以下表示为IGBT6i)。各个IGBT6i与作为续流用二极管的FWD6d反并联地连接。一相的上下臂电路6具有两个IGBT6i。在上臂中，IGBT6i的集电极电极与高电位电源线7连接。在下臂中，IGBT6i的发射极电极与低电位电源线8连接。并且，上臂中的IGBT6i的发射极电极与下臂中的IGBT6i的集电极电极相互连接。
电力变换装置1除了上述的平滑电容器4及逆变器5以外，可以还具备作为逆变器5以外的电力变换器的变换器、构成逆变器5及变换器的开关元件的驱动电路等。变换器是将直流电压变换为不同值的直流电压的DC－DC变换部。
<半导体模组的概略结构>
接着，基于图2～图6对半导体模组的概略结构进行说明。
如图2～图6所示，半导体模组10具备封固树脂体20、半导体元件30、热沉40、接线端(terminal)50、主端子60及信号端子70。在图4中，将封固树脂体20简化而进行图示。
封固树脂体20具有主体部21以及与主体部21相连的端子覆盖部22。主体部21将半导体元件30封固。主体部21将热沉40各自的至少一部分封固。端子覆盖部22将主端子60的一部分封固。可以将主体部21和端子覆盖部22一体地成形。也可以使主体部21为一次成形体，使端子覆盖部22为对于主体部21的二次成形体。
在本实施方式中，主体部21和端子覆盖部22用相同材料一体地成形。封固树脂体20例如由环氧类树脂构成。封固树脂体20例如通过传递模塑法成形。
主体部21的平面形状大致呈矩形。主体部21在Z方向上具有一面21a以及与一面21a相反的背面21b。一面21a及背面21b例如为平坦面。主体部21具有将一面21a与背面21b相连的侧面。主体部21具有侧面21c和侧面21d，主端子60向侧面21c的外部突出，信号端子70向侧面21d的外部突出。侧面21d是与侧面21c相反的面。端子覆盖部22与侧面21c相连。关于端子覆盖部22的详细情况在后面叙述。
在Si、SiC、GaN等的半导体基板上形成元件而构成半导体元件30。半导体元件30配置在一对热沉40之间。半导体模组10至少具备一个半导体元件30。在本实施方式中，在相同的半导体基板上形成有IGBT6i及FWD6d。这样，作为半导体元件30而采用RC(ReverseConducting)－IGBT。半导体元件30构成上述的臂的一个。半导体元件30有时被称作半导体芯片。
半导体元件30为纵型构造，主电流在Z方向上流动。虽然省略了图示，但是半导体元件30具有栅极电极。栅极电极例如为沟槽构造。此外，半导体元件30在自身的厚度方向即Z方向上的两面具有主电极31。具体而言，作为主电极31，在一面侧具有发射极电极31E，在与一面相反的背面侧具有集电极电极31C。发射极电极31E也兼作FWD6d的阳极电极。集电极电极31C也兼作FWD6d的阴极电极。发射极电极31E相当于第1主电极，集电极电极31C相当于第2主电极。
半导体元件30的平面形状大致呈矩形。在半导体元件30中，在发射极电极31E的形成面形成有作为信号用的电极的焊盘32。焊盘32形成在与发射极电极31E不同的位置。焊盘32与发射极电极31E电分离。焊盘32在Y方向上形成在与发射极电极31E的形成区域相反的一侧的端部。
半导体元件30例如具有5个焊盘32。具体而言，作为5个焊盘32，具有栅极电极用的焊盘、对发射极电极31E的电位进行检测的开尔文发射极用焊盘、电流感测用的焊盘、对半导体元件30的温度进行检测的温度传感器(感温二极管)的阳极电位用的焊盘及阴极电位用的焊盘。5个焊盘32在平面大致呈矩形的半导体元件30中统一形成在Y方向的一端侧，并在X方向上排列形成。
热沉40是以在Z方向上夹着半导体元件30的方式配置的导电部件。热沉40起到将半导体元件30的热向半导体模组10的外部散热的功能。热沉40还起到作为主电极31的布线的功能。因此，为了确保导热性及导电性而至少使用金属材料形成。作为热沉40，例如可以采用金属板、DBC(Direct Bonded Copper)基板等。热沉40在从Z方向观察的投影视图中以将半导体元件30包含在内部的方式设置。热沉40的平面形状大致呈矩形。热沉40的厚度大致一定，其板厚方向与Z方向大致平行。
热沉40以夹着半导体元件30的方式成对设置。半导体模组10作为一对热沉40而具有配置在发射极电极31E侧的热沉40E、以及配置在集电极电极31C侧的热沉40C。热沉40E相当于第1导电部件，热沉40C相当于第2导电部件。热沉40C、40E在从Z方向观察的投影视图中彼此大致一致。
热沉40E在Z方向上具有半导体元件30侧的连接面41E以及与连接面41E相反的散热面42E。热沉40C在Z方向上具有半导体元件30侧的连接面41C以及与连接面41C相反的散热面42C。
在热沉40E的连接面41E，经由焊料80连接着接线端50。接线端50介于半导体元件30与热沉40E之间。接线端50由于位于半导体元件30的发射极电极31E与热沉40E的导热、导电路径的中途，所以为了确保导热性及导电性而至少使用金属材料形成。接线端50与发射极电极31E对置配置。接线端50的平面形状大致呈矩形。在接线端50的热沉40E侧的面的相反面，经由焊料81连接着发射极电极31E。在热沉40C的连接面41C，经由焊料82连接着半导体元件30的集电极电极31C。
热沉40C、40E各自的至少一部分被封固树脂体20的主体部21封固。在本实施方式中，热沉40E的散热面42E从封固树脂体20露出。散热面42E与一面21a大致共面。热沉40E的表面中的除了与焊料80的连接部、散热面42E以及与主端子60相连的部分以外的部分被封固树脂体20覆盖。同样，热沉40C的散热面42C从封固树脂体20露出。散热面42C与背面21b大致共面。热沉40C的表面中的除了与焊料82的连接部、散热面42C以及与主端子60相连的部分以外的部分被封固树脂体20覆盖。
主端子60是用来将半导体模组10与外部设备电连接的外部连接端子中的流过主电流的端子。主端子60与对应的热沉40相连。在本实施方式中，主端子60在封固树脂体20的主体部21的内部与热沉40相连。主端子60从对应的热沉40延伸设置，向主体部21外突出。
主端子60是与半导体元件30的主电极31电连接的端子。半导体模组10中，作为主端子60而具有与发射极电极31E电连接的主端子60E以及与集电极电极31C电连接的主端子60C。主端子60E相当于第1主端子，主端子60C相当于第2主端子。主端子60E有时被称作发射极端子，主端子60C有时被称作集电极端子。
主端子60E与热沉40E相连。主端子60E在Y方向上从热沉40E延伸设置，从侧面21c向主体部21之外突出。主端子60C与热沉40C相连。主端子60C在Y方向上从热沉40C向与主端子60E相同的方向延伸设置，从与主端子60E相同的侧面21c向主体部21之外突出。
在本实施方式中，主端子60C、60E与对应的热沉40C、40E的侧面43C、43E分别相连。侧面43C、43E在Y方向上是侧面21c侧的面。主端子60C、60E在Y方向上在相同的一侧与热沉40C、40E相连。主端子60C、60E全长在大致相同的方向上延伸设置。
主端子60例如通过将同一金属板进行加工而与对应的热沉40一体地设置。主端子60也可以通过接合而与对应的热沉40相连。主端子60E的厚度比热沉40E薄。主端子60C的厚度比热沉40C薄。主端子60C、60E的板厚在整个区域中大致一定，主端子60C、60E为大致相同的板厚。关于主端子60的详细情况在后面叙述。
信号端子70是外部连接端子中的与半导体元件30的焊盘32电连接的端子。本实施方式的信号端子70经由键合线83而与焊盘32连接。信号端子70在主体部21的内部与键合线83连接。信号端子70从侧面21d向主体部21(封固树脂体20)之外突出。信号端子70相对于半导体元件30，在Y方向上向与主端子60相反方向延伸设置。另外，标记71是悬挂导体。在连杆(tie bar)除去前的引线框中，信号端子70经由未图示的连杆而被固定于悬挂导体71。
在如以上那样构成的半导体模组10中，通过封固树脂体20，将半导体元件30、热沉40各自的一部分、接线端50、主端子60各自的一部分、以及信号端子70的一部分一体地封固。即，将构成一个臂的要素封固。因此，半导体模组10有时被称作1in1封装。
此外，热沉40E的散热面42E与封固树脂体20的主体部21的一面21a大致共面。热沉40C的散热面42C与主体部21的背面21b大致共面。半导体模组10为散热面42C、42E都从封固树脂体20露出的两面散热构造。这样的半导体模组10例如能够通过将热沉40与封固树脂体20一起切削加工而形成。此外，也可以在使散热面42C、42E与将封固树脂体20成形的模的腔室壁面接触的状态下将封固树脂体20成形。
<主端子及端子覆盖部>
接着，基于图2～图8，对主端子60及端子覆盖部22详细说明。图7是表示包括露出部的主端子的位置关系的示意性平面图。在图7中，为了表示元件中心与露出部的位置关系，为了方便还图示了半导体元件30。
如图3、图4、图6及图7所示，主端子60C、60E在Z方向上配置在相互不同的位置。主端子60E配置在比主端子60C更靠近主体部21的一面21a的位置，主端子60C配置在靠近主体部21的背面21b的位置。主端子60具有对置部61、非对置部62和露出部63。
对置部61是主端子60C、60E的板面彼此离开而对置的部分。在图7中，由双点划线包围的部分是对置部61。以下，有时将构成对置部61的主端子60C、60E的部分表示为对置部61C、61E。对置部61C、61E配置为，使在流过主电流时产生的磁通相互抵消。为了提高磁通抵消的效果，优选的是以使主电流的方向大致反向的方式配置。即，优选的是使主端子60C、60E的延伸设置方向在对置部61中大致一致。板面是主端子60各自的板厚方向的面。对置部61是在Z方向的投影视图中主端子60C、60E相互交叠的部分。对置部61有时被称作重叠部(交叠部)、层叠部。
在本实施方式中，对置部61C、61E处的主端子60C、60E的延伸设置方向都与Y方向大致平行。主端子60C、60E与对应的热沉40C、40E之间的边界在Y方向上大致为相同位置。对置部61C、61E与对应的热沉40C、40E相连，在对置部61C、61E与热沉40C、40E之间不存在非对置部。即，与热沉40邻接地设置对置部61。
主端子60具有弯曲部。在对置部61的主要部分中，对置部61C、61E的沿着Z方向的对置距离比热沉40C、40E的对置距离即连接面41C、41E间的距离短。在本实施方式中，主端子60C、60E分别具有两个弯曲部。弯曲部都配置在主体部21内。相互交叠的、比相对于热沉40较远侧的弯曲部64C、64E靠突出前端侧的部分被作为对置部61的主要部分。在比弯曲部64C、64E靠突出前端侧，主端子60C、60E的板厚方向与Z方向大致平行，主端子60C、60E间的间隙大致一定。
弯曲部的另一个设在热沉40侧的端部。主端子60C、60E与连接面41C、41E大致共面地与对应的热沉40C、40E相连。由此，在相互交叠的、从热沉40C、40E开始到弯曲部64C、64E为止的部分，对置部61C、61E的对置距离也为热沉40C、40E的对置距离以下。
非对置部62是主端子60中板面彼此不对置的部分。非对置部62是在从Z方向观察的平面视图中仅配置了主端子60C、60E中的一个的部分。非对置部62有时被称作非重叠部、非层叠部。非对置部62与对置部61相连。
主端子60中，作为非对置部62而至少具有与对置部61E相连的非对置部62E。非对置部62E在热沉40E侧的相反侧与对置部61E相连。非对置部62E相当于第1主端子的非对置部、第1非对置部。在图7中，主端子60E上的被单点划线包围的部分是非对置部62E。
在Z方向上，在非对置部62E的正上方，不配置主端子60C。主端子60E延伸至不与主端子60C对置的区域。非对置部62E在Y方向上从对置部61E延伸设置。对置部61E与非对置部62E的排列方向与Y方向大致平行。对置部61E和非对置部62E的排列方向与主端子60E的延伸设置方向一致。非对置部62E的板厚方向与Z方向大致平行。主端子60E以宽度大致一定的方式延伸设置。主端子60E的平面形状大致呈矩形。在主端子60E中，热沉40E侧的部分构成对置部61E，其余部分即突出前端侧的部分构成非对置部62E。如图7所示，主端子60E的延伸设置长度Le比主端子60C的延伸设置长度Lc长。
在本实施方式中，主端子60具有与对置部61C相连的非对置部62C。非对置部62C以夹着对置部61的方式在宽度方向上与对置部61C的两侧相连。宽度方向是与对置部61E和非对置部62E的排列方向正交的方向。在本实施方式中，宽度方向与X方向大致平行。非对置部62C的一个在X方向上与对置部61C的一端侧相连，非对置部62C的另一个与对置部61C的另一端侧相连。在图7中，主端子60C上的由单点划线包围的部分是非对置部62C。
在Z方向上，在非对置部62C的正上方没有配置主端子60E。非对置部62C在X方向上从对置部61C的两端延伸。非对置部62C的板厚方向与Z方向大致平行。在Y方向上，非对置部62C的一端与热沉40C相连。在Y方向上，非对置部62C的延伸设置长度大致等于对置部61C延伸设置长度。主端子60C以宽度大致一定的方式延伸设置。主端子60C的平面形状大致呈矩形。在主端子60C中，X方向的中央部分构成对置部61C，其余部分即两端部分构成非对置部62C。如图7所示，主端子60C的宽度Wc比主端子60E的宽度We长。
露出部63是形成于主端子60的板面的与外部的连接部分。露出部63是主端子60中的从封固树脂体20的端子覆盖部22局部地露出的与外部的连接区域。主端子60中，作为露出部63而具有形成于主端子60E的露出部63E和形成于主端子60C的露出部63C。在半导体元件30构成上臂的情况下，露出部63C与构成高电位电源线7的汇流条(bus bar)连接，露出部63E与对应于输出线9的汇流条连接。在半导体元件30构成下臂的情况下，露出部63C与构成输出线9的汇流条连接，露出部63E与对应于低电位电源线8的汇流条连接。露出部63相当于连接部。露出部63E相当于第1连接部，露出部63C相当于第2连接部。
露出部63E形成于非对置部62E的板面。露出部63E形成在不与主端子60C重叠的位置。在Y方向上，露出部63E形成在比露出部63C距半导体元件30远的位置。在本实施方式中，非对置部62E中的距主端子60E的突出前端为规定范围的部分被设为露出部63E，对置部61E侧的其余部分被端子覆盖部22覆盖。露出部63E形成于背面21b侧的板面。露出部63E的宽度与非对置部62E的宽度即主端子60E的宽度大致一致。
露出部63C在主端子60C中至少形成于对置部61C的板面。露出部63C形成于对置部61C的板面中的、与主端子60E对置的对置面的相反板面。在Y方向上，露出部63C形成在比露出部63E距半导体元件30近的位置。露出部63C形成为，宽度方向即X方向的形成位置、换言之X坐标与露出部63E重合。
在本实施方式中，露出部63C与露出部63E同样，形成于背面21b侧的板面。主端子60C中的距突出前端为规定范围的部分被设为露出部63C，热沉40C侧的其余部分被端子覆盖部22覆盖。露出部63C不仅在对置部61C中、还在两端的非对置部62C中一体地形成。露出部63C的宽度与主端子60C的宽度大致一致。
在从Z方向观察的投影视图中，露出部63C在X方向上跨过对置部61E。即，露出部63C的X方向的形成位置与露出部63E的X方向的形成位置重合。特别是，在本实施方式中，在X方向上，露出部63E的宽度的中心位置与露出部63C的宽度的中心位置大致一致。进而，露出部63E的宽度的中心位置和露出部63C的宽度的中心位置位于经过半导体元件30的元件中心的中心线CL上。所谓元件中心，在如本实施方式那样半导体元件30为一个的情况下是半导体元件30的中心。在半导体元件30例如为两个的情况下，是两个半导体元件30的排列方向上的中心间的中央位置。中心线CL是与宽度方向正交、经过元件的中心的假想线。
端子覆盖部22如上述那样，将主端子60的一部分覆盖。包括端子覆盖部22的封固树脂体20至少介于对置部61C、61E之间。封固树脂体20配置在对置部61C、61E的整个对置区域。对置部61为对置部61C、61E与封固树脂体20的层叠体。主端子60之中，突出前端侧的部分被端子覆盖部22覆盖，热沉40侧的根部被主体部21覆盖。
露出部63C、63E从端子覆盖部22露出。端子覆盖部22具有一面22a以及在Z方向上与一面22a相反的背面22b。在Z方向上，一面22a是散热面42E侧的面，背面22b是散热面42C侧的面。端子覆盖部22在背面22b侧开口，经由该开口部，露出部63C、63E可与外部连接地露出。露出部63C、63E相对于背面22b大致共面地露出。
端子覆盖部22在上述的开口部之外具有凹部23。凹部23在与开设露出部63的背面22b相反的一面22a开口，相对于一面22a凹陷。凹部23是在将封固树脂体20成形时由于模的夹紧而产生的夹痕。本实施方式的凹部23形成为，使与主端子60的露出部63的形成面相反的板面成为底部。成为底部的板面的部分经由凹部23而露出到外部。凹部23是孔或缺口。
如图2及图5所示，作为凹部23，端子覆盖部22具有设在主端子60E的非对置部62E上的凹部23E和设在主端子60C的非对置部62C上的凹部23C。凹部23E相当于第1凹部，凹部23C相当于第2凹部。凹部23E形成为，在一面22a开口，非对置部62E成为底部。凹部23E在作为宽度方向的X方向上分别设在非对置部62E的两端附近。凹部23E被作为缺口而提供，在端子覆盖部22的侧面也开口。
凹部23C形成为，在一面22a开口，非对置部62C成为底部。凹部23C在作为宽度方向的X方向上设于各个非对置部62E。凹部23C在X方向上分别设在主端子60C的两端附近。凹部23C被作为缺口提供，在端子覆盖部22的侧面也开口。
端子覆盖部22在Z方向上具有高度差。端子覆盖部22具有保持主端子60E的第1保持部24和保持主端子60C的第2保持部25。第1保持部24与主体部21的侧面21c相连。第1保持部24在Y方向上从侧面21c延伸设置。第1保持部24以半导体元件30为基准而延伸设置到比第2保持部25远的位置。第1保持部24以宽度大致一定的方式延伸设置。第1保持部24的厚度大致一定。第1保持部24的平面形状大致呈矩形。第1保持部24的宽度比主端子60E的宽度宽且比主端子60C的宽度细。非对置部62C各自的一部分位于比第1保持部24在X方向上靠外侧。第1保持部24将主端子60E的露出部63E的相反侧的板面与侧面覆盖。
在第1保持部24中，一面22a与主体部21的一面21a大致共面。在第1保持部24中，背面22b在Z方向上比主体部21的背面21b靠近一面21a。第1保持部24的背面22b与主端子60E的露出部63E侧的板面大致共面。露出部63E相对于第1保持部24的背面22b大致共面地露出。
第2保持部25也与主体部21的侧面21c相连。第2保持部25在背面21b侧设在第1保持部24上。第2保持部25在Y方向上从侧面21c延伸设置。第2保持部25以宽度大致一定的方式延伸设置。第2保持部25的厚度大致一定。第2保持部25的平面形状大致呈矩形。第2保持部25的延伸设置长度比第1保持部24的延伸设置长度短。第2保持部25的突出前端位置与露出部63E的热沉40E侧的端部一致。由第2保持部25将主端子60E的露出部63E侧的板面的一部分覆盖。
第2保持部25的宽度比第1保持部24及主端子60C的宽度宽。第2保持部25将主端子60C的露出部63C的相反侧的板面和侧面覆盖。在第2保持部25中，一面22a与第1保持部24的背面22b大致共面。在第2保持部25中，背面22b在Z方向上设在主体部21的背面21b与第1保持部24的背面22b之间。第2保持部25的背面22b与主端子60C的露出部63C侧的板面大致共面。露出部63C相对于第2保持部25的背面22b大致共面地露出。露出部63C在Z方向上设在与露出部63E不同的位置。
图8是将封固树脂体20成形的模的一例。图8的(a)表示热沉40C侧的下模100，图8的(b)表示热沉40E侧的上模110。使用下模100及上模110，将包括端子覆盖部22的封固树脂体20成形。
下模100具有凹部101和支承部102～104。在凹部101中配置热沉40C。可以使热沉40C的散热面42C与凹部111的底面接触，也可以使其成为相对于底面离开的状态。在离开的状态的情况下，在成形后例如通过切削而使散热面42C露出即可。支承部102支承信号端子70、悬挂导体71的一部分以及未图示的连杆。
支承部103是从凹部101的底面突出的部分。支承部103是凹部101中的由于高度差而底面较高的部分。支承部103的位置比凹部101的周边部分低。支承部103与端子覆盖部22的第2保持部25对应而设置。主端子60C的露出部63C相对于支承部103接触配置。相比于露出部63C(主端子60C)，支承部103的宽度宽。支承部104是凹部101周边的、在延伸设置方向上与支承部103邻接的部分。主端子60E的露出部63E相对于支承部104接触配置。
上模110具有凹部111、112和凸部113、114。在凹部111中配置热沉40E。可以使热沉40E的散热面42E与凹部111的底面接触，也可以使其成为相对于底面离开的状态。在离开的状态的情况下，在成形后例如通过切削而使散热面42E露出即可。凹部112与凹部111相连。凹部112与端子覆盖部22的第1保持部24对应而设置。凹部112的深度与凹部111大致相同。凹部112的底面与凹部111的底面大致共面地相连。凹部112的宽度比凹部111的宽度窄。
凸部113从凹部112的底面突出。凸部113与端子覆盖部22的凹部23E对应而设置。上模110具有两个凸部113。凸部113是将主端子60E的非对置部62E从与露出部63E相反的板面侧推压的部分。在合模状态下，凸部113在从Z方向观察的投影视图中设在与支承部104重叠的位置。在成形时，由支承部104和凸部113从板厚方向的两侧将主端子60E夹紧。
凸部114从凹部111、112的周边部分突出。凸部114在宽度方向上分别设在凹部112的两侧。上模110具有两个凸部114。凸部114是将主端子60C的非对置部62C从与露出部63C相反的板面侧推压的部分。在合模状态下，凸部114在从Z方向观察的投影视图中设在与支承部103的两端附近重叠的位置。在成形时，由支承部103和凸部114从板厚方向的两侧将主端子60C夹紧。
另外，为了在成形时将主端子60推压(夹紧)，也可以代替固定式的凸部113、114而使用可动式的销。
<第1实施方式的总结>
在本实施方式中，主端子60具有对置部61。在对置部61，主端子60C、60E的板面彼此离开并对置。由于进行了离开配置即具有规定的间隙的配置，所以能够确保主端子60C、60E间的绝缘。由于板面彼此对置，所以将流过主电流时产生的磁通相互抵消的效果较高。由此，能够减小电感。
图9是构成上下臂电路6的一个臂的电感、具体而言主端子60C、60E间的电感的磁场解析结果。图9是使主端子60C、60E对置配置时的磁场解析结果。在该磁场解析中，设置了3个级别的电流路径角θ。电流路径角θ是在从Z方向观察的平面视图中在露出部63C、半导体元件30、露出部63E之间形成的电流路径的角度。
如图9所示，明确可知电流路径角θ越小越能够减小电感。虽然通过对置配置能够减小电感，但明确可知电流路径角θ越大则减小的效果越弱。
在本实施方式中，主端子60E具有在与热沉40E相反的一侧与对置部61E相连的非对置部62E。即，将主端子60E延伸设置得比主端子60C远。并且，在非对置部62E，形成有作为与外部的连接部的露出部63E。主端子60C的露出部63C形成于对置部61C。由于使露出部63C、63E的位置在主端子60的延伸设置方向上错开，所以能够在确保对置部61的同时，使露出部63C、63E的宽度方向的形成位置在露出部63C、63E中重合。通过露出部63C、63E的重合，与不重合的结构相比，能够使上述的电流路径角θ变小。
通过以上，根据本实施方式的半导体模组10，能够减小电感。
如图10所示的变形例那样，也可以将露出部63C、63E在作为宽度方向的X方向上错开。图10将图7进一步简化，仅表示了露出部63C、63E和半导体元件30。图10所示的虚线箭头是在宽度方向上露出部63C、63E重合的区域。通过重合，能够使电流路径角θ变小。在图10中，在宽度方向上，露出部63E的中心位置和露出部63C的中心位置错开。此外，作为一例，露出部63C的中心位置从中心线CL偏离。
相对于此，在本实施方式中，在宽度方向上，露出部63E的中心位置与露出部63C的中心位置大致一致。由此，与中心位置错开设置的结构相比能够使电流路径角θ变小。因而，能够有效地减小电感。
特别是，在本实施方式中，露出部63E的宽度的中心位置和露出部63C的宽度的中心位置位于经过半导体元件30的元件中心的中心线CL上。由此，电流路径角θ理想地大致为0(°)。因而，能够更有效地减小电感。
如图11所示的变形例那样，也可以将露出部63C、63E在主端子60C、60E中分别设于不同侧的板面。在相当于第2主端子的主端子60C中，露出部63C形成于与主端子60E对置的对置面的相反的板面。在图11中，关于露出部63E，也形成于与主端子60C对置的对置面的相反的板面。露出部63E在非对置部62E中形成在散热面42E侧的板面。在将露出部63C、63E设在相互不同的一侧的板面上的情况下，也能够通过露出部63C、63E的形成位置的重合而减小电感。
相对于此，在本实施方式中，在主端子60C、60E中露出部63C、63E分别形成在相同侧的板面、具体而言散热面42C侧的板面。例如，关于露出部63C、63E，分别能够从Z方向的相同侧连接例如汇流条。因而，能够提高主端子60与外部的连接性。此外，在具备封固树脂体20的结构中，能够简化将封固树脂体20成形的模的构造。
虽然省略图示，但例如也可以不设置端子覆盖部22而在对置部61中使空气(气体)介于主端子60C、60E的对置面间。在此情况下，为了主端子60C、60E间的绝缘，在对置面间确保规定的间隙(空间距离)。根据使用的电压区域，能够加以应用。
相对于此，在本实施方式中，半导体模组10具备封固树脂体20。并且，封固树脂体20介于构成对置部61的主端子60C、60E之间。这样，由于不是空间绝缘而是成为在对置面间填充有树脂的层间绝缘，所以通过树脂的绝缘能力，能够使主端子60C、60E的对置面靠近。因而，能够进一步减小电感。
也可以如图12所示的变形例那样，作为第2主端子的主端子60C不具备非对置部62C。在图12中，主端子60C的宽度与主端子60E的宽度大致相等。并且，露出部63C的宽度也与露出部63E的宽度大致相等。在宽度方向上，露出部63C、63E的形成位置大致一致。电流路径角θ变小，能够减小电感。在将包括端子覆盖部22的封固树脂体20成形时，为了从两面侧夹紧主端子60C，在主端子60E的对置部61E处设置贯通孔即可。
相对于此，在本实施方式中，主端子60C以夹着对置部61C的方式具有在宽度方向上与对置部61C的两侧分别相连的非对置部62C。在成形时，能够在非对置部62处推压露出部63C的形成面的相反的板面。因而，不仅是主端子60E，对于主端子60C也能够从两面侧夹紧。由此，能够抑制发生树脂泄漏等。即，能够提高封固树脂体20的成形性。
在本实施方式中，作为成形时推压露出部63的形成面的相反的板面的痕迹，端子覆盖部22具有在一面22a侧开口的凹部23C、23E。取而代之，也可以将凹部23(23C、23E)的至少一个二次封固。此外，表示了以主端子60的板面为底的方式形成凹部23的例子，但并不限定于此。也可以做成由树脂形成凹部23的底、板面不露出的结构。例如，如果将可动式的销拔出后、完全硬化之前的树脂流入，板面处的销的接触部分被覆盖，则成为具有凹部23且板面不露出的结构。
在本实施方式中，表示了露出部63C、63E在Z方向上设置在相互不同的位置的例子，但并不限定于此。例如如图13所示的变形例那样，也可以使露出部63C、63E大致共面。在图13中，非对置部62E在露出部63E与对置部61E之间具有弯曲部。通过该弯曲部，使露出部63E的Z方向的位置与露出部63C的Z方向的位置大致相等。
在本实施方式中，表示了主端子60E延伸设置得比主端子60C远的例子，但并不限定于此。虽然省略了图示，但也可以为相反的结构。该情况下，主端子60C延伸设置得比主端子60E远。主端子60C具有在与热沉40C相反的一侧与对置部61C相连的非对置部62C。露出部63C被形成于非对置部62C的板面。主端子60E具有在宽度方向的两侧与对置部61E相连的非对置部62E。露出部63E以宽度方向的形成位置与露出部63C重合的方式，至少在对置部61E中形成于与主端子60C对置的对置面的相反的板面。
在该结构中，集电极电极31C相当于第1主电极，发射极电极31E相当于第2主电极。热沉40C相当于第1导电部件，热沉40E相当于第2导电部件。主端子60C相当于第1端子，主端子60E相当于第2端子。非对置部62C相当于第1主端子的非对置部、第1非对置部，非对置部62E相当于第2非对置部。露出部63C相当于第1连接部，露出部63E相当于第2连接部。
表示了使用焊料80、81、82的例子，但接合部件不限于此。例如也可以使用Ag膏。
(第2实施方式)
本实施方式是以在先实施方式为基础形态的变形例。在上述实施方式中，第2主端子使宽度大致一定而延伸设置。也可以取而代之而在第2非对置部设置缺口。
图14表示本实施方式的半导体模组10中的主端子60。与在先实施方式同样，主端子60E具有在与热沉40E相反的一侧与对置部61E相连的非对置部62E。主端子60C具有在宽度方向上与对置部61C的两侧分别相连的非对置部62C。即，主端子60E相当于第1主端子，主端子60C相当于第2主端子。
并且，在相当于第2非对置部的非对置部62C，形成有缺口65C。在图14中，非对置部62C分别形成有缺口65C。缺口65C形成在主端子60C的宽度方向的端部。缺口65C在Y方向上形成在距半导体元件30较近的位置。缺口65C的平面形状大致呈圆弧状。
<第2实施方式的总结>
在开关时流过的电流即AC电流在趋肤效应的影响下容易集中于主端子60的表面、例如宽度方向的表面。频率越高，电流越集中于表面。在宽度方向的端部具有非对置部62C的结构中，由于在非对置部62C中电流集中，所以磁通抵消的效果有可能变弱。
相对于此，在本实施方式中，在非对置部62C形成有缺口65C。由此，在形成有缺口65C的部分，主端子60C的端部接近主端子60E(对置部61E)的端部。由此，与不具有缺口65C的结构相比能够减小趋肤效果的影响。即，能够提高磁通抵消的效果。
特别是，在本实施方式中，在半导体元件30附近形成有缺口65C。由此，在半导体元件30的电流路径中，能够进一步减小趋肤效果的影响。
在本实施方式中，表示了在宽度方向的两端形成缺口65C的例子，但并不限定于此。也可以仅在非对置部62C的一方形成缺口65C。
缺口65C的形状并不限定于上述的例子。表示了缺口形成于主端子60C的例子，但并不限定于此。在将主端子60E作为第2主端子的结构中，缺口形成于主端子60E。
(第3实施方式)
本实施方式是以在先实施方式为基础形态的变形例。在上述实施方式中，半导体模组10不具备主端子60的连接对象。取而代之也可以是，半导体模组10具备作为连接对象的汇流条。
如图15及图16所示，本实施方式的半导体模组10还具备汇流条90。半导体模组10作为汇流条90而具备与主端子60E连接的汇流条90E以及与主端子60C连接的汇流条90C。关于半导体模组10中的除了汇流条90以外的部分，有时称作半导体装置。汇流条90E相当于第1汇流条，汇流条90C相当于第2汇流条。对于汇流条90与对应的主端子60的连接，可以使用焊接、使用焊料等接合部件的接合、超声波接合、摩擦搅拌接合等。
汇流条90具有对置部91和非对置部92C。对置部91是汇流条90C、90E分离而对置的部分。汇流条90C、90E板面彼此对置。以下，有时将构成对置部91的汇流条90C、90E的部分表示为对置部91C、91E。对置部91C、91E以将流过主电流时产生的磁通相互抵消的方式配置。非对置部92C与汇流条90C的对置部91C相连。非对置部92C与主端子60C的露出部63C连接。
在本实施方式中，汇流条90分别在距主端子60侧的端部为规定距离的范围中在Y方向上延伸设置。汇流条90的板厚方向与Z方向大致平行。汇流条90在从Z方向观察的投影视图中沿着Y方向延伸至半导体装置的外侧。将汇流条90C、90E间电绝缘的绝缘部件93介于对置部91C、91E之间。作为绝缘部件93，可以使用绝缘纸、PEEK等树脂片等。在对置部91，依次层叠有汇流条90E、绝缘部件93、汇流条90C。
汇流条90E具有对置部91。汇流条90E的主端子60E侧的端部为对置部91E。在从Z方向观察的投影视图中，对置部91E的端部与主端子60E的露出部63E重叠。主端子60E和汇流条90E板面彼此对置。汇流条90E在对置部91E与露出部63E连接。对置部91E从与露出部63E连接的连接部位在Y方向上向远离半导体元件30的方向延伸。这样，汇流条90E不具有与露出部63E连接的非对置部。
汇流条90C如上述那样，具有对置部91C和非对置部92C。在从Z方向观察的投影视图中，对置部91C与汇流条90E对置。在Z方向的投影视图中，对置部91C也与露出部63E重叠。对置部91C与对置部91E同样，从与露出部63E重叠的部位在Y方向上向远离半导体元件30的方向延伸。
非对置部62C是在Z方向上不与汇流条90E对置的部分。汇流条90C的主端子60C侧的端部为非对置部62C。非对置部62C在Y方向上与对置部91C的主端子60C侧的端部相连。非对置部92C与主端子60C的露出部63C重叠。主端子60C和汇流条90C板面彼此对置。汇流条90C在非对置部92C与露出部63C连接。汇流条90C从与露出部63C连接的连接部位在Y方向上向远离半导体元件30的方向延伸。汇流条90C在从Z方向观察的投影视图中与主端子60E的非对置部62C重叠。
<第3实施方式的总结>
在本实施方式中，汇流条90具有对置部91并具有非对置部92C。因而，能够无损在先实施方式所表示的构造的主端子60的效果地连接汇流条90。此外，通过具有对置部91，能够将在汇流条90C、90E中流过主电流时产生的磁通相互抵消。由此，能够减小包括汇流条90的主电路布线的电感。
虽然省略了图示，但汇流条90从主端子60的露出部63的引出方向没有特别限定。例如，也可以在X方向上从与露出部63E连接的连接部引出。
相对于此，在本实施方式中，在汇流条90C中，至少一部分从非对置部92C、以及对置部91C中的非对置部92C侧的端部沿Y方向延伸设置。并且，在从Z方向观察的投影视图中，汇流条90C与主端子60E的非对置部62C重叠。即，对于主端子60C不对置的非对置部62C，使汇流条90C对置。因而，如图17所示，在主端子60E的非对置部62C与汇流条90C之间流过反向的主电流，能够将在流过主电流时产生的磁通相互抵消。由此，能够有效地减小主电路布线的电感。
如图18所示的变形例那样，也可以对半导体模组10设置二次封固体94。二次封固体94将主端子60与汇流条90之间的连接部的周边封固。二次封固体94相当于封固部件。二次封固体94在将封固树脂体20成形后形成。二次封固体94与封固树脂体20的端子覆盖部22相连。在这样的结构中，有时将封固树脂体20称作一次封固体。
作为二次封固体94，可以使用环氧类或硅类等的树脂、凝胶。作为二次封固体94，也可以使用与封固树脂体20不同的材料。为了抑制相对于主端子60、汇流条90的剥离，优选使用弹性模量比封固树脂体20低的材料。为了抑制剥离，也可以对主端子60、汇流条90的连接部的周边施以粗糙化处理或底涂(primer)处理。作为粗糙化处理，有激光照射、喷丸等。作为底涂处理，有聚酰胺、聚酰亚胺等覆膜的形成。
在上述中，表示了将绝缘纸等绝缘部件93配置在汇流条90C、90E的对置面间的例子，但并不限定于此。如图19所示的变形例那样，也可以使用被珐琅等绝缘覆膜95覆盖的汇流条90。绝缘覆膜95的厚度例如为几μm～几百μm的范围内。
绝缘覆膜95具有使汇流条90中的与主端子60连接的连接部位及其背面部位露出的开口部。将汇流条90E覆盖的绝缘覆膜95具有开口部95E。将汇流条90C覆盖的绝缘覆膜95具有开口部95C。图19所示的标记96E表示汇流条90E与主端子60E之间的接合部，标记96C表示汇流条90E与主端子60E之间的接合部。接合部96C、96E通过主端子60与汇流条90的金属接合而形成。
在图19所示的构造中，在开口部95C、95E的周围存在绝缘覆膜95。由此，E(发射极)电位与C(集电极)电位之间的沿面距离由厚度Tm与长度Lm的和决定。厚度Tm是从主端子60E的露出部63E到将汇流条90C覆盖的绝缘覆膜95的、沿着Z方向的长度。换言之，是第2保持部25的厚度。长度Lm是从主端子60C的露出部63C到第2保持部25的前端位置的长度。开口部95C、95E在Y方向上错开地设置，在从Z方向观察的投影视图中位置不相互重叠。由此，能够根据主端子60侧的距离来决定包含汇流条90的半导体模组10整体的沿面距离。在想要确保沿面距离的情况下，例如使长度Lm较长即可。由此，能够抑制电感减小的效果变弱。
能够将作为第3实施方式及其变形例而示出的结构与作为在先实施方式及其变形例而示出的结构组合。
(其他实施方式)
表示了将半导体模组10应用于逆变器5的例子，但并不限定于此。例如也能够应用于变换器。此外，也能够应用于逆变器5及变换器双方。
表示了在半导体元件30中一体形成IGBT6i和FWD6d的例子，但并不限定于此。也可以使IGBT6i和FWD6d为不同的芯片。
作为形成于半导体元件30的开关元件而表示了IGBT6i的例子，但并不限定于此。例如也可以采用MOSFET。
作为两面散热构造的半导体模组10，表示了具备接线端50的例子，但并不限定于此。也可以做成不具备接线端50的结构。例如，也可以代替接线端50而对热沉40E设置朝向发射极电极31E突出的凸部。
此外，表示了散热面42C、42E从封固树脂体20露出的例子，但也可以做成不从封固树脂体20露出的结构。
表示了配置在热沉40C、40E间的半导体元件30为一个的例子，但并不限定于此。也可以配置多个半导体元件30。例如，也可以将多个IGBT6i并联连接而构成一个臂。
以上，例示了本发明的一技术方案的半导体模组的实施方式、结构、形态，但本发明的实施方式、结构、形态并不限定于上述的各实施方式、各结构、各形态。例如，关于对不同的实施方式、结构、形态分别适当组合所公开的技术部分而得到的实施方式、结构、形态，也包含在本发明的实施方式、结构、形态的范围中。

Claims (11)

1.一种半导体模组，其特征在于，
具备：
至少一个半导体元件(30)，在一面侧具有第1主电极(31E)，在与上述一面相反的背面侧具有第2主电极(31C)；
第1导电部件(40E)及第2导电部件(40C)，是夹着上述半导体元件而配置的导电部件(40)，上述第1导电部件配置在上述一面侧并与上述第1主电极连接，上述第2导电部件配置在上述背面侧并与上述第2主电极连接；以及
第1主端子(60E)及第2主端子(60C)，是从上述导电部件延伸设置的主端子(60)，上述第1主端子与上述第1导电部件相连，上述第2主端子与上述第2导电部件相连；
上述主端子具有：
对置部(61)，以将流过主电流时产生的磁通相互抵消的方式配置，是上述第1主端子和上述第2主端子的板面彼此离开而对置的部分；
非对置部(62E)，与上述第1导电部件侧相反地与上述第1主端子的上述对置部相连；
第1连接部(63E)及第2连接部(63C)，是形成于上述主端子的板面的与外部连接的连接部(63)，上述第1连接部形成在上述第1主端子的上述非对置部，上述第2连接部以在宽度方向上形成位置与上述第1连接部重合的方式，形成于与上述第1主端子对置的对置面的相反的板面的、上述第2主端子的至少上述对置部，上述宽度方向与上述第1主端子的上述对置部和上述非对置部的排列方向正交。
2.如权利要求1所述的半导体模组，其特征在于，
在上述宽度方向上，上述第1连接部的中心与上述第2连接部的中心一致。
3.如权利要求1或2所述的半导体模组，其特征在于，
上述第1连接部和上述第2连接部形成于相同侧的上述板面。
4.如权利要求1～3中任一项所述的半导体模组，其特征在于，
还具备封固树脂体(20)，该封固树脂体将上述导电部件各自的至少一部分、上述主端子各自的一部分、以及上述半导体元件一体地封固；
上述封固树脂体介于构成上述对置部的上述第1主端子与上述第2主端子之间。
5.如权利要求4所述的半导体模组，其特征在于，
上述第2主端子在上述宽度方向上跨过上述第1主端子而配置；
除了设于上述第1主端子的作为上述非对置部的第1非对置部以外，上述主端子还具有第2非对置部(62C)，该第2非对置部在上述宽度方向上与上述第2主端子的上述对置部的两侧分别相连；
作为与上述外部连接的连接区域，上述连接部是上述主端子的板面从上述封固树脂体露出的部分。
6.如权利要求5所述的半导体模组，其特征在于，
上述封固树脂体具有在与上述连接部侧的面相反的面上开口的凹部(23)、即第1凹部(23E)及第2凹部(23C)，上述第1凹部设在上述第1非对置部上，上述第2凹部设在上述第2非对置部上。
7.如权利要求5或6所述的半导体模组，其特征在于，
上述第2主端子在上述第2非对置部具有缺口(65C)。
8.如权利要求1～7中任一项所述的半导体模组，其特征在于，
还具备与上述主端子的上述连接部连接的汇流条(90)、即第1汇流条(90E)及第2汇流条(90C)，上述第1汇流条连接于上述第1主端子，上述第2汇流条连接于上述第2主端子；
上述汇流条具有：
对置部(91)，以将流过主电流时产生的磁通相互抵消的方式配置，是上述第1汇流条与上述第2汇流条离开而对置的部分；以及
非对置部(92C)，与上述第2汇流条的上述对置部相连，连接于上述第2连接部。
9.如权利要求8所述的半导体模组，其特征在于，
上述第2汇流条中，至少一部分从上述非对置部、以及上述对置部的上述非对置部侧的端部沿着上述排列方向延伸设置；
在从与上述排列方向及上述宽度方向正交的方向观察的投影视图中，上述第2汇流条与上述第1主端子的上述非对置部重叠。
10.如权利要求8或9所述的半导体模组，其特征在于，
还具备将上述主端子与上述汇流条之间的连接部的周边封固的封固部件(94)。
11.如权利要求8或9所述的半导体模组，其特征在于，
上述汇流条被绝缘覆膜(95)覆盖；
上述绝缘覆膜具有使上述汇流条的与上述主端子连接的连接部位及该连接部位的背面部位露出的开口部(95C、95E)。
CN202080027804.4A 2019-03-11 2020-02-13 半导体模组 Active CN113678245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019043885A JP7156105B2 (ja) 2019-03-11 2019-03-11 半導体モジュール
JP2019-043885 2019-03-11
PCT/JP2020/005570 WO2020184052A1 (ja) 2019-03-11 2020-02-13 半導体モジュール

Publications (2)

Publication Number Publication Date
CN113678245A true CN113678245A (zh) 2021-11-19
CN113678245B CN113678245B (zh) 2024-01-02

Family

ID=72427873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080027804.4A Active CN113678245B (zh) 2019-03-11 2020-02-13 半导体模组

Country Status (4)

Country Link
US (1) US11908778B2 (zh)
JP (1) JP7156105B2 (zh)
CN (1) CN113678245B (zh)
WO (1) WO2020184052A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7095632B2 (ja) 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7334750B2 (ja) * 2021-01-28 2023-08-29 株式会社デンソー 電気機器
DE102022119564A1 (de) 2022-08-04 2024-02-15 Infineon Technologies Ag Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben
WO2024062633A1 (ja) * 2022-09-22 2024-03-28 株式会社レゾナック 積層体及び積層体の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441317B1 (en) * 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device
JP2009005512A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
US20110049693A1 (en) * 2009-09-02 2011-03-03 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, and lead frame thereof
JP2013131590A (ja) * 2011-12-21 2013-07-04 Nippon Inter Electronics Corp 樹脂封止型パワー半導体モジュール及びその製造方法
JP2015015301A (ja) * 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
CN107112294A (zh) * 2014-11-21 2017-08-29 株式会社电装 半导体装置以及功率模块
JP2018207044A (ja) * 2017-06-08 2018-12-27 株式会社デンソー 半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4209421B2 (ja) 1998-04-28 2009-01-14 株式会社日立製作所 電力変換器の主回路構造
JP5469932B2 (ja) 2009-06-30 2014-04-16 株式会社 日立パワーデバイス パワーモジュール及びそれを用いた車両用インバータ
JP6227755B2 (ja) 2014-03-28 2017-11-08 株式会社日立製作所 電力変換装置
JP6969501B2 (ja) 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
JP7103279B2 (ja) 2019-03-11 2022-07-20 株式会社デンソー 半導体装置
JP7095632B2 (ja) 2019-03-11 2022-07-05 株式会社デンソー 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441317B1 (en) * 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device
JP2009005512A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 電力変換装置
US20110049693A1 (en) * 2009-09-02 2011-03-03 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, and lead frame thereof
JP2013131590A (ja) * 2011-12-21 2013-07-04 Nippon Inter Electronics Corp 樹脂封止型パワー半導体モジュール及びその製造方法
JP2015015301A (ja) * 2013-07-03 2015-01-22 株式会社デンソー 半導体装置
CN107112294A (zh) * 2014-11-21 2017-08-29 株式会社电装 半导体装置以及功率模块
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
JP2018207044A (ja) * 2017-06-08 2018-12-27 株式会社デンソー 半導体モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张经纬;程植;谭国俊;: "母排杂散电感对IGBT模块功率端子不均流影响", 电力电子技术, no. 07, pages 83 - 85 *

Also Published As

Publication number Publication date
US11908778B2 (en) 2024-02-20
US20210407892A1 (en) 2021-12-30
CN113678245B (zh) 2024-01-02
WO2020184052A1 (ja) 2020-09-17
JP7156105B2 (ja) 2022-10-19
JP2020150019A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
CN113678245B (zh) 半导体模组
CN110998838B (zh) 半导体模块
CN112166500B (zh) 半导体装置
US8537551B2 (en) Semiconductor device including semiconductor packages stacked on one another
CN112771667A (zh) 半导体装置及半导体装置的制造方法
US11996344B2 (en) Semiconductor device
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US20200211954A1 (en) Semiconductor module
WO2020184050A1 (ja) 半導体装置
JP2022152703A (ja) 半導体装置
CN113366634A (zh) 半导体装置
JP7563621B2 (ja) 半導体装置およびその製造方法
JP6493751B2 (ja) 電力変換装置
US20230187376A1 (en) Semiconductor module
US20240304525A1 (en) Semiconductor module and manufacturing method therefor
CN117199011A (zh) 半导体模块以及半导体模块的制造方法
JP2022123611A (ja) 半導体装置
JP2023088055A (ja) 半導体装置
CN117529812A (zh) 半导体装置
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant