JP2023088055A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023088055A
JP2023088055A JP2021202684A JP2021202684A JP2023088055A JP 2023088055 A JP2023088055 A JP 2023088055A JP 2021202684 A JP2021202684 A JP 2021202684A JP 2021202684 A JP2021202684 A JP 2021202684A JP 2023088055 A JP2023088055 A JP 2023088055A
Authority
JP
Japan
Prior art keywords
terminal
protrusion
insulating sheet
semiconductor device
projecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202684A
Other languages
English (en)
Inventor
悠馬 村田
Yuma Murata
克己 谷口
Katsumi Taniguchi
遼一 加藤
Ryoichi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021202684A priority Critical patent/JP2023088055A/ja
Priority to US17/974,814 priority patent/US20230187334A1/en
Priority to CN202211333594.9A priority patent/CN116264219A/zh
Publication of JP2023088055A publication Critical patent/JP2023088055A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】正極端子及び負極端子を絶縁シートを介して積層するラミネート配線構造において、正極端子と負極端子との沿面距離を確保することができ、絶縁性能を向上させることができる半導体装置を提供する。【解決手段】半導体装置は、第１主面及び第２主面を有する絶縁シート８３と、絶縁シート８３の第１主面に対向して設けられ、絶縁シート８３の第１主面の外側に突出する第１突出部８２ａを有する板状の第１端子８２と、絶縁シート８３の第２主面に対向して設けられ、絶縁シート８３の第２主面の外側に第１突出部８２ａと並んで突出する第２突出部８１ａを有する板状の第２端子８１とを備え、第１突出部８２ａの絶縁シート８３の端部８３ａと交わる位置に、第２突出部８１ａに対向する側面を第２突出部８１ａから離れる方向に窪ませた第１凹部８２ｘが設けられている。【選択図】図１

Description

本発明は、パワー半導体素子を搭載する半導体装置（パワー半導体モジュール）に関する。
近年、世界的な脱炭素の動向から電気自動車や電鉄車両等の電動車両が注目されている。電動車両には、インバータやコンバータ等の電力変換装置による効率的なモータ制御が求められ、その電力変換装置には一般的にパワー半導体モジュールが用いられている。パワー半導体モジュールは、直流電力を交流電力に変換或いはその逆に変換するものである。パワー半導体モジュールには、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及びダイオード等のパワー半導体素子（スイッチング素子）が複数搭載されており、これらのパワー半導体素子をオン、オフのスイッチングすることで電力変換を行う。
パワー半導体素子は、スイッチング時に損失を伴うため、出来るだけ高速でスイッチングを行うことでスイッチング損失を低減できるが、高速スイッチングにより過電圧が発生する場合がある。過電圧が発生すると、損失が大きくなるだけでなく、パワー半導体モジュールを破損させる恐れがある。高速スイッチングにおいて過電圧を抑制するには、配線の寄生インダクタンスを低減するいわゆる低インダクタンス化が有効であることが知られている。ＩＧＢＴやＭＯＳＦＥＴ等のパワー半導体素子を直列に接続し、直列の両端に正極端子及び負極端子を接続し、パワー半導体素子間に交流の出力端子を接続した２イン１モジュールにおいて、正極端子及び負極端子を、電流が逆方向に流れるように絶縁シートを介して積層するいわゆるラミネート配線構造とすることで低インダクタンス化が可能となる。
特許文献１には、第１パワー端子、第１絶縁シート及び第２パワー端子が順に重なっている端子積層部を有し、第１パワー端子は、キャパシタの第１接続端子と導電接続された第１接合領域を有し、第２パワー端子は、キャパシタの第２接続端子と導電接続された第２接合領域を有し、平面視において第２接合領域から第１接合領域に向かう方向へ延伸するテラス部を有する半導体装置が開示されている。
特開２０２１－１０６２３５号公報
ラミネート配線構造のパワー半導体モジュールでは、パワー半導体素子を収納するケースの内側において、正極端子及び負極端子は絶縁シートの端部よりも内側に突出し、突出した部分がパワー半導体素子に電気的に接合される。正極端子及び負極端子は、ケースの内側に充填された樹脂により封止される。しかしながら、正極端子及び負極端子を封止している樹脂が剥離した場合に、正極端子及び負極端子の沿面距離が不足する場合がある。
上記課題に鑑み、本発明は、正極端子及び負極端子を絶縁シートを介して積層するラミネート配線構造において、正極端子と負極端子との沿面距離を確保することができ、絶縁性能を向上させることができる半導体装置を提供することを目的とする。
本発明の一態様は、（ａ）第１主面及び第２主面を有する絶縁シートと、（ｂ）絶縁シートの第１主面に対向して設けられ、絶縁シートの第１主面の外側に突出する第１突出部を有する板状の第１端子と、（ｃ）絶縁シートの第２主面に対向して設けられ、絶縁シートの第２主面の外側に第１突出部と並んで突出する第２突出部を有する板状の第２端子とを備え、第１突出部の絶縁シートの端部と交わる位置に、第２突出部に対向する側面を第２突出部から離れる方向に窪ませた第１凹部が設けられている半導体装置であることを要旨とする。
本発明によれば、正極端子及び負極端子を絶縁シートを介して積層するラミネート配線構造において、正極端子と負極端子との沿面距離を確保することができ、絶縁性能を向上させることができる半導体装置を提供することができる。
第１実施形態に係る半導体装置の平面図である。 第１実施形態に係る半導体装置の正極端子の平面図である。 第１実施形態に係る半導体装置の負極端子の平面図である。 図１のＡ－Ａ方向から見た断面図である。 図１のＢ－Ｂ方向から見た断面図である。 図１のＣ－Ｃ方向から見た断面図である。 第１実施形態に係る半導体装置の回路図である。 比較例に係る半導体装置の平面図である。 図８のＣ－Ｃ方向から見た断面図である。 第２実施形態に係る半導体装置の平面図である。 図１０のＡ－Ａ方向から見た断面図である。 図１０のＢ－Ｂ方向から見た断面図である。 図１０のＣ－Ｃ方向から見た断面図である。 第３実施形態に係る半導体装置の断面図である。 第３実施形態に係る半導体装置の他の断面図である。 第４実施形態に係る半導体装置の平面図である。 図１６のＡ－Ａ方向から見た断面図である。 図１６のＢ－Ｂ方向から見た断面図である。 第５実施形態に係る半導体装置の平面図である。 図１９のＡ－Ａ方向から見た断面図である。 図１９のＢ－Ｂ方向から見た断面図である。
以下において、図面を参照して本発明の第１～第５実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。また、「上面」及び「下面」をそれぞれ「おもて面」及び「裏面」と読み替えてもよい。
また、本明細書において、「第１端子」は、パワー半導体モジュールの正極端子及び負極端子のいずれか一方を意味し、「第２端子」は、パワー半導体モジュールの正極端子及び負極端子の「第１端子」とは異なる他方を意味する。即ち、「第１端子」がパワー半導体モジュールの正極端子であれば、「第２端子」はパワー半導体モジュールの負極端子となり、「第１端子」がパワー半導体モジュールの負極端子であれば、「第２端子」はパワー半導体モジュールの正極端子となる。また、各部材の「第１主面」及び「第２主面」は互いに対向する主面であり、例えば「第１主面」が上面であれば、「第２主面」は下面である。
（第１実施形態）
＜半導体装置の構造＞
第１実施形態に係る半導体装置（パワー半導体モジュール）は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上に搭載されたパワー半導体素子（半導体チップ）３ａ～３ｌと、絶縁回路基板１及びパワー半導体素子３ａ～３ｌを囲むように配置されたケース７を備える。図１では、ケース７の内側に配置され、パワー半導体素子３ａ～３ｌ等を封止する封止材の図示を省略している。また、図１では、パワー半導体素子３ａ～３ｌ等に接続されるボンディングワイヤの接続点を黒い丸で模式的に示している。
図１に示す平面視において、第１実施形態に係る半導体装置の長手方向をＸ軸と定義し、図１の右方向をＸ軸の正方向と定義する。また、Ｘ軸に直交する実施形態に係る半導体装置の短手方向をＹ軸と定義し、図１の上方向をＹ軸の正方向と定義する。また、Ｘ軸及びＹ軸に直交する方向をＺ軸と定義し、図１の手前側をＺ軸の正方向と定義する。図２以降も同様とする。
図１では、パワー半導体素子３ａ～３ｌとして、６並列のＭＯＳＦＥＴを２対直列に接続した２イン１型のパワー半導体モジュールを例示している。パワー半導体素子３ａ～３ｆが３相のインバータ回路の１相分の上アームを構成し、パワー半導体素子３ｇ～３ｌが下アームを構成する。なお、第１実施形態に係る半導体装置は、正極端子８１及び負極端子８２を有するパワー半導体モジュールであればよく、２イン１型の半導体モジュールに限定されず、例えば１イン１型や６イン１型の半導体モジュールであってもよい。
パワー半導体素子３ａ～３ｌは、半導体基板と、半導体基板の下面側に設けられた第１主電極（ドレイン電極）と、半導体基板の上面側に設けられた第２主電極（ソース電極）及び制御電極（ゲート電極）を有する。半導体基板は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等で構成されている。パワー半導体素子３ａ～３ｌの配置位置や数は特に限定されない。パワー半導体素子３ａ～３ｌは、ＭＯＳＦＥＴ等の電界効果トランジスタ（ＦＥＴ）の他にも、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導（ＳＩ）サイリスタ又はゲートターンオフ（ＧＴＯ）サイリスタ等であってもよい。
絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板又は活性ろう付け（ＡＭＤ）基板等で構成されている。絶縁回路基板１は、絶縁基板１０と、絶縁基板１０の上面に配置された導体箔（上側導体箔）１１ａ～１１ｊと、絶縁基板１０の下面に配置された導体箔（下側導体箔）１２とを備える（下側導体箔１２は図４及び図５参照）。絶縁基板１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）等を主剤としたセラミクス板や、高分子材料等を用いた樹脂絶縁層を使用可能である。絶縁基板１０として樹脂絶縁層を用いる場合には、絶縁基板１０の下面側の下側導体箔１２は無くてもよい。上側導体箔１１ａ～１１ｊ及び下側導体箔１２は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等で構成されている。上側導体箔１１ａ～１１ｊは任意のパターンで形成されており、回路パターンを構成している。
図１に示すように、パワー半導体素子３ａ～３ｆは、絶縁回路基板１の上側導体箔１１ｂ上に、はんだ又は焼結材等の接合材を介して接合されている。パワー半導体素子３ｇ～３ｌは、絶縁回路基板１の上側導体箔１１ｈ上に、はんだ又は焼結材等の接合材を介して接合されている。
パワー半導体素子３ａ～３ｆ及び絶縁回路基板１の周囲を囲むようにケース７が配置されている。ケース７の材料としては、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリブチレンサクシネート（ＰＢＳ）、エポキシ、フェノール等の樹脂材料が使用可能である。
ケース７には、制御端子７ａ～７ｉが設けられている。制御端子７ｃは、ボンディングワイヤを介して上側導体箔１１ｆに接続されている。上側導体箔１１ｆは、ボンディングワイヤを介してパワー半導体素子３ａ～３ｆのそれぞれのソース電極に電気的に接続されている。制御端子７ｃは、パワー半導体素子３ａ～３ｆのソース電極に流れる電流を検出する。
制御端子７ｄは、ボンディングワイヤを介して上側導体箔１１ｇに接続されている。上側導体箔１１ｇは、ボンディングワイヤを介してパワー半導体素子３ａ～３ｆのそれぞれのゲート電極に電気的に接続されている。制御端子７ｄは、パワー半導体素子３ａ～３ｆのそれぞれのゲート電極に制御信号を印加する。
制御端子７ｇは、ボンディングワイヤを介して上側導体箔１１ｉに接続されている。上側導体箔１１ｉは、ボンディングワイヤを介してパワー半導体素子３ｇ～３ｌのそれぞれのソース電極に接続されている。制御端子７ｇは、パワー半導体素子３ｇ～３ｌのソース電極に流れる電流を検出する。
制御端子７ｈは、ボンディングワイヤを介して上側導体箔１１ｊに接続されている。上側導体箔１１ｊは、ボンディングワイヤを介してパワー半導体素子３ｇ～３ｌのそれぞれのゲート電極に電気的に接続されている。制御端子７ｈを介して、パワー半導体素子３ｇ～３ｌのそれぞれのゲート電極に制御信号を印加する。
ケース７には、板状の出力端子８０と、出力端子８０と対向するように配置された板状の正極端子８１及び負極端子８２が設けられている。出力端子８０は、上側導体箔１１ｂに接続されている。上側導体箔１１ｂは、パワー半導体素子３ａ～３ｆのそれぞれのドレイン電極に電気的に接続されている。また、上側導体箔１１ｂは、リードフレーム６ｇ～６ｌを介してパワー半導体素子３ｇ～３ｌのそれぞれのソース電極に電気的に接続されている。
正極端子８１及び負極端子８２は、互いに異なる電位の端子として用いられている。正極端子８１は、上側導体箔１１ｈに電気的に接続されている。上側導体箔１１ｈは、パワー半導体素子３ｅ～３ｈのそれぞれのドレイン電極に電気的に接続されている。負極端子８２は、上側導体箔１１ａ，１１ｅに電気的に接続されている。上側導体箔１１ａは、リードフレーム６ａ～６ｃを介してパワー半導体素子３ａ～３ｃのそれぞれのソース電極に電気的に接続されている。上側導体箔１１ｅは、リードフレーム６ｄ～６ｆを介してパワー半導体素子３ｄ～３ｆのそれぞれのソース電極に電気的に接続されている。
図２は、正極端子８１の平面パターンを示す。図２に示すように、正極端子８１は、平面パターン上、互いに離間して平行に延伸する突出部８１ａ，８１ｂと、突出部８１ａ，８１ｂに接続された本体部８１ｃを有する。突出部８１ａの延伸方向に直交する方向（短手方向）の突出部８１ｂに対向する側とは反対側の側面には凹部（切り欠き部）８１ｘが設けられている。突出部８１ｂの延伸方向に直交する方向（短手方向）の突出部８１ａに対向する側とは反対側の側面には凹部（切り欠き部）８１ｙが設けられている。凹部８１ｘ，８１ｙは、半円状の平面パターンを有する。なお、凹部８１ｘ，８１ｙの平面パターン形状は特に限定されず、例えば矩形等の多角形の平面パターン形状であってもよい。
図１に示すように、突出部８１ａ，８１ｂは、ケース７の内側において絶縁シート８３の外側に突出して延伸し、上側導体箔１１ｈに電気的に接続される。突出部８１ａの凹部８１ｘは、突出部８１ａの絶縁シート８３の端部８３ａと交わる位置に、突出部８２ａに対向する側面を突出部８２ａから離れる方向に窪ませるように設けられている。突出部８１ｂの凹部８１ｙは、突出部８１ｂの絶縁シート８３の端部８３ａと交わる位置に、突出部８２ｂに対向する側面を突出部８２ｂから離れる方向に窪ませるように設けられている。
図３は、負極端子８２の平面パターンを示す。図３に示すように、負極端子８２は、平面パターン上、互いに離間して平行に延伸する突出部８２ａ，８２ｂと、突出部８２ａ，８２ｂに接続された本体部８２ｃを有する。突出部８２ａの延伸方向に直交する方向（短手方向）の突出部８２ｂに対向する側の側面には、凹部（切り欠き部）８２ｘが設けられている。突出部８２ｂの延伸方向に直交する方向（短手方向）の突出部８２ａに対向する側の側面には、凹部（切り欠き部）８２ｙが設けられている。凹部８２ｘ，８２ｙは、半円状の平面パターンを有する。なお、凹部８２ｘ，８２ｙの平面パターン形状は特に限定されず、例えば矩形等の多角形の平面パターン形状であってもよい。凹部８２ｘ，８２ｙの平面パターン形状は、凹部８１ｘ，８１ｙの平面パターン形状と同一であってもよく、異なっていてもよい。
図１に示すように、突出部８２ａ，８２ｂは、ケース７の内側において絶縁シート８３の外側に突出して延伸し、上側導体箔１１ｅに電気的に接続される。突出部８２ａの凹部８２ｘは、突出部８２ａの絶縁シート８３の端部８３ａと交わる位置に、突出部８１ａに対向する側面を突出部８１ａから離れる方向に窪ませるように設けられている。突出部８２ｂの凹部８２ｙは、突出部８２ｂの絶縁シート８３の端部８３ａと交わる位置に、突出部８１ｂに対向する側面を突出部８１ｂから離れる方向に窪ませるように設けられている。
絶縁シート８３の平面パターンの形状は、正極端子８１及び負極端子８２の平面パターンの形状に対応した形状とする。正極端子８１と負極端子８２との必要な絶縁沿面距離を確保するため、絶縁シート８３の外縁（端部）は、正極端子８１及び負極端子８２の外縁（端部）よりも大きい寸法を有する。
図１の正極端子８１の突出部８１ａを通過するＡ－Ａ方向から見た断面を図４に示す。図４に示すように、ケース７の内側の絶縁回路基板１及びパワー半導体素子３ａ～３ｌ等は、封止材９により封止されている。封止材９は、熱硬化型のシリコーンゲルやエポキシ系樹脂等の絶縁性の封止樹脂が使用可能である。絶縁回路基板１の下面側には、冷却体（ベース）２が配置されている。冷却体２の材料としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、Ａｌと炭化珪素の複合材料（ＡｌＳｉＣ）、マグネシウム（Ｍｇ）と炭化珪素の複合材料（ＭｇＳｉＣ）等の熱伝導が大きい材料が使用可能である。
図４に示すように、正極端子８１の上面と負極端子８２の下面との間には、絶縁シート８３が配置されている。即ち、正極端子８１及び負極端子８２は、パワー半導体モジュールの内部から外部へ、絶縁シート８３を介して積層されたラミネート配線構造を構成している。正極端子８１の本体部８１ｃの少なくとも一部と、負極端子８２の本体部８２ｃの少なくとも一部が、絶縁シート８３を介して互いに対向する。正極端子８１と負極端子８２の対向する距離は絶縁シート８３の厚みで一定である。正極端子８１及び負極端子８２には、逆方向に電流が流れるため、配線の寄生インダクタンスを低減することができる。
正極端子８１及び負極端子８２の材料としては、銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）又はＡｌ合金等が使用可能である。正極端子８１は、高さ調整のための銅（Ｃｕ）材等の導電ブロック（スペーサ）５ａを介して、上側導体箔１１ｈに電気的に接続されている。正極端子８１の突出部８１ａと、負極端子８２の本体部８２ｃとは、沿面距離Ｌ１１で離間する。沿面距離Ｌ１１は、本体部８２ｃの端部から絶縁シート８３の端部８３ａまでの距離と、絶縁シート８３の厚みの合計値である。
絶縁シート８３としては、絶縁紙やポリイミド又はポリアミド等の絶縁性及び耐熱性の高いシートが使用可能である。絶縁シート８３の厚みは、パワー半導体モジュールの定格電圧に依存するが、定格電圧が１２００Ｖの場合、０．１ｍｍ以上、１．０ｍｍ以下とする。より好ましくは、０．２ｍｍ以上、０．６ｍｍ以下とすることで、正極端子８１と負極端子８２の配線インダクタンスを大幅に低減することができる。
図１の負極端子８２の突出部８２ａを通過するＢ－Ｂ方向から見た断面を図５に示す。図５に示すように、負極端子８２は、高さ調整のための銅（Ｃｕ）材等の導電ブロック（スペーサ）５ｂを介して、上側導体箔１１ｅに電気的に接続されている。負極端子８２と絶縁回路基板１との距離は、正極端子８１と絶縁回路基板１との距離よりも大きいため、負極端子８２に接続されるスペーサ５ｂの高さは、正極端子８１に接続されるスペーサ５ａの高さよりも高い。正極端子８１の本体部８１ｃと、負極端子８２の突出部８２ａとは、沿面距離Ｌ１２で離間する。沿面距離Ｌ１２は、本体部８１ｃの端部から絶縁シート８３の端部８３ａまでの距離と、絶縁シート８３の厚みの合計値である。
図１の突出部８１ａの凹部８１ｘ、突出部８１ｂの凹部８１ｙ、突出部８２ａの凹部８２ｘ、及び突出部８２ｂの凹部８２ｙを通過するＣ－Ｃ方向から見た断面を図６に示す。図６に示すように、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａとは、沿面距離Ｌ１３で離間する。沿面距離Ｌ１３は、突出部８１ａの凹部８１ｘが無い部分の側面と突出部８２ａの凹部８２ｘが無い部分の側面との水平距離と、突出部８１ａの凹部８１ｘがなす半円の半径である距離ｒ１と、突出部８２ａの凹部８２ｘがなす半円の半径である距離ｒ２と、絶縁シート８３の厚みの合計値である。正極端子８１の突出部８１ｂと、負極端子８２の突出部８２ｂとは、沿面距離Ｌ１４で離間する。沿面距離Ｌ１４は、突出部８１ｂの凹部８１ｙが無い部分の側面と突出部８２ｂの凹部８２ｙが無い部分の側面との水平距離と、突出部８１ｂの凹部８１ｙがなす半円の半径である距離ｒ１と、突出部８２ｂの凹部８２ｙがなす半円の半径である距離ｒ２と、絶縁シート８３の厚みの合計値である。距離ｒ１，ｒ２は、例えば０．５ｍｍ以上、２ｍｍ以下程度であるが、これに限定されない。
沿面距離Ｌ１１～１４は、互いに等しい値に設定されており、正極端子８１と負極端子８２の間を絶縁シート８３の表面に沿った経路の最短距離である。沿面距離Ｌ１１～１４は、例えば２ｍｍ以上、１５ｍｍ以下程度であるが、第１実施形態に係る半導体装置の耐電圧値に応じて適宜調整可能である。例えば、沿面距離Ｌ１１～１４は、３ｍｍ以上、１４．５ｍｍ以下であってよい。または、沿面距離Ｌ１１～１４は、６ｍｍ以上、１２．５ｍｍ以下であってもよい。さらに、この距離は、耐電圧値が７５０Ｖの場合には、７．５ｍｍに公差０．５ｍｍを加え、１２００Ｖの場合には、１２ｍｍに公差０．５ｍｍを加えてよい。なお、沿面距離Ｌ１１～１４は互いに等しい値でなくてもよく、例えば沿面距離Ｌ１１，Ｌ１２が最短距離に設定され、沿面距離Ｌ１３，Ｌ１４は沿面距離Ｌ１１，Ｌ１２よりも長くてもよい。
第１実施形態に係る半導体装置の等価回路を図７に示す。図７に示すように、実施形態に係る半導体装置は、３相ブリッジ回路の一部を構成する。正極端子Ｐに、上アーム側のトランジスタＴ１のドレイン電極が接続され、負極端子Ｎに、下アーム側のトランジスタＴ２のソース電極が接続されている。トランジスタＴ１のソース電極及びトランジスタＴ２のドレイン電極が出力端子Ｕ及び補助ソース端子Ｓ１に接続されている。トランジスタＴ２のソース電極には、補助ソース端子Ｓ２が接続されている。トランジスタＴ１，Ｔ２のゲート電極にはゲート制御端子Ｇ１，Ｇ２が接続されている。トランジスタＴ１，Ｔ２には、還流ダイオード（ＦＷＤ）となるボディーダイオードＤ１，Ｄ２が逆並列に接続して内蔵されている。
図７に示した出力端子Ｕ、正極端子Ｐ及び負極端子Ｎが、図１に示した出力端子８０、正極端子８１及び負極端子８２に対応する。図７に示したトランジスタＴ１及びボディーダイオードＤ１が、図１に示したパワー半導体素子３ａ～３ｆに対応する。図７に示したトランジスタＴ２及びボディーダイオードＤ２が、図１に示したパワー半導体素子３ｇ～３ｌに対応する。図７に示したゲート制御端子Ｇ１，Ｇ２が、図１に示した制御端子７ｄ，７ｈに対応し、図７に示した補助ソース端子Ｓ１，Ｓ２が、図１に示した制御端子７ｃ，７ｇに対応する。
ここで、比較例に係る半導体装置について説明する。比較例に係る半導体装置は、図８に示すように、正極端子８１の突出部８１ａ，８１ｂ及び負極端子８２の突出部８２ａ，８２ｂに凹部が設けられていない点が、第１実施形態に係る半導体装置と異なる。図８のＣ－Ｃ方向から見た断面を図９に示す。図９に示すように、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａとは、沿面距離Ｌ２１で離間する。沿面距離Ｌ２１は、突出部８１ａの側面と突出部８２ａの側面との水平距離と、絶縁シート８３の厚みの合計値である。正極端子８１の突出部８１ｂと、負極端子８２の突出部８２ｂとは、沿面距離Ｌ２２で離間する。沿面距離Ｌ２２は、突出部８１ｂと突出部８２ｂの距離と、絶縁シート８３の厚みの合計値である。比較例に係る半導体装置では、突出部８１ａ，８１ｂ，８２ａ，８２ｂを封止している封止材９が剥離した場合に、沿面距離Ｌ２２，Ｌ２３が不足する場合がある。
これに対して、第１実施形態に係る半導体装置によれば、正極端子８１の突出部８１ａ，８１ｂに凹部８１ｘ，８１ｙを設けると共に、負極端子８２の突出部８２ａ，８２ｂに凹部８２ｘ，８２ｙを設けることにより、図６に示すように、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａとの沿面距離Ｌ１３、及び正極端子８１の突出部８１ｂと、負極端子８２の突出部８２ｂとの円面距離１４を、凹部８１ｙの距離ｒ１及び凹部８２ｙの距離ｒ２の分だけそれぞれ長くすることができ、絶縁性能を向上させることができる。
＜半導体装置の製造方法＞
次に、図１～図６を参照して、第１実施形態に係る半導体装置の製造方法の一例を説明する。図４及び図５に示した絶縁回路基板１の下側導体箔１２を、はんだや焼結材等の接合材を用いて冷却体２に接合する。また、図１に示した絶縁回路基板１の上側導体箔１１ｂ，１１ｈに、パワー半導体素子３ａ～３ｌの下面側のドレイン電極を、はんだや焼結材等の接合材を用いて接合する。
次に、パワー半導体素子３ａ～３ｌの上面側のソース電極と上側導体箔１１ａ，１１ｂ，１１ｅとを、銅（Ｃｕ）やアルミニウム（Ａｌ）等のリードフレーム６ａ～６ｌを用いて、はんだや焼結材等の接合材で電気的に接続する。この電気的な接続は、ワイヤやリボン等の超音波ボンディング等を用いてもよい。パワー半導体素子３ａ～３ｌの上面側のゲート電極は、電流容量が小さいため、アルミニウム（Ａｌ）等のワイヤボンディングにより、上側導体箔１１ｇ，１１ｊと電気的に接続する。
次に、絶縁シート８３を用意し、金型等を用いて、絶縁シート８３を正極端子８１及び負極端子８２の形状に対応した形状に形成する。正極端子８１及び負極端子８２は、銅（Ｃｕ）板等から金型により打ち抜き形成する。この際、正極端子８１の突出部８１ａ，８１ｂの凹部８１ｘ，８１ｙと、負極端子８２の突出部８２ａ，８２ｂの凹部８２ｘ，８２ｙも形成する。
次に、絶縁シート８３を、正極端子８１及び負極端子８２で挟んで積層し、成形金型に取付け、同時に、出力端子８０及び制御端子７ａ～７ｉを成形金型に取付ける。そして、樹脂材料を用いて、正極端子８１、負極端子８２、出力端子８０及び制御端子７ａ～７ｉがインサートされたケース７を成形し、正極端子８１、負極端子８２、出力端子８０及び制御端子７ａ～７ｉをケース７と一体化する。
次に、正極端子８１、負極端子８２及び出力端子８０等をインサート成形したケース７と冷却体２を、絶縁回路基板１及びパワー半導体素子３ａ～３ｌを囲むように接着する。正極端子８１、負極端子８２及び出力端子８０は、上側導体箔１１ａ，１１ｂ，１１ｅ，１１ｈに、スペーサ５ａ，５ｂ等を介して接合する。例えば、スペーサ５ａ，５ｂ等と上側導体箔１１ａ，１１ｂ，１１ｅ，１１ｈの接合にははんだ等の接合材を用い、スペーサ５ａ，５ｂ等と正極端子８１、負極端子８２及び出力端子８０との接合にはレーザ溶接を用いてよい。制御端子７ｃ，７ｄ，７ｇ，７ｈと上側導体箔１１ｆ，１１ｇ，１１ｉ，１１ｊは、ワイヤボンディング等で電気的に接続する。
次に、冷却体２及びケース７で囲まれた範囲を、絶縁回路基板１及びパワー半導体素子３ａ～３ｌ等が保護されるように、封止樹脂等の封止材９で封止する。これにより、第１実施形態に係る半導体装置が完成する。
（第２実施形態）
第２実施形態に係る半導体装置は、図１０に示すように、正極端子８１が１本の突出部８１ａを有する点が、第１実施形態に係る半導体装置と異なる。１本の突出部８１ａの幅及び厚さは、パワー半導体素子３ａ～３ｌの電流容量に応じて適宜調整可能である。また、第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置よりも、絶縁シート８３の端部８３ａをケース７の内側へ向けて延長している。
突出部８１ａの絶縁シート８３の端部８３ａと交わる位置に、凹部８１ｘ，８１ｙが設けられている。凹部８１ｘは、突出部８１ａの突出部８２ａに対向する側面を突出部８２ａから離れる方向に窪ませた形状を有する。凹部８１ｙは、突出部８１ａの突出部８２ｂに対向する側面を突出部８２ｂから離れる方向に窪ませた形状を有する。
図１０の正極端子８１の突出部８１ａを通過するＡ－Ａ方向から見た断面を図１１に示す。図１１に示すように、正極端子８１の突出部８１ａと、負極端子８２の本体部８２ｃとは、沿面距離Ｌ３１で離間する。絶縁シート８３の端部８３ａがケース７の内側へ向かって延長されたため、沿面距離Ｌ３１は、第１実施形態に係る半導体装置における沿面距離Ｌ１１よりも長くなる。
図１０の負極端子８２の突出部８２ａを通過するＢ－Ｂ方向から見た断面を図１２に示す。図１２に示すように、正極端子８１の本体部８１ｃと、負極端子８２の突出部８２ａとは、沿面距離Ｌ３２で離間する。絶縁シート８３の端部８３ａがケース７の内側へ向かって延長されたため、沿面距離Ｌ３２は、第１実施形態に係る半導体装置における沿面距離Ｌ１２よりも長くなる。
図１０の突出部８１ａの凹部８１ｘ，８１ｙ、突出部８２ａの凹部８２ｘ、及び突出部８２ｂの凹部８２ｙを通過するＡ－Ａ方向から見た断面を図１３に示す。図１３に示すように、正極端子８１の突出部８１ａと、負極端子８２の突出部８２ａとは、沿面距離Ｌ３３で離間する。沿面距離Ｌ３３は、突出部８１ａの凹部８１ｘが無い部分の側面と突出部８２ａの凹部８２ｘが無い部分の側面との水平距離と、突出部８１ａの凹部８１ｘがなす半円の半径ｒ１と、突出部８２ａの凹部８２ｘがなす半円の半径ｒ２と、絶縁シート８３の厚みの合計値である。正極端子８１の突出部８１ａと、負極端子８２の突出部８２ｂとは、沿面距離Ｌ３４で離間する。沿面距離Ｌ３４は、突出部８１ａの凹部８１ｙが無い部分の側面と突出部８２ｂの凹部８２ｙが無い部分の側面との水平距離と、突出部８１ａの凹部８１ｙがなす半円の半径ｒ１と、突出部８２ｂの凹部８２ｙがなす半円の半径ｒ２と、絶縁シート８３の厚みの合計値である。突出部８１が１本であるため、沿面距離Ｌ３３，Ｌ３４は、第１実施形態に係る半導体装置における沿面距離Ｌ１３，Ｌ１４よりも長くなる。
例えば、沿面距離Ｌ３３，Ｌ３４は、沿面距離Ｌ３１，Ｌ３２よりも大きく設定される。或いは、沿面距離Ｌ３１，Ｌ３２，Ｌ３３，Ｌ３４は、互いに等しい値に設定されてもよい。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第２実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様の効果を奏する。更に、第２実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と比較して、正極端子８１の突出部８１ａが１本であるので、沿面距離Ｌ３３，Ｌ３４をより長くすることができる。よって、沿面距離Ｌ３３，Ｌ３４を長くしたことに伴い、絶縁シート８３をケース７の内側に延伸させることで、沿面距離Ｌ３１，Ｌ３２も長くすることができる。
（第３実施形態）
第３実施形態に係る半導体装置は、図１４に示すように、負極端子８２の突出部８２ａがＮ字状又はＺ字状に折れ曲がり、スペーサを介さずに上側導体箔１１ｅに直接接合している点が、第１実施形態に係る半導体装置と異なる。突出部８２ａは、図１に示した絶縁シート８３の端部８３ａの凹部８２ｘの位置を起点として下方に折れ曲がっている。
突出部８２ａは、例えば超音波接合又はレーザ溶接により上側導体箔１１ｅに接合される。超音波接合を行う場合には、突出部８２ａの上側導体箔１１ｅとの接合部を櫛歯状に分かれた形状とすることにより、超音波接合による絶縁回路基板１へのダメージを低減することができる。また、レーザ溶接を行う場合には、突出部８２ａの接合部の厚さを上側導体箔１１ｅの厚さよりも薄くすることにより、レーザ溶接による絶縁回路基板１へのダメージを低減することができる。
また、第３実施形態に係る半導体装置は、図１５に示すように、上側導体箔１１ｅに凹部１３を設けた構成であってもよい。突出部８２ａの接合部は、上側導体箔１１ｅの凹部１３に埋め込まれて接合されている。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第３実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様の効果を奏する。更に、突出部８２ａの凹部８２ｘの位置を起点として突出部８２ａを折り曲げることにより、突出部８２ａを折り曲げ易くすることができる。また、上側導体箔１１ｅに凹部１３を設けることで、突出部８２ａの接合部を凹部１３に容易に位置合わせすることができる。
（第４実施形態）
第４実施形態に係る半導体装置は、図１６に示すように、ケース７の内側の端部が、絶縁シート８３の端部を被覆するように、突出部８１ａの凹部８１ｘ、突出部８１ｂの凹部８１ｙ、突出部８２ａの凹部８２ｘ、及び突出部８２ｂの凹部８２ｙの位置まで延長されている点が、第１実施形態に係る半導体装置と異なる。なお、図１６において、ケース７の内側の端部を更に延長し、突出部８１ａの凹部８１ｘ、突出部８１ｂの凹部８１ｙ、突出部８２ａの凹部８２ｘ、及び突出部８２ｂの凹部８２ｙを被覆してもよい。
図１６のＡ－Ａ方向から見た断面を図１７に示す。図１７に示すように、ケース７の端部が、絶縁シート８３の端部８３ａと一致し、負極端子８２の本体部８２の端部を被覆している。なお、図１７において、ケース７の端部を、絶縁シート８３の端部８３ａよりも内側まで更に延長し、絶縁シート８３の端部８３ａを被覆してもよい。図１６のＢ－Ｂ方向から見た断面を図１８に示す。図１８に示すように、ケース７の端部が、絶縁シート８３の端部８３ａと一致し、正極端子８１の本体部８１ｃを被覆している。なお、図１８において、ケース７の端部を、絶縁シート８３の端部８３ａよりも内側まで更に延長し、絶縁シート８３の端部８３ａを被覆していてもよい。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第４実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置と同様の効果を奏する。更に、正極端子８１の突出部８１ａと負極端子８２の本体部８２ｃとの間、及び正極端子８１の本体部８１ｃと負極端子８２の突出部８２ａとの間を、ケース７により絶縁することができる。
（第５実施形態）
第５実施形態に係る半導体装置は、図１９に示すように、負極端子８２の本体部８２ｃに凹部８２ｚが設けられている点が、第２実施形態に係る半導体装置と異なる。凹部８２ｚは、平面パターン上、本体部８２ｃの突出部８１ａに対向する側面を突出部８１ａから離れる方向に窪ませるように設けられている。
図１９のＡ－Ａ方向から見た断面を図２０に示す。図２０に示すように、負極端子８２の本体部８２ｃに凹部８２ｚを設けたことにより、正極端子８１の突出部８１ａと負極端子８２の本体部８２ｃとの沿面距離Ｌ５１を、第２実施形態に係る半導体装置における沿面距離Ｌ３１よりも長くすることができる。
図１９のＢ－Ｂ方向から見た断面を図２１に示す。図２１に示すように、正極端子８１の本体部８１ｃにも凹部８１ｚが設けられている。凹部８１ｚの平面パターンの形状は、図１９に示した凹部８２ｚの平面パターンの形状と同様である。凹部８１ｚは、平面パターン上、本体部８１ｃの突出部８２ａに対向する側面を突出部８２ａから離れる方向に窪ませるように設けられている。正極端子８１の本体部８１ｃに凹部８１ｚを設けたことにより、正極端子８１の本体部８１ｃと負極端子８２の突出部８２ａとの沿面距離Ｌ５２を、第２実施形態に係る半導体装置における沿面距離Ｌ３２よりも長くすることができる。
図１９に示した正極端子８１の本体部８１ｃの突出部８２ｂに対向する側面にも、突出部８２ｂから離れる方向に窪ませるように凹部８１ｚと同様の凹部が設けられている。第５実施形態に係る半導体装置の他の構成は、第２実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。
第５実施形態に係る半導体装置によれば、第２実施形態に係る半導体装置と同様の効果を奏する。更に、第５実施形態に係る半導体装置によれば、負極端子８２の本体部８２ｃに凹部８２ｚを設けると共に、正極端子８１の本体部８１ｃに凹部８１ｚを設けることにより、沿面距離Ｌ５１，Ｌ５２を長くすることができる。
（その他の実施形態）
上記のように、本発明は第１～第５実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第１～第５実施形態において、正極端子８１が下側、負極端子８２が上側のラミネート配線構造を例示したが、正極端子８１及び負極端子８２の位置関係が逆となって、正極端子８１が上側、負極端子８２が下側のラミネート配線構造であってもよい。
第１実施形態において、正極端子８１の突出部８１ａ，８１ｂの凹部８１ｘ，８１ｙと、負極端子８２の突出部８２ａ，８２ｂの凹部８２ｘ，８２ｙとのいずれかが無くてもよい。また、第２実施形態において、正極端子８１の突出部８１ａの凹部８１ｘ，８１ｙと、負極端子８２の突出部８２ａ，８２ｂの凹部８２ｘ，８２ｙとのいずれかが無くてもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…絶縁回路基板
２…冷却体（ベース）
３ａ～３ｌ…パワー半導体素子（半導体チップ）
５ａ，５ｂ…スペーサ
６ａ～６ｌ…リードフレーム
７…ケース
７ａ～７ｉ…制御端子
９…封止材
１０…絶縁基板
１１ａ～１１ｊ…導体箔（上側導体箔）
１２…導体箔（下側導体箔）
１３…凹部
８０…出力端子
８１…正極端子
８１ａ，８１ｂ，８２ａ，８２ｂ…突出部
８１ｃ，８２ｃ…本体部
８１ｘ～８１ｚ，８２ｘ～８２ｚ…凹部
８２…負極端子
８３…絶縁シート
８３ａ…端部
Ｄ１，Ｄ２…ボディーダイオード
Ｇ１，Ｇ２…ゲート制御端子
Ｎ…負極端子
Ｐ…正極端子
Ｓ１，Ｓ２…補助ソース端子
Ｔ１，Ｔ２…トランジスタ
Ｕ…出力端子

Claims (14)

  1. 第１主面及び第２主面を有する絶縁シートと、
    前記絶縁シートの前記第１主面に対向して設けられ、前記絶縁シートの前記第１主面の外側に突出する第１突出部を有する板状の第１端子と、
    前記絶縁シートの前記第２主面に対向して設けられ、前記絶縁シートの前記第２主面の外側に前記第１突出部と並んで突出する第２突出部を有する板状の第２端子と、
    を備え、
    前記第１突出部の前記絶縁シートの端部と交わる位置に、前記第２突出部に対向する側面を前記第２突出部から離れる方向に窪ませた第１凹部が設けられている半導体装置。
  2. 前記第２突出部の前記絶縁シートの前記端部と交わる位置に、前記第１突出部に対向する側面を前記第１突出部から離れる方向に窪ませた第２凹部が設けられている請求項１に記載の半導体装置。
  3. 前記第１端子は、前記第２突出部の前記第１突出部が設けられた側とは反対側で、前記絶縁シートの前記第１主面の外側に前記第１及び第２突出部と並んで突出する第３突出部を更に有し、
    前記第２突出部の前記絶縁シートの前記端部と交わる位置に、前記第３突出部に対向する側面を前記第３突出部から離れる方向に窪ませた第３凹部が設けられ、
    前記第３突出部の前記絶縁シートの前記端部と交わる位置に、前記第２突出部に対向する側面を前記第２突出部から離れる方向に窪ませた第４凹部が設けられている
    請求項１又は２に記載の半導体装置。
  4. 前記第１端子は、前記第２突出部の前記第１突出部が設けられた側とは反対側で、前記絶縁シートの前記第１主面の外側に前記第１及び第２突出部と並んで突出する第３突出部を更に有し、
    前記第２端子は、前記第２突出部と前記第３突出部との間で、前記絶縁シートの前記第２主面の外側に前記第１～３突出部と並んで突出する第４突出部を更に有し、
    前記第４突出部の前記絶縁シートの前記端部と交わる位置に、前記第３突出部に対向する側面を前記第３突出部から離れる方向に窪ませた第３凹部が設けられ、
    前記第３突出部の前記絶縁シートの前記端部と交わる位置に、前記第４突出部に対向する側面を前記第４突出部から離れる方向に窪ませた第４凹部が設けられている
    請求項１又は２に記載の半導体装置。
  5. 前記第１及び第２端子は、互いに異なる電位の端子として用いられている請求項１～４のいずれか１項に記載の半導体装置。
  6. 前記第１端子が、前記第１突出部に接続された第１本体部を更に有し、
    前記第２端子が、前記第２突出部に接続された第２本体部を更に有し、
    前記第１本体部の少なくとも一部と、前記第２本体部の少なくとも一部とが、前記絶縁シートを介して互いに対向する
    請求項１～５のいずれか１項に記載の半導体装置。
  7. 前記絶縁シートの前記端部の位置における前記第１突出部と前記第２突出部との前記絶縁シートに沿った第１沿面距離は、前記第１本体部と前記第２突出部との前記絶縁シートに沿った第２沿面距離、及び前記第２本体部と前記第１突出部との前記絶縁シートに沿った第３沿面距離よりも長い請求項６に記載の半導体装置。
  8. 前記第１本体部の前記第２突出部に対向する側面を前記第２突出部から離れる方向に窪ませた第５凹部が設けられている請求項６又は７に記載の半導体装置。
  9. 前記第２本体部の前記第１突出部に対向する側面を前記第１突出部から離れる方向に窪ませた第６凹部が設けられている請求項６～８のいずれか１項に記載の半導体装置。
  10. 絶縁回路基板と、
    前記絶縁回路基板上に搭載されたパワー半導体素子と、
    前記絶縁回路基板及び前記パワー半導体素子を内側に収納し、前記第１端子、前記第２端子及び前記絶縁シートを取り付けたケースと、
    前記ケースの内側に設けられ、前記絶縁回路基板及び前記パワー半導体素子を封止する封止材と、
    を更に備え、
    前記第１端子及び前記第２端子は、前記パワー半導体素子に電気的に接続される
    請求項１～９のいずれか１項に記載の半導体装置。
  11. 前記第１端子は、前記絶縁回路基板にスペーサを介して接合される請求項１０に記載の半導体装置。
  12. 前記第１端子は、前記第１凹部を起点として折れ曲がり、前記絶縁回路基板に直接接合される請求項１０に記載の半導体装置。
  13. 前記絶縁回路基板の前記第１端子が接合される主面に第７凹部が設けられ、
    前記第１端子は、前記第７凹部に接合される
    請求項１２に記載の半導体装置。
  14. 前記第１端子、前記第２端子及び前記絶縁シートを取り付けたケースを更に備え、
    前記ケースが、前記第１本体部の端部及び前記第２本体部の端部を被覆する
    請求項６～９のいずれか１項に記載の半導体装置。
JP2021202684A 2021-12-14 2021-12-14 半導体装置 Pending JP2023088055A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021202684A JP2023088055A (ja) 2021-12-14 2021-12-14 半導体装置
US17/974,814 US20230187334A1 (en) 2021-12-14 2022-10-27 Semiconductor device
CN202211333594.9A CN116264219A (zh) 2021-12-14 2022-10-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021202684A JP2023088055A (ja) 2021-12-14 2021-12-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2023088055A true JP2023088055A (ja) 2023-06-26

Family

ID=86694973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021202684A Pending JP2023088055A (ja) 2021-12-14 2021-12-14 半導体装置

Country Status (3)

Country Link
US (1) US20230187334A1 (ja)
JP (1) JP2023088055A (ja)
CN (1) CN116264219A (ja)

Also Published As

Publication number Publication date
US20230187334A1 (en) 2023-06-15
CN116264219A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US11380656B2 (en) Semiconductor device
US11398448B2 (en) Semiconductor module
US11908778B2 (en) Semiconductor module
WO2018096734A1 (ja) 半導体モジュール
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN112582356A (zh) 半导体器件
US11862598B2 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
WO2019064904A1 (ja) 半導体モジュール
JP2023088055A (ja) 半導体装置
JP2022152703A (ja) 半導体装置
US20240038643A1 (en) Semiconductor device
US20230119240A1 (en) Semiconductor device and method of manufacturing the same
US20240170376A1 (en) Semiconductor device
WO2024010003A1 (ja) 半導体装置
JP7142784B2 (ja) 電気回路装置
JP7118204B1 (ja) 半導体装置
WO2021014875A1 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
JP6274380B1 (ja) 半導体モジュール
JP2023069098A (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP2023037354A (ja) 半導体装置
JP2023061441A (ja) 半導体装置及び半導体装置の製造方法
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2023086171A (ja) 半導体装置