ES2582159T3 - Procedimiento para la fabricación de tarjetas inteligentes - Google Patents

Procedimiento para la fabricación de tarjetas inteligentes Download PDF

Info

Publication number
ES2582159T3
ES2582159T3 ES12805665.2T ES12805665T ES2582159T3 ES 2582159 T3 ES2582159 T3 ES 2582159T3 ES 12805665 T ES12805665 T ES 12805665T ES 2582159 T3 ES2582159 T3 ES 2582159T3
Authority
ES
Spain
Prior art keywords
support sheet
struts
dielectric support
smart card
protection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES12805665.2T
Other languages
English (en)
Inventor
Stéphane OTTOBON
Lucile Dossetto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Gemalto SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemalto SA filed Critical Gemalto SA
Application granted granted Critical
Publication of ES2582159T3 publication Critical patent/ES2582159T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Un procedimiento de fabricación de una tarjeta inteligente (1) que comprende una lámina de soporte dieléctrico (4), con por un lado, al menos una zona de contacto eléctrico (5) y, en una segunda cara opuesta a la primera, un conjunto de elementos electrónicos (2), que comprende al menos un chip electrónico (3) y cables de conexión (6), estando el chip electrónico (3) conectado a dicha al menos una zona de contacto eléctrico (5) mediante los cables de conexión (6) que pasan a través de un primer conjunto de aberturas (8) en la lámina de soporte dieléctrico (4), comprendiendo dicho procedimiento las siguientes etapas: * en la segunda cara de la lámina de soporte dieléctrico (4), se fijan puntales (7, 14) de cables metálicos en la zona de contacto eléctrico (5) en una dirección perpendicular al plano definido por la lámina de soporte dieléctrico, teniendo los puntales un tamaño que es, al menos, equivalente al tamaño de los cables de conexión (6) antes de que se aplique la resina protectora para formar una primera capa de protección (11) con un espesor que es al menos igual al tamaño máximo de los puntales (7) en la dirección perpendicular al plano definido por dicha lámina de soporte dieléctrico (4), y con una zona a lo largo del plano de la lámina de soporte dieléctrico (4) que es mayor que el formato requerido de la tarjeta inteligente, * en la primera capa de protección (11), se aplica una segunda capa protectora (12) al menos en el chip electrónico, con un área a lo largo del plano de la lámina de soporte dieléctrico (4) que es mayor que el formato requerido de la tarjeta electrónica, estando situada dicha segunda capa protectora sobre los puntales. * la segunda capa de protección se fija a la primera capa de protección mediante el secado de la primera capa protectora, * el conjunto obtenido de este modo se corta en el formato requerido.

Description

5
10
15
20
25
30
35
40
45
50
Procedimiento para la fabrication de tarjetas inteligentes.
Esta invention se refiere a un procedimiento para la fabricacion de tarjetas inteligentes en los formatos UICC (Tarjeta Universal de Circuito Integrado) 2FF, 3FF o 4FF. Las tarjetas inteligentes pueden ser, por ejemplo, tarjetas SIM.
El procedimiento de incrustation se utiliza generalmente mientras se fabrican las tarjetas SIM. La primera etapa de este proceso consiste en encapsular un conjunto de componente electronico que comprende un circuito integrado y cables de conexion en resina con el fin de proteger los componentes del modulo electronico. Ese conjunto encapsulado se encola a continuacion en una cavidad de un envase, que puede estar hecho de plastico, por ejemplo. El envase es a menudo denominado "cuerpo de tarjeta".
Con la miniaturization y el incremento de las funciones de los telefonos moviles, el formato de tarjetas SIM es cada vez mas pequeno, y tambien lo es su espesor. El cambio del factor de forma 2FF (25 x 15 mm2) a formato 3FF (15 x 12 mm2) y pronto a formato 4FF reduce la superficie de encolado y el tamano de los componentes que se pueden integrar en el modulo.
Ademas, se esta estudiando una reduction en el espesor de las tarjetas SIM, con el fin de reducir el volumen de las tarjetas SIM en sus lectores y tambien para permitir la insertion de pequenas tarjetas SIM en adaptadores que permiten la compatibilidad con los conectores de los lectores que utilizan los formatos antiguos.
Un inconveniente del procedimiento de incrustacion estandar es que no hace que sea posible reducir facilmente el espesor de las tarjetas SIM por debajo del espesor actual de 0,80 mm. En ese procedimiento, la resina que encapsula el conjunto de componentes electronicos puede tener irregularidades en la superficie y topologla con diferencias de altura que son demasiado grandes para ser entregado a los clientes como un producto terminado. Ademas, el relieve de la superficie no cumple con las tolerancias de espesor de las mini tarjetas u otros envases de circuitos integrados.
Para remediar el problema de las irregularidades de la superficie, el procedimiento estandar consiste en insertar el conjunto de componentes electronicos encapsulados - llamado el modulo - en un cuerpo de tarjeta. Sin embargo, esta solution aumenta el grosor de la tarjeta inteligente. Esto ocurre porque acaba resultando una pila que incluyendo el adhesivo de fusion en caliente que pega el modulo electronico al cuerpo de tarjeta, la hendidura entre el modulo y la parte inferior de la cavidad de la tarjeta y el espesor de la parte inferior de la cavidad de la tarjeta. Esa pila representa al menos 0,15 mm, lo que limita la posibilidad de reducir el espesor.
Un inconveniente adicional es que el cuerpo de tarjeta fabricado de acuerdo con el estandar ISO aplicable tiene un formato extendido en relation con el formato final de la tarjeta SIM, independientemente de ese formato final. Como resultado, la superficie util de la tarjeta inteligente, es decir, la superficie disponible para los componentes electronicos, es limitada. El cuerpo de tarjeta se marca alrededor de la tarjeta SIM, y el usuario separa a los dos antes de usar la tarjeta SIM. Es por ello que la incrustacion hace que sea necesario el uso de una gran cantidad de plastico, lo que incrementa el coste del procedimiento.
5
10
15
20
25
30
35
40
45
50
El documento WO 2010/094782 A1 revela un metodo para la fabrication de tarjetas inteligentes sin recurrir a la incrustation. El modulo electronico esta recubierto con una capa de resina con dimensiones que son ligeramente mas grandes que las del formato final de la tarjeta inteligente. Esa capa de resina constituye el envase de la tarjeta inteligente en si mismo.
Un inconveniente es que la resina se dispensa utilizando el metodo del Moldeo por Transferencia de Resina (o RTM), que requiere una inversion costosa en equipo especializado.
El documento EP 0644507 B1 revela un metodo para la fabricacion de tarjetas inteligentes, modulos que son entonces incrustados. En ese metodo, el modulo electronico comprende una plaqueta de cubrimiento recubierta con resina en uno de sus lados. La plaqueta recubierta se coloca en el modulo electronico de manera que la resina cubre el modulo electronico. El metodo hace que sea posible reducir el espesor final del modulo a 0,62 mm pero todavla es necesario incrustar el modulo y por lo tanto tiene un espesor adicional de plastico que se agrega al espesor del modulo.
Otro inconveniente es que se requiere un equipo especlfico, lo que conduce a un aumento de los costes.
La patente US 2006/205280 describe una tarjeta SIM de contacto dual. La tarjeta comprende contactos estandar ISO en la cara de arriba de un sustrato superior y contactos de la tarjeta de memoria en la cara de abajo del sustrato inferior. Se instalan varios chips en el sustrato inferior. Los hilos de conexion, los electrodos y las aberturas pasantes conductoras, que se encuentran en el sustrato inferior, conectan los chips a los contactos de la tarjeta de memoria. Estos chips se encuentran sellados con una resina y el sustrato inferior esta fijado a la resina mediante la utilization de una capa adhesiva. El arco superior de un hilo de conexion tambien conecta uno de los chips los contactos estandar ISO a traves de un adhesivo conductor y aberturas pasantes conductoras en el sustrato superior.
Uno de los objetivos de esta invenciones remediar, al menos parcialmente, los inconvenientes de la tecnica anterior y ofrecer un procedimiento de fabricacion de tarjetas SIM que permita una reduction significativa del espesor sin necesidad de invertir en equipos costosos.
Esta invention consiste en el procedimiento de fabricacion de tarjetas inteligentes tal como se define en la reivindicacion 1.
En un aspecto de la invencion, la segunda capa de proteccion esta realizada con la forma de una almohadilla individual con un formato que es ligeramente mayor que el formato final de la tarjeta inteligente.
En otro aspecto de la invencion, la segunda capa de protection se realiza en la forma de una pellcula que se extiende sobre todo el soporte dielectrico que comprende una pluralidad de modulos electronicos.
En otro aspecto de la invencion, los puntales se fijan en la zona de contacto electrico a traves del primer conjunto de aberturas en la lamina de soporte dielectrico.
5
10
15
20
25
30
35
40
45
En otro aspecto de la invention, la segunda capa de protection esta hecha de vidrio epoxi o plastico o material termoestable.
En otro aspecto de la invencion, se personalizan los graficos de la segunda capa de proteccion antes de que la capa se deposite sobre la primera capa de proteccion.
Esta invencion tambien consiste en una tarjeta inteligente como la descrita en la revindication 8.
Otras caracterlsticas y ventajas se haran mas claras en la siguiente description y de las figuras que la acompanan, donde:
• La Figura 1 es una representation esquematice de una section transversal de una tarjeta inteligente de acuerdo con esta invencion.
• La Figura 2 es una representacion esquematica de una seccion transversal de una alternativa de la tarjeta inteligente de acuerdo con esta invencion.
• La Figura 3 es una vista superior de la lamina de soporte de los medios de datos electronicos antes de su
corte.
• La Figura 4 representa un grafico que ilustra las diferentes etapas del procedimiento de fabrication de la tarjeta inteligente.
• Las Figuras 5a, 5b, 5c y 5d son representaciones esquematicas de la realization del envase que contiene una tarjeta inteligente.
• Las Figuras 6a, 6b, y 6c muestran una superficie util de la tarjeta inteligente de acuerdo con la tecnica anterior, y de acuerdo con esta invencion.
Los mismos elementos tienen la misma referencia en las diferentes figuras.
La Figura 1 representa el formato final de la tarjeta inteligente 1 en una vista en seccion. Dicha tarjeta inteligente se compone de dos conjuntos: en primer lugar un conjunto de componentes electronicos 2 y en segundo lugar un envase 10. El citado conjunto de componentes electronicos 2 comprende una lamina de soporte dielectrico 4 con al menos una zona de contacto electrico 5 en un primer lado, y un chip electronico 3 fijado a un segundo lado opuesto al primero. El chip electronico 3 esta conectado a la zona de contacto electrico mediante cables de conexion 6 que pasan a traves de aberturas 8 en la lamina de soporte dielectrico 4. El montaje del conjunto de componentes electronicos en la lamina de soporte dielectrico sigue un metodo que es bien conocido en la industria de los medios de datos electronicos y no esta cubierto por esta patente.
El envase 10 comprende puntales 7, una primera capa de proteccion 11 y una segunda capa de proteccion 12. Los puntales 7 son alambres de metal del mismo tamano y una altura que es mayor que la del chip 3 y al menos igual a la de los cables de conexion 6. Los puntales 7 pueden, por ejemplo, estar soldados a la zona de contacto electrico 5 a traves de las aberturas 8, que tambien permiten el paso de los cables de conexion 6.
5
10
15
20
25
30
35
40
45
50
La primera capa de protection 11 esta localizada en la segunda cara de la lamina de soporte dielectrico 4 y cubre el chip electronico 3, los cables de conexion 6 y los puntales 7. Dicha primera capa de protection 11 esta hecha de resina, por ejemplo del tipo epoxi.
La segunda capa de protection 12 se encuentra localizada sobre la primera capa protectora 11. Dicha segunda capa protectora 12 puede estar hecha de vidrio epoxi o material termoplastico o termoestable (PET, PEN) o de material termoendurecible. Las dimensiones de la tarjeta inteligente son pequenas, por lo que los margenes de tolerancia son mas estrictos. Dicha segunda capa de protection hace que sea posible alcanzar la fiabilidad mecanica y termomecanica que es mayor que la de la resina cuando es aplicada sola, y por lo tanto cumple mejor con las tolerancias impuestas. Ademas, en relation con dicha primero capa protectora, la superficie de dicha segunda capa de proteccion es mucho mas uniforme y regular, haciendo posible cumplir con las tolerancias de espesor de los formatos de tarjeta inteligente 3FF o 4FF.
El espesor total de la tarjeta inteligente 1 se corresponde por lo tanto con el espesor de la primera capa protectora 11 anadido al espesor de la segunda capa protectora 12, el espesor de la lamina de soporte dielectrico 4 y el espesor de la zona de contacto electrico 5.
La Figura 2 ilustra una realization alternativa de la invention. En esta alternativa, hay una segunda serie de aberturas 13 a traves de la lamina de soporte dielectrico 4, hasta la zona de contacto electrico 5. Estas aberturas no se utilizan para establecer conexion electrica entre el chip electronico 3 y la zona de contacto electrico 5. Se pueden soldar puntales adicionales 14 a la zona de contacto electrico 5 a traves de la segunda serie de aberturas 13. Su tamano es igual al de los puntales 7 soldadas a traves de la primera serie de aberturas 8. El proposito de estos puntales adicionales es mejorar la coplanaridad de la tarjeta inteligente.
La Figura 3 es una vista superior de la lamina de soporte flexible 20 sobre la que se encuentran las tarjetas inteligentes 1 antes de ser cortadas. La lamina de soporte flexible comprende orificios de indexation 21 para el montaje, y como referencia para el corte. El formato final 23 de la tarjeta inteligente 1 es ligeramente mas pequeno que el formato 22 de la segunda capa de protection 12. El corte se realiza a lo largo del formato 2FF, 3FF o 4FF de la tarjeta inteligente 1.
La Figura 4 es un grafico que ilustra las etapas de la fabrication del envase 10 de la tarjeta inteligente 1 como se representa en la figura 1. Las Figuras 5a a 5d ilustran ciertos pasos en ese proceso de fabricacion.
El conjunto de componentes electronicos 2 tal como se suministra se representa en la figura 5a. El citado conjunto de componentes electronicos se suministra en un soporte flexible que contiene una pluralidad de conjuntos de componentes electronicos.
Durante la etapa 105 (figura 5b), los puntales 7 estan fijados en la zona de contacto electrico a traves de las aberturas disenadas para que pasen a traves de ellas los cables de conexion en una direction perpendicular al plano definido por la lamina de soporte dielectrico. Los puntales pueden, por ejemplo estar hechos de oro, cobre, aluminio o alambre de paladio, los puntales se utilizan para hacer mas paralelas las dos superficies exteriores de la tarjeta inteligente (segunda capa de protection y la zona de contacto electrico).
5
10
15
20
25
30
35
40
45
50
Durante una etapa 101 (figura 5c), se aplica una primera capa de protection 11 al conjunto de componentes electronicos y los puntales 7. Como se menciono anteriormente, esa primera capa de proteccion 11, dispensada en forma de resina, cubre el chip 3, los cables de conexion 6, los puntales y la lamina de soporte dielectrico 4. La zona cubierta en la lamina de soporte dielectrico 4 es mayor que el formato final de la tarjeta inteligente 1. La resina se puede aplicar con la ayuda de un equipo de dispensation estandar. La dispensation de la primera capa protectora 11 puede optimizarse mediante el uso de dispensadores movibles o con valvulas de multiples agujeros, la resina se dispensa en zonas individuales que cubren el modulo electronico con un area que es ligeramente mas grande, por ejemplo por unos pocos mm2, que la tarjeta inteligente, que sera cortada a fin de retener la posible flexibilidad del soporte del modulo. Al final de esta etapa, dicha primera capa de proteccion 11 tiene una superficie irregular.
En una alternativa de la invention, la primera capa protectora 11 puede cubrir varios modulos electronicos, formando asl placas que se cortaran, por ejemplo, en varios paquetes de circuitos integrados, por ejemplo para una tarjeta de memoria Flash u otro tipo de paquete con contactos solo en un lado.
Durante una etapa 102 (figura 5d), se aplica una segunda capa protectora 12 se aplica sobre la primera capa de proteccion 11, al menos en el chip electronico 3, con un formato a lo largo del plano de la lamina de soporte que es mayor que el formato final de la tarjeta inteligente, por ejemplo, en 1 mm. La segunda capa protectora 12 se suministra en forma de almohadillas individuales. Se puede utilizar un equipamiento estandar de disposition de las almohadillas. La almohadilla se dispone sobre la resina sin secar. Dicha almohadilla constituye una superficie exterior de la tarjeta inteligente.
Durante la etapa 103, la segunda capa protectora 12 es fijada a la primera capa de proteccion 11 mediante el secado de la primera capa de proteccion. Durante dicha etapa 103, la segunda capa de proteccion se colocada sobre los puntales 7. Tal secado puede lograrse, por ejemplo, en un calentador continuo y/o un horno.
En una alternativa, la segunda capa de proteccion se suministra en forma de lamina protectora que se lamina colectivamente sobre la primera capa protectora 11.
Durante una etapa 104, la tarjeta inteligente 1 se corta con el fin de obtener el formato final. Las llneas de corte 50 estan representadas en la figura 5d. La tecnologla de corte que puede utilizarse incluye, pero no se limita a, el corte por laser, el corte mecanice, el corte por chorro de agua, etc. Debido a que la primera y segunda capas de proteccion tienen un formato que es mas grande que el de la tarjeta inteligente 1, el corte se realiza a traves de la primera y segunda capas de proteccion y a traves del soporte flexible.
El procedimiento de fabrication tambien puede comprender una etapa 106 antes de la etapa 105 durante la cual se produce un segundo conjunto de aberturas 13 a traves de la lamina de soporte dielectrico, distribuidas sobre la zona de contacto electrico con el fin de descubrirla en parte. Se fijan puntales adicionales 14 a la zona de contacto electrico a traves del segundo conjunto de aberturas en una direction perpendicular al plano formado por la lamina de soporte dielectrico. Los puntales adicionales se distribuyen sobre toda la zona de contacto electrico, en un numero en funcion del tamano requerido de la tarjeta inteligente.
5
10
15
20
25
30
35
40
El espesor de la tarjeta inteligente se puede ajustar en base al grosor final requerido. Para ajustar ese espesor, se puede ajustar la altura de los puntales 7, 14 o el espesor de la segunda capa de protection 12. La lamina de soporte puede tener tambien un hueco en el dielectrico en el lugar de la tarjeta inteligente, para reducir el espesor final de la tarjeta inteligente.
Si el espesor de la tarjeta inteligente no se va a reducir, la superficie obtenida se puede usar para maximizar el tamano de los componentes del modulo. Esa superficie adquirida se ilustra por las figuras 6a, 6b y 6c.
La Figura 6a ilustra una vista inferior del modulo estandar 60 disenado para ser incrustado en un cuerpo de tarjeta. La superficie util 61 de la tarjeta, que es la superficie que puede alojar componentes electronicos, esta limitada por la superficie de encolado 62 requerida para poder fijar el modulo en el cuerpo de la tarjeta.
La figura 6b representa una tarjeta inteligente producida de acuerdo con el metodo estandar de incrustation 65. Se puede ver una vista desde abajo del modulo estandar 60, al igual que del cuerpo de la tarjeta 63.
La figura 6c ilustra la superficie util 61 de la tarjeta inteligente fabricada de acuerdo con esta invention 68. Se puede observar que a diferencia de en el metodo de incrustacion estandar, dicha superficie util 61 se extiende sobre toda la superficie de la tarjeta inteligente 68. Esa superficie ganada se puede utilizar para maximizar el tamano de los componentes electronicos, por ejemplo, el chip electronico 3.
El procedimiento de manufacturado tambien puede comprender una etapa 107 para la personalization de los graficos de la segunda capa de proteccion. Tal personalization se consigue despues de la etapa 103, cuando la segunda capa protectora ha sido depositada sobre la primera capa de proteccion y antes de la etapa de corte 104. Los graficos personalizados se pueden conseguir mediante laser o inyeccion de tinta. En una alternativa, se puede pegar una etiqueta a las almohadillas formando la segunda capa de proteccion 12. En otra alternativa, las almohadillas pueden ser decoradas de manera conjunta en un rollo antes de ser cortadas y dispuestas en la primera capa de proteccion 11.
Este procedimiento es particularmente adecuado para la fabrication de tarjetas inteligentes 3FF y 4FF, ya que hace posible hacer un paquete electronico con un formato mas pequeno. Este procedimiento puede ser implementado utilizando el equipo convencional de la industria de tarjetas inteligentes. Este procedimiento tambien puede ser utilizado para hacer paquetes de circuitos integrados con un factor de forma similar al de una tarjeta, a un coste menor. Ademas, este procedimiento hace posible la production de tarjetas inteligentes directamente en su formato final.

Claims (9)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    1. Un procedimiento de fabrication de una tarjeta inteligente (1) que comprende una lamina de soporte dielectrico (4), con por un lado, al menos una zona de contacto electrico (5) y, en una segunda cara opuesta a la primera, un conjunto de elementos electronicos (2), que comprende al menos un chip electronico (3) y cables de conexion (6), estando el chip electronico (3) conectado a dicha al menos una zona de contacto electrico (5) mediante los cables de conexion (6) que pasan a traves de un primer conjunto de aberturas (8) en la lamina de soporte dielectrico (4), comprendiendo dicho procedimiento las siguientes etapas:
    • en la segunda cara de la lamina de soporte dielectrico (4), se fijan puntales (7, 14) de cables metalicos en la zona de contacto electrico (5) en una direction perpendicular al plano definido por la lamina de soporte dielectrico, teniendo los puntales un tamano que es, al menos, equivalente al tamano de los cables de conexion (6) antes de que se aplique la resina protectora para formar una primera capa de protection (11) con un espesor que es al menos igual al tamano maximo de los puntales (7) en la direccion perpendicular al plano definido por dicha lamina de soporte dielectrico (4), y con una zona a lo largo del plano de la lamina de soporte dielectrico (4) que es mayor que el formato requerido de la tarjeta inteligente,
    • en la primera capa de protection (11), se aplica una segunda capa protectora (12) al menos en el chip electronico, con un area a lo largo del plano de la lamina de soporte dielectrico (4) que es mayor que el formato requerido de la tarjeta electronica, estando situada dicha segunda capa protectora sobre los puntales.
    • la segunda capa de protection se fija a la primera capa de protection mediante el secado de la primera capa protectora,
    • el conjunto obtenido de este modo se corta en el formato requerido.
  2. 2. Un procedimiento de fabrication de acuerdo con la revindication 1, en el que la segunda capa de protection (12) esta hecha en forma de una almohadilla individual con un formato que es ligeramente mayor que el formato final de la tarjeta inteligente.
  3. 3. Un procedimiento de fabrication de acuerdo con la revindication 1 en el que la segunda capa de protection (12) esta hecha en forma de una lamina que se extiende sobre todo el soporte que comprende una pluralidad de modulos electronicos.
  4. 4. Un procedimiento de fabrication de acuerdo con la revindication 1, en el que se fijan puntales (7) en la zona de contacto electrico (5) a traves del primer conjunto de aberturas (8) en la lamina de soporte dielectrico (4).
  5. 5. Un procedimiento de fabrication de acuerdo con la revindication 1, en el que los puntales (7, 14) se distribuyen sobre toda la zona electrica, en un numero que depende del tamano requerido de la tarjeta inteligente.
  6. 6. Un procedimiento de fabrication de acuerdo con la revindication 1, en el que la segunda capa de protection (12) esta hecha de vidrio epoxi o plastico o material termoestable.
    5
    10
    15
    20
    25
    30
  7. 7. Un procedimiento de fabrication de acuerdo con la revindication 1, en el que los graficos en la segunda capa de protection (12) estan personalizados antes de la capa se deposite sobre la primera capa de protection (11).
  8. 8. Una tarjeta inteligente que comprende una lamina de soporte dielectrico (4), con, por un lado, al menos una zona de contacto electrico (5) y, en una segunda cara opuesta a la primera, una superficie util (61) sobre la que se coloca un conjunto de elementos electricos (2) que comprende al menos un chip electronico (3) y cables de conexion (6), estando el chip electronico (3) conectado a dicha al menos una zona de contacto electrico (5) mediante los cables de conexion (6) que discurren a traves de un primer conjunto de aberturas (8) en la lamina de soporte dielectrico (4), comprendiendo ademas dicha tarjeta inteligente:
    • puntales (7, 14) de cables metalicos fijados en la zona de contacto electrico (5) a traves de las aberturas en una direction perpendicular al plano definido por la lamina de soporte dielectrico, teniendo los puntales un tamano que es, al menos, equivalente al tamano de los cables de conexion (6),
    • una primera capa de protection (11) en la segunda cara de la lamina de soporte dielectrico (4), con un espesor igual al tamano maximo de los puntales (7),
    • una segunda capa de protection (12) sobre la primera capa de protection situada en los puntales (7),
    • en que la superficie util (61) se extiende sobre la superficie total de la tarjeta inteligente (1).
  9. 9. Una tarjeta inteligente (1) de acuerdo con la revindication 8, en la que los puntales (7, 14) estan distribuidos sobre la totalidad de la zona electrica, en un numero que depende del tamano requerido de la tarjeta inteligente.
ES12805665.2T 2011-12-14 2012-12-07 Procedimiento para la fabricación de tarjetas inteligentes Active ES2582159T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11306663.3A EP2605188A1 (fr) 2011-12-14 2011-12-14 Procédé de fabrication de cartes à puce
EP11306663 2011-12-14
PCT/EP2012/074852 WO2013087541A1 (en) 2011-12-14 2012-12-07 Method for manufacturing smart cards

Publications (1)

Publication Number Publication Date
ES2582159T3 true ES2582159T3 (es) 2016-09-09

Family

ID=47428613

Family Applications (1)

Application Number Title Priority Date Filing Date
ES12805665.2T Active ES2582159T3 (es) 2011-12-14 2012-12-07 Procedimiento para la fabricación de tarjetas inteligentes

Country Status (6)

Country Link
US (1) US9165236B2 (es)
EP (2) EP2605188A1 (es)
CN (1) CN103999098B (es)
BR (1) BR112014013189B1 (es)
ES (1) ES2582159T3 (es)
WO (1) WO2013087541A1 (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3127046B1 (en) * 2014-04-02 2019-05-22 STMicroelectronics Srl Enhanced ic card
US10275699B2 (en) * 2015-06-11 2019-04-30 Feitian Technologies Co., Ltd. Smart card and method for manufacturing same
FR3058545B1 (fr) 2016-11-04 2018-10-26 Smart Packaging Solutions Procede de fabrication d'un module electronique pour carte a puce

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9314355U1 (de) 1993-09-22 1994-01-20 ODS R. Oldenbourg Datensysteme GmbH, 81669 München Chipkarten-Modul und Chipkarte
JP2002279384A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体及びその製造方法
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP2005085089A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp Ｉｃカードおよびその製造方法
DE102004025911B4 (de) * 2004-05-27 2008-07-31 Infineon Technologies Ag Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
US7109589B2 (en) * 2004-08-26 2006-09-19 Agere Systems Inc. Integrated circuit with substantially perpendicular wire bonds
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7980477B2 (en) * 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
FR2922342B1 (fr) * 2007-10-11 2010-07-30 Ask Sa Support de dispositif d'identification radiofrequence renforce et son procede de fabrication
EP2221752A1 (en) 2009-02-19 2010-08-25 Gemalto SA Microprocessor mini-card and its manufacturing process
FR2948796A1 (fr) * 2009-07-28 2011-02-04 Ask Sa Support de dispositif d'identification radiofrequence pour carte hybride et son procede de fabrication

Also Published As

Publication number Publication date
BR112014013189B1 (pt) 2021-11-03
CN103999098A (zh) 2014-08-20
US20140367473A1 (en) 2014-12-18
EP2605188A1 (fr) 2013-06-19
EP2791873B1 (en) 2016-04-13
CN103999098B (zh) 2017-02-08
BR112014013189A2 (pt) 2017-06-13
WO2013087541A1 (en) 2013-06-20
EP2791873A1 (en) 2014-10-22
US9165236B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
US8395268B2 (en) Semiconductor memory device
ES2208668T3 (es) Procedimiento de fabricacion de una tarjeta hibrida.
ES2306479T3 (es) Procedimiento de fabricacion de tarjetas inteligentes aptas para asegurar un funcionamiento por contacto y sin contacto.
US9236329B2 (en) Semiconductor memory card
ES2213726T3 (es) Conexion flexible entre un microcircuito y un interfaz con o sin contacto.
US7874491B2 (en) Carrier arrangement with overvoltage protection
US9390365B2 (en) Integrated circuit module for a dual-interface smart card
ES2747913T3 (es) Método para incorporar un chip invertido de circuito integrado
ES2816559T3 (es) Módulos de circuito integrado y tarjetas inteligentes que incorporan los mismos
JP2010109206A (ja) 半導体メモリカード
ES2264911T3 (es) Procedimiento de fabricación de una tarjeta de doble interfaz y tarjeta de microcircuito así obtenida
BRPI0809495A2 (pt) Cartão com chip com interface de comunicação dual
ES2904617T3 (es) Métodos de fabricación de tarjetas con chip y soportes de antena para tarjetas con chip
EP1880419A1 (en) Method of assembling semiconductor devices with leds
ES2649545T3 (es) Procedimiento de fabricación de una etiqueta electrónica fina
ES2582159T3 (es) Procedimiento para la fabricación de tarjetas inteligentes
BR112017006411B1 (pt) Método para a fabricação de um cartão com chip, suporte de antena para um cartão com chip e cartão com chip
US9033248B2 (en) Semiconductor storage device
BR102021021670A2 (pt) Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip
ES2281802T3 (es) Metodo para montar un componente electronico sobre un sustrato.
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
ES2449707T3 (es) Dispositivo de chip electrónico y un proceso de fabricación por embobinado
ES2293891T3 (es) Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo.
US10804226B2 (en) Method for manufacturing chip cards and chip card obtained by said method