ES2293891T3 - Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo. - Google Patents

Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo. Download PDF

Info

Publication number
ES2293891T3
ES2293891T3 ES00900602T ES00900602T ES2293891T3 ES 2293891 T3 ES2293891 T3 ES 2293891T3 ES 00900602 T ES00900602 T ES 00900602T ES 00900602 T ES00900602 T ES 00900602T ES 2293891 T3 ES2293891 T3 ES 2293891T3
Authority
ES
Spain
Prior art keywords
face
semiconductor
tablet
additional layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES00900602T
Other languages
English (en)
Inventor
Yves Reignoux
Eric Daniel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axalto SA
Original Assignee
Axalto SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axalto SA filed Critical Axalto SA
Application granted granted Critical
Publication of ES2293891T3 publication Critical patent/ES2293891T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Dispositivo con circuitos integrados provisto de: - una pastilla semiconductora (32) que forma una capa activa donde se realizan los circuitos integrados. La pastilla semiconductora tiene una cara activa (34) provista de varios bornes de conexión eléctrica (36) y una segunda cara (38), y - - una capa adicional (40) que tiene una primera cara (42) fijada en la cara activa (34) de la pastilla semiconductora (32), una segunda cara (44) y una superficie lateral (48) que delimita el perímetro de la capa adicional, - caracterizado porque: - el espesor de la pastilla semiconductora (32) es inferior a 100 µm, - la capa adicional (40) tiene tantos orificios (46) dentados vistos en planos como bornes de contacto en la pastilla semiconductora, extendiéndose cada orificio por todo el espesor de la capa adicional (40), de un borne de contacto (36) a la susodicha superficie lateral (48), - la capa adicional (40) cubre la totalidad de la cara activa (34) de la pastilla semiconductora, excepto los orificios (46) dentados vistos en planos, - y porque - el espesor de la capa adicional (40) es superior al de la pastilla semiconductora (32).

Description

Dispositivo con circuitos integrados, módulo electrónico para tarjetas de chip que utiliza el dispositivo y proceso de fabricación de dicho dispositivo.
La presente invención se refiere a un dispositivo con circuitos integrados, a un módulo electrónico para tarjetas de chip que utiliza el dispositivo con circuitos integrados y a un proceso de fabricación de dicho dispositivo.
De forma más precisa, la presente invención describe la realización de una pastilla semiconductora donde se realizan circuitos integrados, cuya arquitectura permite fabricar módulos electrónicos para tarjetas de chip de espesor reducido.
Se sabe que les tarjetas de chip utilizadas en particular como tarjetas bancarias, tarjetas de identificación o tarjetas de pago para diferentes prestaciones tienen un cuerpo de material plástico en forma de paralelepípedo rectangular en el que se inserta un módulo electrónico que suele incluir una pastilla semiconductora fijada en un sustrato aislante con zonas externas de contacto eléctrico. Estas zonas externas permiten establecer una conexión eléctrica entre los circuitos de la pastilla semiconductora y los circuitos de un dispositivo de lectura-escritura cuando la tarjeta se introduce en tal dispositivo.
Según las normas vigentes, el cuerpo de la tarjeta debe presentar un espesor de unos 0,8 mm. Por consiguiente, se entiende que el espesor del módulo electrónico es un parámetro crítico para facilitar la inserción del módulo electrónico en el cuerpo de la tarjeta y garantizar la calidad de la conexión mecánica entre el cuerpo de la tarjeta y el módulo, así como la integridad mecánica del modulo electrónico.
La figura 1 adjunta es una vista en sección vertical de un módulo electrónico para tarjetas de chip fabricado mediante una técnica conocida. El módulo electrónico 10 incluye una pastilla semiconductora 12 donde se realizan circuitos integrados. Esta pastilla presenta una cara activa 14 con bornes de conexión eléctrica 16. La pastilla semiconductora 12 se fija en un sustrato aislante 18 mediante una capa de cola 19. La cara externa 18ª del sustrato aislante está formada por zonas externas de contacto eléctrico 20 que permiten conectarse con los contactos eléctricos del dispositivo de lectura-escritura. Los bornes 16 de la pastilla 12 se conectan con las zonas externas 20 mediante conductores eléctricos de hilo tales como 24. De una técnica conocida, el sustrato aislante está formado por orificios 26 atravesados por los conductores eléctricos 24, lo que permite evitar el uso de un circuito impreso de doble cara. Para garantizar la integridad eléctrica de la pastilla 12 y de los conductores eléctricos 24, se aplica un revestimiento 26 de material aislante tal como resina epoxi.
En algunos casos, los conductores de hilo se pueden sustituir por otros elementos conductores eléctricos de conexión entre los bornes de la pastilla y las zonas externas del sustrato aislante.
Esta tecnología de fabricación permite obtener un módulo electrónico cuyo espesor global es de unos 0,6 mm, en comparación con los 0,8 mm de espesor del cuerpo de la tarjeta.
Las técnicas que permitirían reducir este espesor son difíciles de aplicar. Podrían consistir en reducir el espesor del chip que suele ser de unos 180 \mum, pudiendo esto ocasionar una fragilidad inaceptable del chip. También se podría reducir el espesor debido a la curvatura de los cables eléctricos 24 o de los elementos análogos de conexión eléctrica. Sin embrago, esto necesita usar la tecnología llamada en inglés "Wedge bonding" cuyo coste de aplicación es elevado. Por último, se podría considerar reducir el espesor de la resina aislante que constituye el revestimiento 26. Sin embargo, esta reducción ocasionaría una fragilidad del conjunto del módulo electrónico.
La patente US 5,155,068 describe el proceso de fabricación de un módulo electrónico para tarjetas de chip. Según este proceso, una pastilla semiconductora presenta una cara activa con trozos de hilo metálico (en inglés: metallic wire layers). Estos trozos de hilo metálico están conectados con un sustrato provisto de contactos eléctricos. A continuación, se aplica una resina acrílica o epoxi para fijar la pastilla semiconductora en el sustrato provisto de contactos eléctricos. El coste de aplicación de este proceso es alto.
Las solicitudes de patente JP-A-60 091489, EP-A-0 508 266, JP-A-04 341896, JP-A-04 207061, US-A-5 777 391 y US-A-5 811 877 se refieren a dispositivos similares.
Un primer objeto de la presente invención consiste en suministrar un dispositivo con circuitos integrados que permite fabricar un módulo electrónico para tarjetas de chip de espesor reducido, evitando los inconvenientes de las técnicas mencionadas más arriba.
Para alcanzar este objetivo, según la invención, el dispositivo con circuitos integrados se caracteriza porque incluye las características técnicas de la reivindicación 1.
Un módulo electrónico para tarjetas de chip a partir de dicho dispositivo con circuitos integrados es reivindicado en la reivindicación 5.
\newpage
Se entiende que, gracias al espesor reducido de la capa activa en la cara activa en la cual se realizan los bornes de contacto, estos bornes de contacto están cerca de la cara del dispositivo con circuitos integrados que se fija en el sustrato aislante durante la realización del módulo electrónico. También se entiende que, gracias a la presencia de orificios que desembocan en la superficie lateral de la capa adicional, durante la realización del módulo electrónico, se puede prever instalar cables eléctricos de conexión por debajo del plano que incluye la cara superior de la capa adicional. Se entiende que se reduce sensiblemente el espesor del módulo eléctrico obtenido con respecto al espesor de un módulo electrónico del tipo descrito anteriormente.
La invención se refiere también al proceso de fabricación de un dispositivo con circuitos integrados según la reivindicación 7.
Se entiende que, según este proceso, se utiliza une capa activa cuyo espesor es estándar, es decir de unos 180 \mum, fijándose esta capa activa en la capa adicional que alcanza cierto espesor. Se obtiene así un conjunto cuyo espesor es suficiente para poder mecanizar la cara inactiva de la capa activa respetando las dimensiones globales que otorgan al conjunto una resistencia mecánica suficiente.
Otras características y ventajas de la invención se pondrán más claramente de manifiesto a partir de la descripción detallada que sigue de un modo de realización de la invención dado a título de ejemplo no limitativo. La descripción se refiere a la figuras adjuntas, en las que:
- la figura 1, ya descrita, muestra una vista en sección vertical de un módulo electrónico para tarjetas de chip de tipo estándar;
- las figuras 2a y 2b presentan una vista en sección vertical de dos etapas de realización del módulo electrónico según la invención;
- la figura 3 es una vista en sección horizontal del módulo electrónico según la línea III-III de la figura 2b; y
- las figuras 4a a 4c ilustran las diferentes etapas del proceso de fabricación del dispositivo con circuitos integrados.
Refiriéndose primero a las figuras 2 y 3, se va a describir el dispositivo con circuitos integrados o chip electrónico y el módulo electrónico que utiliza este chip.
El dispositivo con circuitos integrados 30 tiene una capa activa 32 de material semiconductor generalmente de silicio donde se realizan los diferentes circuitos integrados. Esta capa activa 32 presenta una cara activa 34 donde se realizan los bornes de contacto eléctrico 36 y una cara de fijación 38. El dispositivo con circuitos integrados 30 incluye también una capa adicional 40 cuya primer cara 42 se fija por cualquier medio convencional, por ejemplo, mediante una capa intermedia de sellado a base de polimida, a la cara activa de la capa activa 32 y cuya cara superior 44 es libre. La capa adicional 40 también se puede fabricar convenientemente con silicio pero se podrían utilizar otros materiales con características físicas parecidas a las del silicio, en particular en lo que se refiere al coeficiente de dilatación térmica. Una de las funciones de la capa adicional 40 es crear una capa de protección contra intentos de fraude en los circuitos integrados de la capa activa.
Como puede observarse mejor en la figura 3, la capa adicional 40 está provista de orificios tales como 46 (en el ejemplo propuesto, hay cinco bornes de conexión 36 y cinco orificios 46). Cada orificio 46 se extiende por todo el espesor de la capa adicional y va del borne de contacto 36 a la superficie lateral 48 de la capa adicional 40. En otros términos, estos orificios desembocan lateralmente en la capa adicional.
Según el modo de realización descrito, el espesor e1 de la capa adicional es de 140 \mum y el espesor e2 de la capa activa es de 40 \mum. Así, el espesor total del dispositivo con circuitos integrados es de 180 \mum, lo que corresponde al espesor de una pastilla semiconductora estándar.
Generalmente, el espesor de la capa activa es inferior a 100 \mum. Este reducido espesor es posible gracias a la aplicación del proceso de fabricación descrito más adelante. Preferentemente el espesor e2 de la capa activa es de 5 a 50 \mum.
Así, el espesor de la capa adicional es significativamente superior al de la pastilla semiconductora. Esto permite en particular obtener un módulo más fino, estando los hilos conductores en un modo preferido de realización de la invención, ya que se encuentran en el espesor total del conjunto formado por la capa adicional y la pastilla semiconductora que constituye la capa activa.
La capa adicional cubre la totalidad de la cara activa de la capa activa, excepto, por supuesto, los orificios. Más precisamente, la superficie de la cara activa de la capa activa es casi igual a la superficie de la primera cara de la capa adicional eliminando la superficie correspondiente a los orificios hechos en esta misma capa adicional. Así, se puede mecanizar la capa activa con objeto de adelgazarla y alcanzar el espesor deseado. Además, el conjunto capa activa/capa adicional es más resistente a las tensiones mecánicas impuestas ya que la capa adicional protege la capa activa.
Asimismo, cabe subrayar que ventajosamente hay tantos orificios como bornes de conexión en la pastilla semiconductora, y que estos orificios representan una porción reducida de la superficie total de la capa adicional.
Para fabricar el módulo electrónico, el dispositivo con circuitos integrados 30 se fija en un soporte aislante 50 mediante una capa de material adhesivo 52, estando la cara externa 54 del sustrato aislante provista de zonas externas de contacto eléctrico 56. El sustrato aislante incluye orificios tales como 58 en cada una de las zonas 56. Un conductor eléctrico de hilo 60, por ejemplo de oro, se fija por un lado en un borne de conexión 36 y por otro en la cara posterior de una zona externa de contacto eléctrico 56 a través del orificio 58. Se entiende que gracias a que la capa activa 32 es muy fina, los bornes 36 se encuentran cerca del sustrato aislante 50. Esto permite que la totalidad del hilo conductor 60 acodado esté dispuesto por debajo del plano P P' que incluye la cara superior 44 de la capa adicional 40.
Pasaría lo mismo si se sustituyeran los hilos conductores por elementos alargados de conexión eléctrica.
Para acabar el módulo electrónico, basta con aplicar el revestimiento 62, cuyo espesor total h se reduce por los medios descritos anteriormente.
En el ejemplo de realización descrito, el espesor total h del revestimiento es de 310 \mum, teniendo en cuenta el espesor de la capa adhesiva entre el sustrato y el dispositivo con circuitos integrados. Como el espesor e3 del sustrato aislante suele ser de 170 \mum, se obtiene un módulo electrónico cuyo espesor es de 480 \mum. Esto representa una reducción de espesor muy importante con respecto a los módulos electrónicos estándar.
Refiriéndose ahora a las figuras 4A, 4B y 4C, se van a describir las etapas principales de la fabricación del dispositivo con circuitos integrados 30.
En una primera etapa ilustrada en la figura 4A, se mecaniza una plaquita de silicio por medio de cualquier proceso convencional, con objeto de obtener la capa adicional 40 con sus orificios 46. Esta capa podría fabricarse en otro material. Preferentemente su espesor e1 es de 100 a 200 \mum.
Luego, en la etapa ilustrada en la figura 4B, se fija la capa adicional 40 en la cara activa 72 de una pastilla semiconductora 70 provista de los bornes de conexión 36. El espesor estándar de la pastilla es de unos 180 \mum.
Por último, en la etapa ilustrada en la figura 4C, se mecaniza la cara inactiva 74 de la pastilla 70 por medio de cualquier proceso convencional, con objeto de alcanzar un espesor e2, que suele ser de 40 \mum, para obtener la capa activa 32.
Gracias a la presencia de la capa adicional 40, el espesor total del dispositivo con circuitos integrados 30 es de unos 180 \mum en el ejemplo propuesto. Se obtiene así un componente que presenta una resistencia mecánica suficiente aunque el espesor e2 de la capa activa 32 no proporciona propiedades de resistencia mecánica. Como ya se ha explicado, el interés principal del componente así obtenido es que los bornes de contacto 36 están muy cerca de la cara de fijación 38 del componente.

Claims (7)

1. Dispositivo con circuitos integrados provisto de:
-
una pastilla semiconductora (32) que forma una capa activa donde se realizan los circuitos integrados. La pastilla semiconductora tiene una cara activa (34) provista de varios bornes de conexión eléctrica (36) y una segunda cara (38), y
-
una capa adicional (40) que tiene una primera cara (42) fijada en la cara activa (34) de la pastilla semiconductora (32), una segunda cara (44) y una superficie lateral (48) que delimita el perímetro de la capa adicional,
-
caracterizado porque:
-
el espesor de la pastilla semiconductora (32) es inferior a 100 \mum,
-
la capa adicional (40) tiene tantos orificios (46) dentados vistos en planos como bornes de contacto en la pastilla semiconductora, extendiéndose cada orificio por todo el espesor de la capa adicional (40), de un borne de contacto (36) a la susodicha superficie lateral (48),
-
la capa adicional (40) cubre la totalidad de la cara activa (34) de la pastilla semiconductora, excepto los orificios (46) dentados vistos en planos,
-
y porque
-
el espesor de la capa adicional (40) es superior al de la pastilla semiconductora (32).
2. Dispositivo con circuitos integrados según la reivindicación 1, caracterizado porque el espesor de la pastilla semiconductora (32) es de 5 a 50 \mum.
3. Dispositivo con circuitos integrados según la reivindicación 2, caracterizado porque el espesor de la capa adicional (40) es de 100 a 200 \mum.
4. Dispositivo con circuitos integrados según cualquiera de las reivindicaciones 1 a 3, caracterizado porque la capa adicional (40) se fabrica en el mismo material semiconductor que la pastilla semiconductora (32).
5. Módulo electrónico para tarjetas de chip, provisto de:
-
una pastilla semiconductora (32) que forma una capa activa donde se realizan los circuitos integrados. La pastilla semiconductora (32) tiene una cara activa (34) provista de varios bornes de conexión eléctrica (36) y una segunda cara (38),
-
una capa adicional (40) que tiene una primera cara (42) fijada en la cara activa (34) de la pastilla semiconductora (32), una segunda cara (44) y una superficie lateral (48) que delimita el perímetro de la capa adicional,
-
un sustrato aislante (50) que tiene una cara externa (54) con zonas externas de contacto eléctrico (56) y una cara interna, fijándose la segunda cara (38) de la pastilla semiconductora (32) en la cara interna del sustrato aislante (50), y
-
varios conductores eléctricos (60). Cada conductor tiene un primer extremo conectado a un borne de contacto (36) y un segundo extremo conectado a una zona externa de contacto (56), caracterizado porque:
-
el espesor de la pastilla semiconductora (32) es inferior a 100 \mum,
-
la capa adicional (40) tiene tantos orificios (46) dentados vistos en planos como bornes de contacto en la pastilla semiconductora, extendiéndose cada orificio por todo el espesor de la capa adicional (40), de un borne de contacto (36) a la susodicha superficie lateral (48),
-
la capa adicional (40) cubre la totalidad de la cara activa (34) de la pastilla semiconductora, excepto los orificios (46) dentados vistos en planos, porque
-
el espesor de la capa adicional (40) es superior al de la pastilla semiconductora (32), y porque
-
la totalidad de cada conductor eléctrico (60) se encuentra entre el plano (P-P') que incluye la segunda cara (44) de la capa adicional (40) y el sustrato aislante (50).
6. Módulo electrónico según la reivindicación 5, caracterizado porque el sustrato aislante (50) incluye orificios (58), cada uno de los cuales se encuentra en una zona externa de contacto eléctrico (56).
7. Proceso de fabricación de un dispositivo con circuitos integrados según cualquiera de las reivindicaciones 1 a 4,
-
que incluye las siguientes etapas:
-
una etapa de fijación en la que la primera cara (42) de la capa adicional se fija en la cara activa (34) de la pastilla semiconductora (32), de modo que cada orificio (46) de la capa adicional se extienda de un borne de contacto (36) de la pastilla semiconductora (32) a la superficie lateral (48) de la capa adicional, teniendo la capa adicional tantos orificios dentados vistos en planos como bornes de contactos en la pastilla semiconductora, y cubriendo esta capa adicional (40) la totalidad de la cara activa (34) de la pastilla semiconductora, salvo los orificios (46) dentados vistos en planos, y
-
una etapa de mecanizado en la que la pastilla semiconductora (32) se mecaniza por su segunda cara (38) para alcanzar un espesor inferior a 100 \mum.
ES00900602T 1999-01-27 2000-01-18 Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo. Expired - Lifetime ES2293891T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9900858A FR2788882A1 (fr) 1999-01-27 1999-01-27 Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
FR9900858 1999-01-27

Publications (1)

Publication Number Publication Date
ES2293891T3 true ES2293891T3 (es) 2008-04-01

Family

ID=9541247

Family Applications (1)

Application Number Title Priority Date Filing Date
ES00900602T Expired - Lifetime ES2293891T3 (es) 1999-01-27 2000-01-18 Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo.

Country Status (9)

Country Link
US (1) US7208822B1 (es)
EP (1) EP1147557B1 (es)
JP (1) JP2002536733A (es)
CN (1) CN1207782C (es)
AT (1) ATE376254T1 (es)
DE (1) DE60036784T2 (es)
ES (1) ES2293891T3 (es)
FR (1) FR2788882A1 (es)
WO (1) WO2000045434A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
US7449780B2 (en) * 2003-03-31 2008-11-11 Intel Corporation Apparatus to minimize thermal impedance using copper on die backside
JP4058637B2 (ja) * 2003-10-27 2008-03-12 セイコーエプソン株式会社 半導体チップ、半導体装置、回路基板及び電子機器
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
CN104347538B (zh) * 2013-07-24 2018-02-16 精材科技股份有限公司 晶片堆叠封装体及其制造方法
US9117721B1 (en) * 2014-03-20 2015-08-25 Excelitas Canada, Inc. Reduced thickness and reduced footprint semiconductor packaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
JPS6091489A (ja) * 1983-10-24 1985-05-22 Nippon Telegr & Teleph Corp <Ntt> 静電対策ｉｃカ−ド
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
JPH022095A (ja) * 1988-06-10 1990-01-08 Ricoh Co Ltd Ｉｃモジュールの製造方法及びｉｃモジュール用基材
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JPH04207061A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress
JPH04341896A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体装置及びメモリーカード
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
KR100366111B1 (ko) * 1994-11-08 2003-03-06 오끼 덴끼 고오교 가부시끼가이샤 수지봉합형 반도체장치의 구조
DE4443767A1 (de) * 1994-12-08 1996-06-13 Giesecke & Devrient Gmbh Elektronisches Modul und Datenträger mit elektrischem Modul
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation

Also Published As

Publication number Publication date
WO2000045434A1 (fr) 2000-08-03
JP2002536733A (ja) 2002-10-29
US7208822B1 (en) 2007-04-24
ATE376254T1 (de) 2007-11-15
DE60036784D1 (de) 2007-11-29
EP1147557B1 (fr) 2007-10-17
FR2788882A1 (fr) 2000-07-28
CN1207782C (zh) 2005-06-22
CN1340212A (zh) 2002-03-13
EP1147557A1 (fr) 2001-10-24
DE60036784T2 (de) 2008-07-24

Similar Documents

Publication Publication Date Title
US8395268B2 (en) Semiconductor memory device
KR920006329B1 (ko) 카드구조 및 ic카드
US7719846B2 (en) Plated module for an IC card
KR100914552B1 (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US7498674B2 (en) Semiconductor module having a coupling substrate, and methods for its production
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US20010023982A1 (en) Semiconductor package using terminals formed on a conductive layer of a circuit board
US7874491B2 (en) Carrier arrangement with overvoltage protection
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH06104396B2 (ja) プリント回路及びプリント回路を含む超小型電子回路付きカード
ES2649545T3 (es) Procedimiento de fabricación de una etiqueta electrónica fina
CN1983581A (zh) 半导体器件
JPH021398A (ja) メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
ES2293891T3 (es) Dispositivo con circuitos integrados, modulo electronico para tarjetas de chip que utiliza el dispositivo y proceso de fabricacion de dicho dispositivo.
US20070096308A1 (en) Semiconductor device
ES2264911T3 (es) Procedimiento de fabricación de una tarjeta de doble interfaz y tarjeta de microcircuito así obtenida
JP4284021B2 (ja) 携帯データサポート
US20100044880A1 (en) Semiconductor device and semiconductor module
US7365421B2 (en) IC chip package with isolated vias
ES2216768T3 (es) Modulo para chip para montaje en un soporte de tarjetas de chip.
JPH0846079A (ja) 半導体装置
USRE36356E (en) Electronic component support for memory card and product obtained thereby
ES2582159T3 (es) Procedimiento para la fabricación de tarjetas inteligentes
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same