JPH021398A - メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード - Google Patents

メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード

Info

Publication number
JPH021398A
JPH021398A JP63316073A JP31607388A JPH021398A JP H021398 A JPH021398 A JP H021398A JP 63316073 A JP63316073 A JP 63316073A JP 31607388 A JP31607388 A JP 31607388A JP H021398 A JPH021398 A JP H021398A
Authority
JP
Japan
Prior art keywords
socket
film
electronic element
card
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63316073A
Other languages
English (en)
Other versions
JP2761500B2 (ja
Inventor
Jean-Pierre Gloton
ジャン−ピエール　グロトン
Philippe Peres
フィリップ　ペール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH021398A publication Critical patent/JPH021398A/ja
Application granted granted Critical
Publication of JP2761500B2 publication Critical patent/JP2761500B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing
    • Y10T428/239—Complete cover or casing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、少なくとも１つの能動電子素子をキ
ャビティ内に有するメモリ付カードに関するものであり
、さらに詳細には、このタイプの素子の支持体に関する
。
従来の技術 ＩＤカードが多くの分野で使用されている。使用される
分野としては、特に、銀行用カードやクレジットカード
の分野がある。しかし、長年の間、このようなカードに
は、同定用数値と所有者番号の他には、磁気的読み出し
により同定が可能になる磁気記録のみがなされていた。
数年前から、このようなカードは所有者の同定以外の用
途に使用されるようになっており、特に前払いの用途や
不正行為に対する保護に用いられている。この目的で、
カードには能動電子素子である例えば電子メモリが取り
付けられ、場合によってはこの能動電子素子にマイクロ
プロセサが接続されている。この結果として、このカー
ドは特に銀行に関する用途に使用することができる。
上記の技術により電子素子を搭載したクレジットカード
は多数の方法で製造することができる。
第１の方法によれば、カードの厚さ方向にキャビティを
設けてそこに電子素子を収容する。「積層（ｃｏ−１ａ
ｍｉｎａｔｉｏｎ）　Ｊ法として知られる別の方法によ
れば、プラスチック材料である例えばポリエポキシ、ポ
リエチレン、塩化ポリビニルからなる薄い複数の層を素
子の周囲に積層させる。これら方法を実行するにあたっ
ては、カードの表面に堆積されたメタライズ層と電子素
子の端子を電気的に接続するためにさらに様々な操作が
実行される。
カード内に設けられたキャビティに電子素子を収容し、
このカード上にメタライズ層を設け、このカードの端子
とメタライズ層の間の接続を実現するための方法の１つ
は、第１図に図示されているように、非導電性である例
えばポリエポキシからなるフィルム１を使用することで
ある。このフィルムは、一方の側にチップ（参照番号２
）の形態の電子素子を備え、他方の側にはメタライズ部
分のないスペース６と７によって相互に分離されたメタ
ライズ層３．４．５を備える。これらメタライズ層３．
４．５は穴８．９．１０を介してフィルム１の他方の側
と連通しており、これら穴を通って導電ワイヤ１１．１
２．１３の端部が公知の任意の手段、例えば導電性接着
剤によって対応するメタライズ層に接続される。各導電
ワイヤの他端は、チップ２の出力端子１４．１５または
１６に接続される。
上記の操作が終了すると、チップ２を樹脂でコーティン
グし、この樹脂を熱で硬化させてチップを封止する。次
いでチップをカードの半ヤビティ内の所定の位置に収容
することができる。メタライズ層は、単に、チップを嵌
め込み、支持用フィルム１を、必要な大きさに切断した
後にカードに接合するだけでキャビティの縁部に配置す
ることができる。
このタイプの方法では、チップ２がフレームであるフィ
ルム１に接合された構造が得られる。このフィルムには
複数のメタライズ領域を有する層が接着される。フィル
ムとメタライズ層とで形成されたこの接合体は比較的可
撓性があり、ポリエポキシ製のカードよりも可撓性があ
る。これに対して基体または基板が厚さ数百ミクロン（
例えば厚さ２８０ミクロン）のシリコンソケットすなわ
ちシリコン基板であるチップは固くて脆い。この結果、
特にＩＤカードを不注意に取り扱うときに応力が発生す
る。この応力によってシリコン基板が破損し、従ってチ
ップが破壊される。
この問題に対する１つの解決法はシリコン基板の摩さを
厚くすることであるが、この方法はカードの厚さによる
制約を受ける。さらに、厚さを厚くするとカード全体の
機械的強度は大きくなるが、チップ自体は衝撃に対して
弱いままである。
発明が解決しようとする課題 そこで、本発明の目的は、上記の問題点を解決して、電
子素子の最終的な厚さを厚くすることなく、この電子素
子が収容されているカードを乱暴に扱うことに特に起因
する機械的特性低下からこの電子素子を護る電子素子用
支持体を提供することである。
課題を解決するための手段 従って、本発明によれば、電子素子を収容するキャビテ
ィを有するメモリ付カード用電子素子支持体であって、
一方の側が上記電子素子となる様々な素子を製造するた
めの基板として使用される薄い第１のシリコンソケット
と、シリコンよりも固い材料で製造されており、第１の
ソケットの他方の側に固定されていてこの第１のソケッ
トよりも厚い第２のソケットとを備えることを特徴とす
る電子素子支持体が提供される。
本発明の他の特徴ならびに利点は、添付の図面を参照し
た以下の説明によってさらによく理解できよう。
実施例 第１図は従来技術に対応するため、既に従来の技術の項
で説明した。
第２図に示した断面概略図には、シリコンソケットすな
わち基板を備える電子素子２９が図示されている。この
基板をもとにして様々な層２８が実現されて回路の異な
る複数の素子が得られる。
従来技術によれば、ソケット２３は厚さが３００ミクロ
ンであり、このソケットは接合層２２を介して支持用フ
ィルム２１に固定されている。このフィルム２１の電子
素子とは反対側にはメタライズ層２０が設けられており
、このメタライズ層は第１図に参照番号３と４で示した
ように複数のコンタクト領域に分割されている。
この従来の構造は、シリコン基板が接合層を介して可撓
性のあるフィルム２１と直接に接触しているために脆い
。この結果として基板が破損し、従って電子素子が完全
に破壊される。この問題に対する明らかな解決法は基板
を厚くすることであるが、この方法は、電子素子とその
保護用カプセル２５を合わせた厚さが支持用カードのキ
ャビティの深さである約６００ミクロンを越えてはなら
ないという制約を受ける。
そこで、本発明では、シリコン基板またはソケット２３
の厚さを実質的に薄くし、その薄くなった分をシリコン
よりも機械的強度の大きな材料からなる第２のソケット
にすることを提案する。さらに詳しく説明すると、シリ
コンの厚さを５０ミクロンにまで薄くし、ソケットの残
り　（２００〜２５０ミクロン）ヲ、チタン、コバルト
、バナジウム、セラミック、さらにはガラス繊維強化プ
ラスチックなどの材料で構成する。
この新しいソケ７）を製造するためには、５０ミクロン
の厚さのシリコン基板をもとにして、その上に従来から
知られている任意の方法（例えば真空蒸着法）を利用し
て構造強化材料を堆積させる。
この新しい基板が、電子素子を得るためにシリコン層２
３に対して拡散および堆積操作を実行するのに使用され
る。次に、電子素子を、強化材料からなるソケット２４
を用い、接合層２２を介してフィルム２１に固定する。
次に、シリコン側の電子素子の各出力端子を、フィルム
２１０穴３２を介して導電ワイヤ２６とハンダ２７を用
いてメタライズ層２０のコンタクト領域に接続する。次
の操作では、電子素子と導電ワイヤを（封脂２５内に封
止して全体を保護する。この操作が終わると、（電子素
子と支持用フィルムとメタライズ層が封止されて形成さ
れた）このユニット全体をカードの専用キャビティ３０
内の所定の位置に収容する。このキャビティは、カード
と一体になった底部３１によって閉じられている。固い
材料からなるこの第２のソケット２４は１、構造の厚さ
を厚くすることなくシリコン製の第１のソケット２３を
保護するのに使用される。
ここでは本発明を電子素子が支持用フィルムに固定され
た場合について説明したが、支持用フィルムを使用しな
い場合にも本発明を適用することができる。
【図面の簡単な説明】
第１図は、従来技術による電子素子の支持用フィルムと
この電子素子の電気的接続の斜視図である。 第２図は、本発明に従って内部に電子素子が収容された
キャビティを有するＩＤカードの部分断面図である。 ２５・・保護用カプセル（樹脂）、 ２７・・ハンダ、　　　　　２９・・電子素子、３０・
・キャビティ

Claims (9)

    【特許請求の範囲】
  1. （１）電子素子を収容するキャビティを有するメモリ付
    カード用電子素子支持体であって、一方の側が上記電子
    素子となる様々な素子を製造するための基板として使用
    される薄い第１のシリコンソケットと、シリコンよりも
    固い材料で製造されており、第１のソケットの他方の側
    に固定されていてこの第１のソケットよりも厚い第２の
    ソケットとを備え、この第２のソケットは、上記キャビ
    ティを封止する素子として機能するフィルムに固定され
    ていることを特徴とする電子素子支持体。
  2. （２）上記第２のソケットの材料がチタンであることを
    特徴とする請求項１に記載の電子素子支持体。
  3. （３）上記第２のソケットの材料がコバルトであること
    を特徴とする請求項１に記載の電子素子支持体。
  4. （４）上記第２のソケットの材料がバナジウムであるこ
    とを特徴とする請求項１に記載の電子素子支持体。
  5. （５）上記第２のソケットの材料がセラミックであるこ
    とを特徴とする請求項１に記載の電子素子支持体。
  6. （６）上記第２のソケットの材料がガラス繊維強化プラ
    スチックであることを特徴とする請求項１に記載の電子
    素子支持体。
  7. （７）上記第１のソケットの厚さが５０〜１００ミクロ
    ンの範囲にあることを特徴とする請求項１に記載の電子
    素子支持体。
  8. （８）上記第２のソケットの厚さが１００〜３００ミク
    ロンの範囲にあることを特徴とする請求項１に記載の電
    子素子支持体。
  9. （９）電子素子を収容するためのキャビティを有するメ
    モリ付カードであって、上記電子素子が請求項１に記載
    の電子素子支持体の上に搭載されていることを特徴とす
    るメモリ付カード。
JP63316073A 1987-12-14 1988-12-14 メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード Expired - Lifetime JP2761500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8717385 1987-12-14
FR8717385A FR2624635B1 (fr) 1987-12-14 1987-12-14 Support de composant electronique pour carte memoire et produit ainsi obtenu

Publications (2)

Publication Number Publication Date
JPH021398A true JPH021398A (ja) 1990-01-05
JP2761500B2 JP2761500B2 (ja) 1998-06-04

Family

ID=9357822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63316073A Expired - Lifetime JP2761500B2 (ja) 1987-12-14 1988-12-14 メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード

Country Status (6)

Country Link
US (1) US4943464A (ja)
EP (1) EP0321340B1 (ja)
JP (1) JP2761500B2 (ja)
KR (1) KR890010740A (ja)
DE (1) DE3877544T2 (ja)
FR (1) FR2624635B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36356E (en) * 1987-12-14 1999-10-26 Sgs-Thomson Microelectronics S.A. Electronic component support for memory card and product obtained thereby
GB8901189D0 (en) * 1989-01-19 1989-03-15 Avery W & T Limited Portable electronic token
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
FR2664721B1 (fr) * 1990-07-10 1992-09-25 Gemplus Card Int Carte a puce renforcee.
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
FR2724477B1 (fr) * 1994-09-13 1997-01-10 Gemplus Card Int Procede de fabrication de cartes sans contact
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
JP3660382B2 (ja) * 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US6471130B2 (en) * 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5892213A (en) * 1995-09-21 1999-04-06 Yamaichi Electronics Co., Ltd. Memory card
FR2741009B1 (fr) * 1995-11-15 1997-12-12 Solaic Sa Carte a circuit integre et module a circuit integre
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
FR2747812B1 (fr) * 1996-04-23 1998-05-22 Solaic Sa Carte a circuit integre sans contact avec antenne en polymere conducteur
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
JP2003346109A (ja) * 2002-05-22 2003-12-05 Toshiba Corp Ｉｃカード及び半導体集積回路装置パッケージ
EP1669394A1 (en) * 2004-12-10 2006-06-14 The Procter & Gamble Company Superabsorbent polymer particles with improved surface cross-linking and hydrophilicity and method of making them
EP2741241A1 (en) * 2012-12-10 2014-06-11 Oberthur Technologies A Chip Module having a Protective Layer
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD983261S1 (en) 2019-12-20 2023-04-11 Capital One Services, Llc Vented laminated card

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229686A (ja) * 1983-06-09 1984-12-24 Toshiba Corp Ｉｃカ−ド
US4661653A (en) * 1984-12-27 1987-04-28 Seiichiro Aigo Package assembly for semiconductor device
FR2583574B1 (fr) * 1985-06-14 1988-06-17 Eurotechnique Sa Micromodule a contacts enterres et carte contenant des circuits comportant un tel micromodule.
DE3689094T2 (de) * 1985-07-27 1994-03-10 Dainippon Printing Co Ltd IC-Karte.
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
FR2599165A1 (fr) * 1986-05-21 1987-11-27 Michot Gerard Objet associe a un element electronique et procede d'obtention

Also Published As

Publication number Publication date
DE3877544D1 (de) 1993-02-25
DE3877544T2 (de) 1993-05-13
EP0321340B1 (fr) 1993-01-13
FR2624635A1 (fr) 1989-06-16
JP2761500B2 (ja) 1998-06-04
FR2624635B1 (fr) 1991-05-10
US4943464A (en) 1990-07-24
EP0321340A1 (fr) 1989-06-21
KR890010740A (ko) 1989-08-10

Similar Documents

Publication Publication Date Title
JP2761500B2 (ja) メモリ付カード用の電子素子支持体とこれを利用したメモリ付カード
EP0689243B1 (en) Semiconductor device assembly
EP0163534B1 (en) Ic card and method for manufacturing the same
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
US7552532B2 (en) Method for hermetically encapsulating a component
JP2702012B2 (ja) Ｉｃチップ用支持体
US6160526A (en) IC module and IC card
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
KR20010060343A (ko) 반도체 장치 및 반도체 장치 제조 방법
KR20000029830A (ko) 칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩
US5965867A (en) Data medium incorporating integrated circuits
JPH04286697A (ja) 個人データカードとその製造方法
JPH11514501A (ja) チップモジュール
USRE36356E (en) Electronic component support for memory card and product obtained thereby
JPH0786477A (ja) 回路パッケージおよびその形成方法
JP2761501B2 (ja) 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品
JPH021400A (ja) 電子素子とそのコンタクトを基板上に設置する方法
JP2931864B2 (ja) 電子素子とそのコンタクトを基板上に固定する方法
JPH11115355A (ja) 複合ｉｃカード及びその製造方法
USRE35385E (en) Method for fixing an electronic component and its contacts to a support
USRE35578E (en) Method to install an electronic component and its electrical connections on a support, and product obtained thereby
JPS63317394A (ja) Ｉｃカ−ド用ｉｃモジュ−ル
JPH04166396A (ja) Ｉｃカードモジユール
JP2661101B2 (ja) Ｉｃカード
JPS61141089A (ja) Ｉｃカ−ド