KR20000029830A - 칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩 - Google Patents

칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩 Download PDF

Info

Publication number
KR20000029830A
KR20000029830A KR1019997000982A KR19997000982A KR20000029830A KR 20000029830 A KR20000029830 A KR 20000029830A KR 1019997000982 A KR1019997000982 A KR 1019997000982A KR 19997000982 A KR19997000982 A KR 19997000982A KR 20000029830 A KR20000029830 A KR 20000029830A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
card
contact surface
semiconductor
Prior art date
Application number
KR1019997000982A
Other languages
English (en)
Inventor
미하엘 후버
페터 슈탐프카
데틀레프 후도
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000029830A publication Critical patent/KR20000029830A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은, 반도체 칩(4)의 반도체 기판(10)상에 형성된 전자 회로에 할당되는 콘택 단자(11)와 전기적으로 접속되며 도전성 재료로 제조된 다수의 콘택 표면(3), 및 카드 바디(1)를 포함하는 칩 카드에 관한 것이다. 상기 콘택 표면(3)은 구조화된 코팅의 형태로 전자 회로를 향하고 있는 반도체 칩(4)의 주표면상에 제조되며, 이 경우 콘택 표면(3)과 함께 제조된 반도체 칩(4)은 콘택 표면(3)이 실제로 카드 바디(1)의 외부 표면(7)과 동일 평면으로 진행하도록 칩 카드의 카드 바디(1)의 공동부(2) 내부에 삽입 및 고정된다. 충분히 높은 기계적 안정성을 보장하기 위해서는 실리콘 기판의 두께가 약 100㎛ 미만인 것이 바람직하다.

Description

칩 카드, 칩 카드의 제조 방법 및 칩 카드에 사용하기 위한 반도체 칩 {CHIP CARD, PROCESS FOR MANUFACTURING A CHIP CARD AND SEMICONDUCTOR CHIP FOR USE IN A CHIP CARD}
상기 방식의 칩 카드, 칩 카드의 제조 방법, 및 칩 카드에 사용하기 위한 반도체 칩은 예를 들어 "볼프강 랑클, 볼프강 에핑, 칩 카드 안내서, 카를 한저 출판사, 뮌헨, 비인, 1995"에 공지되어 있다. 상기 안내서에 따르면, 칩 카드를 제조할 때는 먼저 소위 칩 모듈을 제조하는데, 상기 칩 모듈은 제조 기술적으로 종료된 유닛으로 생산될 수도 있고 독립적으로 최종 생성물로 계속 처리될 수 있는 중간 생성물을 의미하기도 한다. 이 경우 칩 모듈하에서는, 전기 절연 지지체상에 또는 그 내부에 하나 또는 다수의 집적 반도체 회로를 칩의 형태로 또는 집적 회로의 형태로 배치하는 배열이 이해되는데, 상기 집적 반도체 회로는 접속 단자를 통해서 지지체의 한 측면상에 또는 양 측면상에 제공된 스트립 도체와 접속되며, 이 경우 지지체는 일반적으로 고유의 칩이 그 위에 조립되는 플렉시블한 박막을 의미하며, 상기 고유의 칩상에는 대부분 도금된 칩카드의 콘택 표면이 존재한다. 상기 칩 모듈을 제조할 때는 실제로 반도체 칩을 지지체 박막상에 패킹하는 2가지 상이한 기술이 사용된다: 말하자면 소위 TAB-기술(Tape Automated Bonding), 및 와이어-본딩-기술이다. TAB-기술에서는 먼저 반도체 칩의 연결 표면(패드)상에 금속 범프가 갈바닉 방식으로 제공되며, 그 다음에 상기 범프상에 지지체 박막의 스트립 도체가 납땜된다. 상기 납땜 결합은, 칩 자체가 더 이상 고정될 필요 없이 도체 스트립에 걸려 있기만 하도록 기계적으로 부하를 수용할 수 있다. TAB-방법의 장점은 칩 단자의 기계적인 부하 수용 가능성이 높고 모듈의 전체 높이가 낮다는 점이다. 이러한 장점으로 인해, 물론 와이어-본딩-모듈에 비해 더 높은 가격으로 구입할 수 밖에 없다. 상기 방법에서는 지지체 재료로서 재차 플라스틱 박막이 제공되며, 상기 박막의 전면상에는 금코팅된 콘택면이 갈바닉방식으로 제공된다. 칩 및 와이어 접속부를 수용하기 위해 지지체 박막으로부터 호울이 펀칭 아우트된다. 이 때 칩은 후면을 예정대로 펀칭 아우트하여 스트립 도체상에 고정된다(다이-본딩). 그 다음에, 칩 단자가 (소수 마이크로미터의) 얇은 와이어에 의해 콘택 후면과 접속된다. 그런 다음에 칩 및 본딩 와이어가 밀봉제에 의해서 주변 영향에 대해 보호된다. 상기 방법의 장점은, 이 방법이 칩을 표준 하우징내에 패킹하기 위한 반도체 산업에서 통상적인 방법에 대부분 의존하기 때문에 가격면에서 더 유리하다는 점이다. 상기 방법의 단점은, 모듈의 높이 뿐만 아니라 길이 및 폭이 TAB-모듈에서보다 훨씬 더 크다는 점인데, 그 이유는 칩뿐만 아니라 본딩 와이어도 커버 재료에 의해서 보호되어야 하기 때문이다. 그럼으로써, 모듈을 칩 카드에 장착하는 경우에도 문제점들이 증가된다.
그 다음에, 완전히 조립된 박막으로부터 개별 칩 모듈이 펀칭 아우트되어 칩 카드에 제공된다. 상기 방법에서는 반도체 칩이 카드 내부에 직접 고정되지 않는데, 이것은 카드의 기계적인 부하 수용시 형성되는 휨력이 반도체 칩에 의해서 충분히 지지된다는 장점을 갖는다. 지금까지 칩 카드 분야에서 공지된 모든 모듈 구성 기술 및 하우징 기술의 공통적인 목표는, 휨 또는 비틀림으로 인한 기계적인 하중으로부터 집적 회로를 보호하는 것인데, 그 이유는 집적 회로의 깨지기 쉬운 특성으로 인해 상기 휨 또는 비틀림이 회로를 파괴시킬 수 있기 때문이다. 칩 카드에 사용된 집적 회로 및 반도체 칩의 표준 두께는 약 200㎛이다. 이 경우 실리콘 E-모듈의 크기는 190·103N/㎟이기 때문에, 실리콘 칩의 제작 재료는 극도로 깨지기 쉬운 특성을 갖는다. 민감한 반도체 칩의 하우징측 보호는 이 때 요구되는 조립 비용 및 재료 비용 때문에 비용 집약적이며, 집적 회로의 제조 후에 비로서 실행되는 조립 단계 및 완성 단계 때문에 시간이 많이 소요된다.
본 발명은, 청구항 1의 전제부에 따른 칩 카드, 청구항 8의 전제부에 따른 칩 카드의 제조 방법, 및 청구항 15의 전제부에 따른 칩 카드에 사용하기 위한 반도체 칩에 관한 것이다.
도 1은 콘택 표면이 제공되고 카드 바디의 공동부 내부에 고정된 본 발명의 실시예에 따른 반도체 칩 및 카드 바디를 포함하는 칩 카드의 개략적인 단면도이며,
도 2는 실리콘 재료의 두께를 몇가지 선택하여 실리콘 기본 재료의 휨반경에 대한 휨응력의 관계를 보여주는 다이아그램이다.
본 발명의 목적은, 칩 카드에 사용하기에 적합하며 특히 칩 카드에서 예상되는 휨 부하를 충족시킬 수 있는, 지금까지 공지된 칩 모듈에 비해서 더 간단한 배열 방식을 집적 반도체 회로에 사용하는 것이다.
상기 목적은 청구항 1에 따른 칩 카드, 청구항 8에 따른 칩 카드의 제조 방법, 및 칩 카드에 사용하기 위한 청구항 15에 따른 반도체 칩에 의해 달성된다.
본 발명에 따라, 콘택 표면을 구조화된 코팅의 형태로 전자 회로를 향해 있는 반도체 칩의 주표면상에 제조하며, 콘택 표면이 실제로 카드 바디의 외부 표면과 동일 평면으로 진행하도록 상기 콘택 표면과 함께 제조된 반도체 칩을 칩 카드의 카드 바디의 공동부내에 삽입 및 고정하는 것이 제안된다.
본 발명은 무엇보다도 먼저, 지금까지 계속적으로 중간 생성물로 제조된 칩 모듈로부터 완전히 방향을 바꾸어서 칩 카드를 모듈 없이 제공한다는 인식을 기초로 하며, 이 경우 반도체 칩에는 요구되는 콘택 표면이 직접 제공되고, 콘택 표면과 함께 제조된 반도체 칩은 직접, 즉 임의의 지지체 박막 또는 보호 박막 혹은 반도체 칩을 기계적인 부하에 대해 보호하는 추가의 조치 없이 직접 카드 바디 내부에 주입된다. 따라서, 외부 직경면에서 특히 지금까지의 ISO-표준에 따라 제조된 콘택 표면은 완전히 칩 및 집적 회로의 반도체 기판에 의해서 지지된다; 이를 위해기판은 ISO-표준으로부터 유래하는 콘택 표면의 표준에 상응하게 요구되는 베이스 표면을 포함하는데, 상기 베이스 표면은 지금까지 사용된 반도체 칩에 비해서 훨씬 더 크다. 그러나 이와 같은 단점은 본 발명에 따른 해결책으로 인해 제공되는 하기의 장점들에 의해서 더 많이 보상된다. 한편으로는, 지금까지 비용 및 시간이 많이 소요되던 조립 대신에 콘택 표면을 전자 회로의 제조 직후에 프런트-엔드(Front-End)-작동부 내부에, 즉 아직까지 서로 분리되지 않은 반도체 칩의 웨이퍼 결합부 내부에 제조하는 가능성이 제공되며, 특히 상기 제조는 금속층을 증착 및 구조화하기 위해 반도체 기술에서 통상적으로 사용되는 코팅 방법으로 이루어진다. 개별 반도체 칩을 상응하는 래스터상에 소오잉하고 기계적으로 분리한 후에는, 콘택 표면이 제공된 반도체 칩이 적합한 결합 기술로 카드 바디와 결합되며, 바람직하게는 접착 재료에 의해서 카드 바디의 공동부 내부에 견고하게 고정된다. 이를 위해서는 현재 공지되어 있는 모든 이온 주입 기술에 따른 원리, 예컨대 고온-용융(Hot-Melt)-장착 기술, 시아노크렐레이트-접착제를 이용한 장착, 압력에 민감한 접착 박막을 이용한 장착, 또는 그 밖의 물리적인 결합 원리가 적용된다.
특히 제조된 카드 바디 내부에 공동부를 형성하기 위해서 호울을 밀링한 다음에 콘택 표면을 갖는 반도체 칩을 상기 호울내에 접착한다. 그러나 본 발명은, 상이한 박막, 즉 커버 박막 및 베드 티킹 박막을 적층하여 칩 카드를 제조하는 래미네이팅 방법으로 제조된 칩 카드에 정확하게 사용될 수 있다. 이 경우에는 적층 전에 적당한 호울이 상기 박막 내부에 천공된 다음 반도체 칩이 삽입되어 카드 바디와 견고하게 납땜된다. 본 발명에 따른 해결책은 또한 사출 성형 방법으로 제조되는 카드 바디에도 적합하다. 이 경우에는 반도체 칩용 리세스를 포함하여 전체 카드 바디가 사출 성형 부품으로서 제조되어 반도체 칩이 그 내부에 접착된다.
반도체 칩을 거의 꼭 맞게 수용하는 카드 바디의 공동부의 가로 치수는 집적 회로 및 반도체 칩의 요구되는 기능성, 그리고 원하는 및 ISO-표준에 따라 요구되는 콘택 표면의 치수에 의해서 결정된다. 본 발명의 특히 바람직한 실시예는 반도체 재료인 실리콘, 특히 결정 실리콘에 근거를 두고 있다. 그러나 비용적인 이유에서 다른 경제적인 반도체 제작 재료도 또한 사용될 수 있는데, 이러한 제작 재료는 6인치 이상의 웨이퍼 직경으로 제조되는 것이 이상적이다.
본 발명의 매우 바람직한 실시예에서 특히 실리콘으로 이루어진 반도체 기판의 두께는 명백하게 200㎛ 미만, 바람직하게는 약 150㎛ 이하, 특히 바람직하게는 100㎛ 이하이다. 실리콘 기판의 전체 두께는 약 50㎛ 내지 약 100㎛인 것이 이상적이다. 그에 비해서 지금까지 칩 카드에 이식된 반도체 칩의 표준 두께는 약 200㎛이다.
이 경우에는 실리콘 E-모듈의 크기가 190·103N/㎟이기 때문에 실리콘 칩의 제작 재료는 극도로 깨지기 쉬운 특성을 갖는다. 그러나 칩 두께가 증가함에 따라 휨과 관련된 실리콘 칩의 가요성은 증가한다. 이러한 효과는 데미지 에칭과 같은 실리콘 웨이퍼의 폴리싱 후에 후면을 얇게 하는 방법으로 더욱 강화된다. 후면 폴리싱에 의해 야기되며 휨 부하시에 칩의 파괴 가능성을 경우에 따라 강하게 증가시키는 (변위 등과 같은) 반도체 칩의 원자의 위치 에러 설정은 칩 후면을 약 4 내지 7㎛만큼 에칭하는 후속 공정에 의해서 거의 없어진다.
본 발명의 바람직한 다른 실시예에서는 또한, 전자 회로를 지지하는 반도체 기판의 주표면상에 얇은 절연층이 제공되며, 상기 절연층상에서 콘택 표면이 구조화된 코팅의 형태로 증착되는 것이 제안될 수 있다. 상기 실시예에서는 콘택 표면을 위한 도전성 코팅의 전체 두께가 약 30㎛ 내지 약 50㎛인 것이 바람직하다.
콘택 표면이 제공된, 칩 카드에 사용하기 위한 반도체 칩의 바람직한 구성은, 유전체 특성을 갖는 제작 재료로 이루어진 얇은 층이 전자 회로용 구성 부품 및 패드 금속화부(콘택 단자)로 구조화된 표면상에 직접 증착됨으로써 패드 표면이 절약되는 것을 특징으로 한다. 선택적으로는 저항성 중간층도 또한 제공될 수 있다. 유전체 위에는 도전층이 제공되는데, 상기 도전층의 콘택 표면은 패드 표면과 결합되고 서로 전기적으로 절연되며 가장 간단한 경우에는 공기틈이 통과한다. 상기 도전층은 선택적으로 골드, AuCo, NiPau, 경질 니켈/은과 같은 귀금속 또는 다른 적합한 제작 재료로 단층 또는 다층으로 이루어질 수 있으며, 이 경우 최외각 층은 재료 측면에서 볼 때 마찰 공학적인 특성 및 개선된 내식성을 고려하여 선택될 수 있는데, 예를 들면 우수한 기계적 경도 특성을 갖는 약 2㎛ 두께의 얇은 도전성 카본 래커가 선택될 수 있다.
본 발명의 특징, 장점 및 합목적성은 도면을 참조하여 기술된 실시예에서 설명된다.
척도에 맞지 않게 도시된 도 1의 개략도는 85㎜·54㎜·1㎜의 통상의 외부 직경을 갖는 카드 바디(1) 및 밀링 공정으로 제조된 공동부(2)를 포함하는 칩 카드의 단면도를 보여주며, 도면에서 콘택 표면(3)이 제공된 반도체 칩(4)은 콘택 표면(3)의 외부 상부면(6)이 실제로 카드 바디(1)의 외부 표면(7)과 동일 평면으로 진행하도록 접착 재료(5)에 의해 견고하게 고정된다.
반도체 칩(4)은 두께가 40㎛인 실리콘 기판을 포함하고, 이 기판상에서는 전자 회로를 형성하기 위해 필요한 구성 부품 및 구조물이 통상의 반도체 기술 공정으로 제조되며, 이 구성 부품들은 약 10㎛의 전체 높이를 갖는다. 통상적으로, 전자 회로를 형성하기 위한 구성 부품 또는 구조물은 약 3㎛ 두께의 Si3N4-보호층으로 커버된다. 도 1에서는 도면을 간략화하기 위해서 전술한 구조물 및 Si3N4-층을 하나의 층으로 개략적으로만 도시하였고, 도면 부호 (8)로 표기하였다. 패드 또는 콘택 단자(11)를 제조하기 위한 패드 금속화 공정을 실시한 후에는 20㎛ 두께의 유전체 재료로 이루어진 얇은 절연층(9)이 증착되는데, 이 절연층은 콘택 단자(11)의 장소에 제공된다. 그렇게 형성된 표면상에는, 서로 전기적으로 절연된 콘택 표면(3)을 제조하기 위한 반도체 기술에 공지된 리소그래피 방법으로 구조화되는 얇은 금속 코팅(12)이 증착된다. 그럼으로써 각각의 콘택 표면(3)이 전자 회로의 관련 콘택 단자(11)와 전기적으로 접속된다.
도 2는 실리콘 기본 재료의 두께를 몇가지 선택하여 휨반경(σB)과 휨응력(rB)의 관계를 보여준다. 도면을 통해서, 반도체 칩의 기판 두께가 100㎛ 미만인 경우에는 칩이 추가의 하우징 보호 없이도 기계적인 ISO-요구들에 저항할 수 있도록 이미 휨 및 비틀림에 대해서 플렉시블하다는 것을 알 수 있다. 발명자의 조사를 통해서, 상기와 같이 칩의 두께가 작은 경우에도 충분한 수득율을 갖는 집적 회로가 제조될 수 있음이 증명되었다.
요약하면, 본 발명에 따른 해결책에 의해서는 통상의 칩 카드에 사용하기 위한, 제조 방식이 간단하며 모듈이 없는 집적 회로를 제조할 수 있으며, 소위 백-엔드(Back-End)-제조 단계의 복잡한 프로세스 공정들이 요구되지 않는 동시에, 원하는대로 사용하기 위한, 일반적으로 높은 비용과 관련된 특수한 하우징 형태 및 충전 형태의 개발을 절약할 수 있으며, 칩 카드 제조자의 입장에서 볼 때 필요한 계산 비용을 현저하게 줄일 수 있어서 높은 경제적 효용성에 도달될 수 있다.
본 발명은 칩 카드, 칩 카드의 제조 및 칩 카드에 사용하기 위한 반도체 칩에 이용할 수 있다.

Claims (20)

  1. 반도체 칩(4)의 반도체 기판(10)상에 형성된 전자 회로에 할당되는 콘택 단자(11)와 전기적으로 접속되며 도전성 재료로 제조된 다수의 콘택 표면(3), 및 카드 바디(1)를 포함하는 칩 카드에 있어서,
    상기 콘택 표면(3)이 구조화된 코팅의 형태로 전자 회로를 향하고 있는 반도체 칩(4)의 주표면상에 제조되며, 콘택 표면(3)이 실제로 카드 바디(1)의 외부 표면(7)과 동일 평면으로 진행하도록 콘택 표면(3)과 함께 제조된 반도체 칩(4)이 칩 카드의 카드 바디(1)의 공동부(2) 내부에 삽입 및 고정되는 것을 특징으로 하는 칩 카드.
  2. 제 1항에 있어서, 주표면상에서 콘택 표면(3)을 지지하는 반도체 칩(4)이 접착 재료(5)에 의해서 카드 바디(1)의 공동부(2) 내부에 견고하게 고정되는 것을 특징으로 하는 칩 카드.
  3. 제 1항 또는 제 2항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 분명하게 200㎛ 미만, 바람직하게는 약 150㎛ 이하, 특히 바람직하게는 약 100㎛ 이하인 것을 특징으로 하는 칩 카드.
  4. 제 3항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 약 50㎛ 내지 약 100㎛인 것을 특징으로 하는 칩 카드.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 전자 회로를 지지하는 반도체 기판(10)의 주표면상에 얇은 절연층(9)이 제공되며, 상기 절연층상에는 콘택 표면(3)이 구조화된 코팅의 형태로 증착되는 것을 특징으로 하는 칩 카드.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 도전성 코팅(12)의 전체 두께가 약 30㎛ 내지 약 50㎛인 것을 특징으로 하는 칩 카드.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 상기 도전성 코팅(12)은 다수의 도전층으로 이루어지는 것을 특징으로 하는 칩 카드.
  8. 반도체 칩(4)의 반도체 기판(10)상에 형성된 전자 회로에 할당되는 콘택 단자(11)와 전기적으로 접속되며 도전성 재료로 제조된 다수의 콘택 표면(3), 및 카드 바디(1)를 포함하는 칩 카드의 제조 방법에 있어서,
    상기 콘택 표면(3)을 구조화된 코팅의 형태로 전자 회로를 향하고 있는 반도체 칩(4)의 주표면상에 제조하며, 콘택 표면(3)이 실제로 카드 바디(1)의 외부 표면(7)과 동일 평면으로 진행하도록 콘택 표면(3)과 함께 제조된 반도체 칩(4)을 칩 카드의 카드 바디(1)의 공동부(2) 내부에 삽입 및 고정하는 것을 특징으로 하는 칩 카드의 제조 방법.
  9. 제 8항에 있어서, 주표면상에서 콘택 표면(3)을 지지하는 반도체 칩(4)을 접착 재료(5)에 의해서 카드 바디(1)의 공동부(2) 내부에 견고하게 고정하는 것을 특징으로 하는 방법.
  10. 제 8항 또는 제 9항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 분명하게 200㎛ 미만, 바람직하게는 약 150㎛ 이하, 특히 바람직하게는 약 100㎛ 이하인 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 약 50㎛ 내지 약 100㎛인 것을 특징으로 하는 방법.
  12. 제 8항 내지 제 11항 중 어느 한 항에 있어서, 전자 회로를 지지하는 반도체 기판(10)의 주표면상에 얇은 절연층(9)을 제공하며, 상기 절연층상에 콘택 표면(3)을 구조화된 코팅의 형태로 증착하는 것을 특징으로 하는 방법.
  13. 제 8항 내지 제 12항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 도전성 코팅(12)의 전체 두께가 약 30㎛ 내지 약 50㎛인 것을 특징으로 하는 방법.
  14. 제 8항 내지 제 13항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 도전성 코팅(12)을 다수의 도전층으로 구성하는 것을 특징으로 하는 방법.
  15. 반도체 칩(4)의 반도체 기판(10)상에 형성된 전자 회로에 할당되는 콘택 단자(11)와 전기적으로 접속되며 도전성 재료로 제조된 다수의 콘택 표면(3), 및 카드 바디(1)를 포함하는 칩 카드에 사용하기 위한 반도체 칩에 있어서,
    상기 콘택 표면(3)이 구조화된 코팅의 형태로 전자 회로를 향하고 있는 반도체 칩(4)의 주표면상에 제조되는 것을 특징으로 하는 반도체 칩.
  16. 제 15항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 분명하게 200㎛ 미만, 바람직하게는 약 150㎛ 이하, 특히 바람직하게는 약 100㎛ 이하인 것을 특징으로 하는 반도체 칩.
  17. 제 15항 또는 제 16항에 있어서, 바람직하게 실리콘으로 이루어진 반도체 기판(10)의 두께는 약 50㎛ 내지 약 100㎛인 것을 특징으로 하는 반도체 칩.
  18. 제 15항 내지 제 17항 중 어느 한 항에 있어서, 전자 회로를 지지하는 반도체 기판(10)의 주표면상에 얇은 절연층(9)이 제공되며, 상기 절연층상에는 콘택 표면(3)이 구조화된 코팅의 형태로 증착되는 것을 특징으로 하는 반도체 칩.
  19. 제 15항 내지 제 18항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 도전성 코팅(12)의 전체 두께가 약 30㎛ 내지 약 50㎛인 것을 특징으로 하는 반도체 칩.
  20. 제 15항 내지 제 19항 중 어느 한 항에 있어서, 콘택 표면(3)을 위한 도전성 코팅(12)은 다수의 도전층으로 이루어지는 것을 특징으로 하는 반도체 칩.
KR1019997000982A 1996-08-08 1997-07-14 칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩 KR20000029830A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19632113.1 1996-08-08
DE19632113A DE19632113C1 (de) 1996-08-08 1996-08-08 Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte

Publications (1)

Publication Number Publication Date
KR20000029830A true KR20000029830A (ko) 2000-05-25

Family

ID=7802185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000982A KR20000029830A (ko) 1996-08-08 1997-07-14 칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩

Country Status (12)

Country Link
US (1) US6188580B1 (ko)
EP (1) EP0978093B1 (ko)
JP (1) JP2000516361A (ko)
KR (1) KR20000029830A (ko)
CN (1) CN1146983C (ko)
AT (1) ATE207227T1 (ko)
BR (1) BR9711030A (ko)
DE (2) DE19632113C1 (ko)
ES (1) ES2166094T3 (ko)
RU (1) RU2190879C2 (ko)
UA (1) UA58516C2 (ko)
WO (1) WO1998007113A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757486B1 (ko) * 2001-12-24 2007-09-11 치앤 유안 챈 칩카드의 제조방법
KR100757487B1 (ko) * 2001-12-24 2007-09-11 치앤 유안 챈 다매체카드의 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845665C2 (de) * 1998-10-05 2000-08-17 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
FR2796760B1 (fr) * 1999-07-23 2002-02-01 Gemplus Card Int Etiquette electronique et procede pour sa fabrication
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
WO2001041054A2 (de) 1999-12-02 2001-06-07 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
DE50015958D1 (de) * 2000-05-05 2010-08-26 Infineon Technologies Ag Chipkarte
DE102005058101B4 (de) * 2005-12-05 2019-04-25 Smartrac Ip B.V. Chipkarte und Verfahren zur Herstellung einer Chipkarte
US8358155B2 (en) * 2008-01-29 2013-01-22 Oracle America, Inc. Circuit that facilitates proximity communication
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR102010909B1 (ko) * 2012-08-30 2019-08-14 삼성전자주식회사 패키지 기판, 이를 구비하는 반도체 패키지, 및 반도체 패키지의 제조방법
FR2996944B1 (fr) * 2012-10-15 2018-05-04 Smart Packaging Solutions Sps Module electronique simplifie pour carte a puce a double interface de communication
US11481596B2 (en) * 2013-01-18 2022-10-25 Amatech Group Limited Smart cards with metal layer(s) and methods of manufacture
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
CN203894790U (zh) * 2013-04-11 2014-10-22 德昌电机(深圳)有限公司 智能卡、身份识别卡、银行卡及智能卡触板
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
TW201545614A (zh) * 2014-05-02 2015-12-01 R&D Circuits Inc 製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN105470207A (zh) * 2015-12-24 2016-04-06 华天科技（西安）有限公司 基于高平整度基板的指纹识别芯片封装结构及其制造方法
US11618191B2 (en) 2016-07-27 2023-04-04 Composecure, Llc DI metal transaction devices and processes for the manufacture thereof
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
WO2018022755A1 (en) * 2016-07-27 2018-02-01 Composecure, Llc Overmolded electronic components for transaction cards and methods of making thereof
US10762412B2 (en) 2018-01-30 2020-09-01 Composecure, Llc DI capacitive embedded metal card
US11151437B2 (en) 2017-09-07 2021-10-19 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
KR20200051013A (ko) 2017-09-07 2020-05-12 컴포시큐어 엘엘씨 임베딩된 전자 컴포넌트들을 갖는 트랜잭션 카드 및 제조를 위한 프로세스
EP4109337A1 (en) 2017-10-18 2022-12-28 Composecure LLC Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
USD983261S1 (en) 2019-12-20 2023-04-11 Capital One Services, Llc Vented laminated card

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
FR2625067A1 (fr) 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
EP0339763A3 (en) * 1988-04-28 1990-04-25 Citizen Watch Co. Ltd. Ic card
DE4034225C2 (de) * 1990-10-26 1994-01-27 Reinhard Jurisch Datenträger für Identifikationssysteme
FR2695234B1 (fr) * 1992-08-26 1994-11-04 Gemplus Card Int Procédé de marquage d'une carte à puce.
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
DE4443767A1 (de) * 1994-12-08 1996-06-13 Giesecke & Devrient Gmbh Elektronisches Modul und Datenträger mit elektrischem Modul
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757486B1 (ko) * 2001-12-24 2007-09-11 치앤 유안 챈 칩카드의 제조방법
KR100757487B1 (ko) * 2001-12-24 2007-09-11 치앤 유안 챈 다매체카드의 제조방법

Also Published As

Publication number Publication date
ATE207227T1 (de) 2001-11-15
WO1998007113A1 (de) 1998-02-19
CN1146983C (zh) 2004-04-21
US6188580B1 (en) 2001-02-13
ES2166094T3 (es) 2002-04-01
EP0978093B1 (de) 2001-10-17
EP0978093A1 (de) 2000-02-09
JP2000516361A (ja) 2000-12-05
DE19632113C1 (de) 1998-02-19
UA58516C2 (uk) 2003-08-15
BR9711030A (pt) 1999-08-17
DE59705013D1 (de) 2001-11-22
RU2190879C2 (ru) 2002-10-10
CN1227648A (zh) 1999-09-01

Similar Documents

Publication Publication Date Title
KR20000029830A (ko) 칩카드,칩카드의제조방법및칩카드에사용하기위한반도체칩
JP3262804B2 (ja) チップカード・モジュールを製造するための方法
JP2849594B2 (ja) 電子モジュールの封止方法
US7656044B2 (en) Semiconductor device with improved resin configuration
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
JP4766050B2 (ja) 電子回路装置の製造方法
JPH11514501A (ja) チップモジュール
KR20010078385A (ko) 마이크로 트랜스폰더 제조방법
KR20010005659A (ko) 납땜 와이어로 접속된 안테나를 갖는 무접촉 카드 제조 방법
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
CN101393877A (zh) 制造半导体器件的方法
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
US20060261456A1 (en) Micromodule, particularly for chip card
US5734196A (en) Electronic packaging shaped beam lead fabrication
EP4216271A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
US10176420B2 (en) Strip-type substrate for producing chip card modules
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JPS61139894A (ja) Ｉｄカ−ドおよびその製造方法
JPH05509267A (ja) 携帯可能なデータ媒体装置の製造方法
JP2002207982A (ja) 接触非接触両用ｉｃモジュール及びｉｃカード
US6992898B2 (en) Smart-card module with an anisotropically conductive substrate film
US20040089930A1 (en) Simplified stacked chip assemblies
JPH0793402B2 (ja) 半導体装置
US20090026630A1 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee