DE19845665C2 - Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten - Google Patents

Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten

Info

Publication number
DE19845665C2
DE19845665C2 DE19845665A DE19845665A DE19845665C2 DE 19845665 C2 DE19845665 C2 DE 19845665C2 DE 19845665 A DE19845665 A DE 19845665A DE 19845665 A DE19845665 A DE 19845665A DE 19845665 C2 DE19845665 C2 DE 19845665C2
Authority
DE
Germany
Prior art keywords
plastic substrate
connection points
module
contact surfaces
carrier element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE19845665A
Other languages
English (en)
Other versions
DE19845665A1 (de
Inventor
Gerd Mederski
Lothar Fanasch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia Germany GmbH
Original Assignee
Orga Kartensysteme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7883345&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19845665(C2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Orga Kartensysteme GmbH filed Critical Orga Kartensysteme GmbH
Priority to DE19845665A priority Critical patent/DE19845665C2/de
Priority to JP2000575078A priority patent/JP2002526869A/ja
Priority to PCT/DE1999/003150 priority patent/WO2000021027A1/de
Priority to EP99955820A priority patent/EP1034510A1/de
Priority to AU12624/00A priority patent/AU1262400A/en
Publication of DE19845665A1 publication Critical patent/DE19845665A1/de
Application granted granted Critical
Publication of DE19845665C2 publication Critical patent/DE19845665C2/de
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung bezieht sich auf Verfahren zur Herstellung eines Trägerelements für einen IC- Baustein zum Einbau in Chipkarten, gemäß dem Oberbegriff des Patentanspruchs 1 oder des Patentanspruchs 2 oder des Patentanspruchs 4.
Chipkarten vertilgen üblicherweise über ein separates Trägerelement, in dem der IC-Baustein (Halbleiterchip) untergebracht ist. Dieses Trägerelement (auch Chipmodul genannt), auf dem sich elektrisch leitfähige Kontaktflächen befinden, wird in eine sacklochartige Kavität des Kartenkörpers eingesetzt.
Die sich auf dem Trägerelement befindenden Kontaktflächen, die mit Anschlußstellen des IC- Bausteins verbunden sind, dienen der Energieversorgung und der Kommunikation mit entsprechenden Datenaustauschgeräten (Chipkartenlesegerät).
Ein derartiges Trägerelement ist aus der DE 30 29 667 C2 bekannt. Bei der Herstellung dieses Trägerelements wird ein Kunststoffsubstrat verwendet, auf dem einseitig als Kontaktflächen dienende Metallbeschichtungen angeordnet sind, die galvanisch aufgebracht werden. Der IC-Baustein wird auf dem Kunststoffsubstrat oder in einem Fenster des Kunststoffsubstrats direkt auf der Metallbeschichtung fixiert; und zwar mit der Seite, die nicht die Anschlußstellen aufweist, d. h. die Anschlußstellen sind dem Kunststoffsubstrat und den Kontaktflächen abgewandt angeordnet. Die elektrisch leitende Verbindung zwischen den Kontaktflächen und den Anschlußstellen erfolgt über feine Golddrähtchen im sogenannten Wirebonding-Verfahren. Hierzu weist das Kunststoffsubstrat Zugangsfenster auf, so daß die Rückseiten der metallischen Kontaktflächen für die Kontaktierung der Golddrähtchen teilweise freiliegen. Zum Schutz der zerbrechlichen Golddrähtchen und des IC-Bausteins wird dieser und die Golddrähtchen anschließend mit einer schützenden Vergußmasse umgeben.
Derartige Trägerelement gemäß der DE 30 29 667 C2 haben jedoch einige Nachteile. So muß zur Ausbildung der Kontaktflächen zunächst auf das Kunststoffsubstrat galvanisch in mehreren Abscheidungs- und Ätzschritten die Metallbeschichtung aufgebracht werden. Die dabei verwendeten Galvanikbäder stellen bei ihrer Entsorgung ein großes Umweltproblem dar.
Darüber hinaus ist der Prozeß des Wirebonding sehr aufwendig und zeitintensiv und dementsprechend teuer.
Außerdem ist die Höhe derartiger Trägerelemente bauartbedingt relativ groß, denn die Golddrähtchen zwischen den Anschlußstellen des IC-Baustein und den Kontaktflächen sind in einer großen Schleife geführt, da ein bestimmter Krümmungsradius nicht unterschritten werden darf. Dies ist ein Nachteil, da die Dicke der Kartenkörper, in die die Trägerelemente eingebaut werden, mit 0,76 mm relativ klein ist. Ein Trägerelement mit einer großen Bauhöhe erfordert eine entsprechend tiefe Kavität im Kartenkörper, was wiederum zur Folge hat, daß die Restdicke des Kartenkörpers im Bereich der Kavität sehr dünn ist. Eine dünne Restkartendicke im Bereich der Kavität führt nun wieder zu Problemen bei der Bedruckung der Kartenkörper, da diese im Bereich der sacklochartigen Kavität leicht verformbar sind.
Aus der DE 196 32 113 C1 ist ein Verfahren zur Herstellung eines Halbleiterchips zur Verwendung in einer Chipkarte bekannt, wobei auf dem Halbleitersubstrat des Halbleiterchips eine dünne Isolationsschicht aus einem Dielektrikum oder eine widerstandsfähige Zwischenschicht, die an Stellen der Kontaktanschlüsse des Halbleitersubstrats ausgespart ist, aufgebracht wird und darauf die Kontaktflächen in Form einer strukturierten metallischen Beschichtung abgeschieden werden. Die nach dem ISO-Standard gefertigten Kontaktflächen werden dabei vollständig von dem Halbleitersubstrat des Chips abgestützt. Das Halbleitersubstrat besitzt hierzu eine Grundfläche, die im Verhältnis zu den bisher verwendeten Halbleiterchips deutlich größer ist. Allerdings ist die Gefahr, daß der Halbleiterchip bricht, mit zunehmender Größe der Grundfläche des Halbleitersubstrats auch größer. Diese Gefahr ist nicht zu unterschätzen, da der Halbleiterchip in einer Chipkarte erheblichen Biegebeanspruchungen ausgesetzt ist. Um diese Gefahr zu minimieren, wird in der DE 196 32 113 C1 vorgeschlagen, die Dicke des Halbleitersubstrats zu reduzieren, da ein Halbleitersubstrat mit einer geringeren Dicke eine höhere mechanische Flexibilität aufweist und somit höheren Biegebeanspruchungen standhalten kann. Dies hat jedoch den Nachteil, daß die Halbleiter in aufwendiger Weise in einem zusätzlichen sogenannten Rückseitenverdünnungsverfahren mittels Schleifen oder Ätzen bearbeitet werden müssen, um die Dicke des Substrats zu reduzieren.
Aus der EP 692 19 488 T2 ist ein Verfahren zur Herstellung einer Chipkarte bekannt, bei dem auf einer integrierten Schaltung, die bereits in einem Chipkartenkörper fixiert ist, ein nichtleitender Lack aufgetragen wird, wobei die Anschlüsse der integrierten Schaltung ausgespart bleiben und danach durch Aufbringen einer leitenden Tinte auf die Anschlüsse und den Kartenkörper die Lese-/Schreibkontakte der Chipkarte und die Leitungen, die diese Kontakte mit den jeweiligen Anschlüssen der integrierten Schaltung verbinden, aufgebracht werden. Ein Problem hierbei ist jedoch die Prozeß-Sicherheit bei der positionsgenauen Fixierung der integrierten Schaltung im Kartenkörper und beim positionsgenauen Auftragen des Lacks und der leitenden Tinte. Dieses Verfahren ist anfällig gegenüber Fehlern, die unter anderem darin bestehen, daß ungewollte Kurzschlüsse zwischen den Anschlüssen der integrierten Schaltung und/oder den Lese-/Schreibkontakten produziert werden.
Aufgabe der Erfindung ist es, ein Verfahren zu schaffen, mit dem Trägerelemente für IC- Bausteine zur Verwendung in Chipkarten einfach, kostengünstig und zuverlässig herzustellen sind, wobei mit diesem Verfahren außerdem eine geringe Bauhöhe des Trägerelements erreicht werden soll.
Die Lösung dieser Aufgabe wird erfindungsgemäß durch eines der Verfahren nach dem Patentanspruch 1, 2 oder 4 gelöst.
Alternativ zum Aufdampfen von Metall ist es erfindungsgemäß vorgesehen (unabhängiger Patentanspruch 2), die elektrisch leitfähigen Kontaktflächen und die Verbindung zwischen diesen und den Anschlußstellen unter Verwendung einer Abdeckmaske durch Aufbringen einer elektrisch leitenden Paste oder Flüssigkeit auf die von der Abdeckmaske unverdeckten Bereiche des Kunststoffsubstrats herzustellen. Die Paste oder Flüssigkeit wird dann nach dem Aufbringen ausgehärtet. Derartige Pasten oder Flüssigkeiten sind dem Fachmann bekannt.
Die erfindungsgemäßen Verfahren zur Herstellung eines Trägerelements für IC-Bausteine zur Verwendung in Chipkarten haben einerseits den Vorteil, daß die Herstellung der Kontaktflächen und die Herstellung der leitenden Verbindung zwischen diesen und den Anschlußstellen des IC-Bausteins in einem Schritt erfolgt. Die teuere und umweltbelastende Galvanisierung zur Herstellung der Kontaktflächen auf dem Kunststoffsubstrat ist nicht mehr notwendig. Außerdem entfällt das aufwendige Wirebonding. Dies hat weiterhin den Vorteil, daß die Bauhöhe des Trägerelements insgesamt geringer ist. Darüber hinaus ist die auf diese Weise erfindungsgemäß hergestellte leitende Verbindung zwischen den Kontaktflächen und den Anschlußstellen des IC-Bausteins gegenüber mechanischen Belastungen sehr viel unempfindlicher als die bisher verwendeten Golddrähtchen.
Anhand der beigefügten Zeichnungen soll die Erfindung näher erläutert werden. Es zeigt:
Fig. 1 eine Draufsicht auf eine Chipkarte,
Fig. 2 einen Schnitt durch die Chipkarte im Bereich des Trägerelements,
Fig. 3 eine Draufsicht auf den IC-Baustein mit seinen Anschlußstellen,
Fig. 4 einen Schnitt durch das Kunststoffsubstrat mit einer darauf angeordneten Folie als Abdeckmaske,
Fig. 5/6 Schnitte durch unterschiedlich ausgebildete IC-Bausteine,
Fig. 7 eine schematische Darstellung des Kunststoffsubstrats mit darauf fixiertem IC- Baustein in einer Aufdampfanlage,
Fig. 8 einen Schnitt durch ein Trägerelement,
Fig. 9 einen Schnitt durch ein Trägerelement, das zusätzlich mit einem schützenden Gußgehäuse umgeben ist,
Fig. 10 einen Schnitt durch ein weiteres Trägerelement.
In Fig. 1 ist eine Draufsicht auf eine Chipkarte (1) gezeigt. Man erkennt die elektrischen Kontaktflächen (5) des Trägerelements (4). Die Chipkartenlesegeräte verfügen über entsprechende Kontaktiereinheiten über die die Kontaktflächen (5) elektrisch mit der Elektronik im Chipkartenlesegerät verbunden werden. In Fig. 2 ist ein Schnitt durch die Chipkarte (1) im Bereich des Trägerelements (4) gezeigt. Das nur schematisch dargestellte Trägerelement (4) befindet sich in einer zweistufigen sacklochartigen Kavität (3) des Kartenkörpers (2). Das schematisch dargestellte Trägerelement (4) besteht für denjenigen, der es in einen Kartenkörper implantiert, nur aus zwei Teilen: einem ersten Teil, auf dem die Kontaktflächen (5) angeordnet sind, und einem zweiten Teil in Form eines Gußgehäuses (6), in dem der IC-Baustein (7) untergebracht ist. Dabei ragt das erste Teil, das von dem Kunststoffsubstrat (10) und den daraufbefindlichen Kontaktflächen (5) gebildet wird, über das zweite Teil zu beiden Seiten hinaus, wobei das Trägerelement (4) mit den Bereichen des ersten Teils, die über das zweite Teil hinausragen, auf einer Auflageschulter in der Kavität (3) des Kartenkörper mittels eines Klebers fixiert wird. Das den IC-Baustein (7) schützend umgebende Gußgehäuse (6) ist für das erfindungsgemäß hergestellte Trägerelement (4) vorteilhaft, aber nicht zwingend notwendig, da keine leicht zerbrechlichen Golddrähtchen zu schützen sind.
In Fig. 3 ist eine Draufsicht auf einen IC-Baustein (Monolithischer Halbleiterbaustein, 7) mit seinen Anschlußstellen (8) gezeigt. Die Anschlußstellen (8) sind meistens Flächenelemente aus Aluminium oder Kupfer. Ansonsten ist die Oberfläche des IC-Baustein (7) bis auf die Anschlußstellen (8) mit einer dielektrischen Schutzschicht (9) versehen. Dabei können die Anschlußstellen (8) bündig mit der dielektrischen Schutzschicht (9) abschließen - vgl. Fig. 5 - oder über diese hinausragen - vgl. Fig. 6 - oder tiefer liegen als die dielektrische Schutzschicht (9) - nicht dargestellt.
In Fig. 4 ist das Kunststoffsubstrat (10), auf dem die Kontaktflächen (6) erfindungsgemäß aufzubringen sind, gezeigt. Das Kunststoffsubstrat (10) weist Aussparungen (11) auf, die zu den Anschlußstellen (8) des IC-Bausteins (7) korrespondieren, d. h. die Anzahl und die Anordnung der Aussparungen (11) in dem Kunststoffsubstrat (10) entspricht der Anzahl und der Anordnung der Anschlußstellen (8) auf dem IC-Baustein (7). Der Durchmesser der Aussparungen (11) sowie die Geometrie kann dem Durchmesser und der Geometrie der Anschlußstellen (8) entsprechen. Es ist jedoch auch vorgesehen, den Durchmesser der Aussparungen (11) größer oder kleiner als den Durchmesser der Anschlußstellen (8) auszubilden. So kommen sowohl kreisrunde als auch rechteckige Aussparungen (11) in Betracht. Diese Aussparungen (11) werden vorzugsweise durch Stanzen des Kunststoffsubstrats (10) hergestellt. Als Abdeckmaske (12) für das Aufbringen der Kontatkflächen (5) auf das Kunststoffsubstrat (10) befindet sich auf dem Kunststoffsubstrat (10) vorzugsweise eine Folie (12), die Öffnungen (13) für die Ausbildung der Kontaktflächen (5) aufweist. Nach dem erfindungsgemäßen Aufbringen der Kontaktflächen (5) wird diese dann wieder entfernt.
Zur Herstellung der Trägerelemente (4) wird vorzugsweise nicht jeweils ein einzelnes, separates Kunststoffsubstrat (10) mit Aussparungen (11) verwendet, sondern ein Kunststoffsubstrat-Band, auf dem sich für eine Vielzahl von Trägerelementen (4) Aussparungen (11) befinden. Nach der Herstellung der Trägerelemente (4) hat man ein Trägerelement-Band, aus dem dann die einzelnen Trägerelemente (4) durch Ausstanzen herausgetrennt werden.
Der IC-Baustein (7) wird vorzugsweise mittels eines Klebers (14) auf dem Kunststoffsubstrat (10) so fixiert, daß die Anschlußstellen (8) positionsgenau zu den Aussparungen (11) im Kunststoffsubstrat (10) angeordnet sind. Der Kleber (14) - z. B. in Form eines Klebetropfens - wird zuvor auf den IC-Baustein (7) und/oder auf das Kunststoffsubstrat (10) aufgebracht. Dabei ist die Klebermenge so dosiert, daß sich bei der Fixierung des IC-Bausteins (7) auf dem Kunststoffsubstrat (10) ein dünner Klebefilm bildet, der jedoch nicht bis zu den Anschlußstellen (8) auf dem IC-Baustein (7) reicht. Die positionsgenaue Fixierung des IC- Bausteins (7) auf dem Kunststoffsubstrat (10) erfolgt vorzugsweise unter zur Hilfenahme eines optischen Erkennungssystems, z. B. eine digitale Kamera. Dabei erfolgt die Fixierung des IC-Bausteins (7) erst dann, wenn die Aussparungen (11) im Kunststoffsubstrat (10) und die Anschlußstellen (8) deckunsgleich übereinander liegen. Dabei werden in der Produktion - wie bereits oben erwähnt - nicht einzelne Kunststoffsubstrate (10) verwendet, sonderen ein Kunststoffsubstratband, das motorisch von einer Rolle abgewickelt wird. Die Zuführung der IC-Bausteine (7) zum Kunststoffsubstratband erfolgt vorzugsweise über einen Vakuumsauger, der an der den Anschlußstellen (8) abgewandeten Seite des IC-Bausteines (7) angreift. Zur positionsgenauen Fixierung des IC-Bausteins (7) wird der mechanische Transport des Kunststoffsubstratbandes sowie die mechanische Zuführung der IC-Baustein (7) von der optischen Erkennungsstation überwacht und gesteuert.
Als Zwischenerzeugnis (15) erhält man bei dem erfindungsgemäßen Verfahren ein Kunststoffsubstratband, auf dem eine Vielzahl von IC-Bausteinen (7) jeweils mit ihren Anschlußstellen (8) positionsgenau zu den Aussparungen (11) des Kunststoffsubstrats (12) fixiert sind. Als Abdeckmaske (12) befindet sich auf dem Kunststoffsubstratband - wie vorstehend bereits erwähnt - eine Folie (12) mit Öffnungen (13).
In Fig. 7 ist eine Aufdampfanlage (16) gezeigt, in der das Zwischenerzeugnis (15) zur Ausbildung der Kontaktflächen (5) und der leitenden Verbindung (20) zwischen diesen und den Anschlußstellen (8) des IC-Bausteins (7) durch Metallabscheidung aus der Gasphase eingebracht wird. In der Vakuumaufdampfanlage wird ein entsprechend hoher Dampfdruck des aufzubringenden Metalls (hier Gold, Au) erzeugt, indem das Metall aufgeheizt wird. Dies kann in bekannter Weise direkt oder indirekt, z. B. durch Elektronenbeschuß des Aufdampfgutes, erfolgen.
Die Metallabscheidung aus der Gasphase kann auch in einer sogenannten Sputteranlage erfolgen, wo das auf das Kunststoffsubstrat (10) abzuscheidende Metall mit Ionen besschoßen wird, um Material in Richtung auf das Kunststoffsubstrat (10) herauszuschlagen, das dann abgeschieden werden kann.
Sowohl beim Aufdampfen als auch beim Sputtern handelt es sich um physikalische Abscheideverfahren von Metallen aus der Gasphase. Beide Verfahren werden unter dem englischen Fachbegriff "Physical Vapor Deposition" (PVD) zusammengefaßt.
Beim PVD-Verfahren werden durch Abscheidung eines Metalls (19) aus der Gasphase auf die von der Abdeckmaske (12) - hier eine Folie (12) mit Öffnungen (13) auf dem Kunststoffsubstrat (10) - unverdeckten Bereiche (13) des Kunststoffsubstrats (10) die elektrisch leitfähigen Kontaktflächen (5) gebildet. Gleichzeitig gelangen die gasförmigen Metallteilchen/Atome durch die Aussparungen (11) in dem Kunststoffsubstrat (10) hindurch bis zu den Anschlußstellen (8) des IC-Bausteins (7). Dabei scheidet sich das Metall auch auf den Anschlußstellen (8) des IC-Bausteins (7) und auf der Innenwandung der Aussparungen (11) im Kunststoffsubstrat (10) ab. Schließlich erhält man eine durchgehende Metallbeschichtung als elektrisch leitende Verbindung (20) von den Kontaktflächen (5, 19) über die Innenwandung der Aussparungen (11) im Kunststoffsubstrat (10) hin zu den Anschlußstellen (8) des IC-Bausteins (7). Je nach Aufdampf- bzw. Sputterrate (abgeschiedene Schichtdicke pro Sekunde) und Zeitdauer können die Aussparungen (11) im Kunststoffsubstrat (10) auch vollständig mit dem abgeschiedenen Metall aufgefüllt werden. Durch Diffusion können die gasförmigen Metallteilchen auch durch die Aussparungen (11) hindurch in zu den Anschlußstellen (8) benachbarte Bereiche gelangen und sich dort niederschlagen. Damit wird in vorteilhafter Weise gewährleistet, daß die Anschlußstellen (8) zumindest vollständig mit dem "Kontaktierungsmetall" überzogen sind.
Um eine gute Metallabscheidung und Haftung des abgeschiedenen Metalls auf dem Kunststoffsubstrat zu gewährleisten, kann das Kunststoffsubstrat beispeilsweise zuvor in einem Plasmaofen einer Oberflächenbehandlung unterzogen werden. Dabei ist es auch vorgesehen, diese Oberflächenbehandlung in der Aufdampf- oder Sputteranlage selbst vor der eigentlichen Metallabscheidung durchzuführen.
In einer Ausführungsform zur erfindungsgemäßen Anwendung des PVD-Verfahrens ist es vorgesehen, nacheinander zwei oder mehrere verschiedene Metalle abzuscheiden.
In Fig. 8 ist das fertige, erfindungsgemäß mit dem PVD-Verfahren hergestellte Trägerelement (4) gezeigt. Dabei wurde der Bereich (21) - eine hauchdünne Schicht - zwischen Kunststoffsubstrat (10) und IC-Baustein (7) mit einer aushärtbaren dielektrischen Flüssigkeit (17) - einem sogenannten Underfiller - ausgefüllt, der sich aufgrund von Kappilarkräften gleichmäßig in dem Bereich (21) zwischen Kunststoffsubstrat (10) und IC- Baustein (7) verteilt. Hierdurch wird der IC-Baustein (7) zusätzlich mechanisch auf dem Kunststoffsubstrat (10) fixiert. Außerdem wird dadurch eine Versiegelung der IC-Baustein- Oberfläche erzielt. Um den IC-Baustein zusätzlich zu schützen, wird dieser vorzugsweise mit einer Vergußmasse zur Ausbildung eines Gußgehäuses (6) überzogen.
Als Alternative zum PVD-Verfahren ist es erfindungsgemäß vorgesehen, das Zwischenerzeugnis (15) bestehend aus dem Kunststoffsubstratband mit den darauf fixierten IC-Bausteinen (7) zur Ausbildung der elektrischen Kontaktflächen (5) auf dem Kunststoffsubstrat (10) so weiterzubearbeiten, daß eine elektrisch leitfähige Paste oder Flüssigkeit (18) auf die von der Abdeckfolie (12) unverdeckten Bereiche (13) des Kunststoffsubstrats (10) aufgebracht wird. Dies kann, wie im Sieb- oder Schablonendruck, mit einem Rakel erfolgen. Auch dabei dringt die elektrisch leitfähige Paste oder Flüssigkeit (18) in die Aussparungen (11) des Kunststoffsubstrats (10) und durch diese hindurch bis zu den Anschlußstellen (8) des IC-Bausteins (7) zur Ausbildung der leitenden Verbindung (20). Dabei werden die Aussparungen (11) vollständig mit der leitfähigen Paste oder Flüssigkeit (18) gefüllt. Hierzu wird vorzugsweise eine thermisch aushärtbare Paste oder Flüssigkeit (18) verwendet. Auch hier wird anschließend der Bereich (21) zwischen Kunststoffsubstrat (10) und IC-Baustein (7) mit einer aushärtbaren dielektrischen Flüssigkeit (17) zur Versiegelung ausgefüllt.
Auch eine Kombination von PVD-Verfahren und dem Auftragen einer leitfähigen Paste oder Flüssigkeit ist vorgesehen (nicht dargestellt). Dabei wird zunächst im PVD-Verfahren eine dünne Metallschicht zur Ausbildung der Kontaktflächen und zur Verbindung dieser Kontaktflächen an die Anschlußstellen abgeschieden und im Anschluß daran auf die so abgeschiedene Metallschicht die leitfähige Paste/Flüssigkeit aufgebracht.
Ferner wird bei einer Ausführungsform des PVD-Verfahrens auf eine Abdeckmaske verzichtet. Dabei wird das Kunststoffsubstrat vollflächig mit Metall beschichtet, wobei anschließend die isolierenden Zwischenräume zwischen den Kontaktflächen durch lokalen Abtrag des Metalls mittels Laserstrahlung geschaffen werden (unabhängiger Patentanspruch 4).

Claims (7)

1. Verfahren zur Herstellung eines Trägerelements (4) für einen IC-Baustein (7) zum Einbau in Chipkarten (1), wobei das Trägerelement (4) auf einem elektrisch isolierenden Kunststoffsubstrat (10) leitfähige Kontaktflächen (5) aufweist, die mit entsprechenden Anschlußstellen (8) des IC-Bausteins (7) leitend verbunden sind, dadurch gekennzeichnet, daß
  • - in einem ersten Schritt ein Kunststoffsubstrat (10) mit zu den Anschlußstellen (8) des IC-Bausteins (7) korrespondierenden Aussparungen (11) bereitgestellt wird,
  • - in einem zweiten Schritt der IC-Baustein (7) mit seiner die Anschlußstellen (8) aufweisenden Seite auf dem Kunststoffsubstrat (10) so fixiert wird, daß die Anschlußstellen (8) positionsgenau zu den Aussparungen (11) im Kunststoffsubstrat (10) angeordnet sind,
  • - in einem dritten Schritt unter Verwendung einer Abdeckmaske (12) durch Abscheidung eines Metalls (19) aus der Gasphase auf die von der Abdeckmaske (12) unverdeckten Bereiche (13) des Kunststoffsubstrats (10) die elektrisch leitfähigen Kontaktflächen (5) unter Ausbildung von elektrisch leitenden Verbindungen (20) zu den Anschlußstellen (8) des IC-Bausteins (7) durch die Aussparungen (11) im Kunststoffsubstrat (10) hindurch hergestellt werden.
2. Verfahren zur Herstellung eines Trägerelements (4) für einen IC-Baustein (7) zum Einbau in Chipkarten (1), wobei das Trägerelement (4) auf einem elektrisch isolierenden Kunststoffsubstrat (10) leitfähige Kontaktflächen (5) aufweist, die mit entsprechenden Anschlußstellen (8) des IC-Bausteins (7) leitend verbunden sind, dadurch gekennzeichnet, daß
  • - in einem ersten Schritt ein Kunststoffsubstrat (10) mit zu den Anschlußstellen (11) des IC-Bausteins (7) korrespondierenden Aussparungen (11) bereitgestellt wird,
  • - in einem zweiten Schritt der IC-Baustein (7) mit seiner die Anschlußstellen (8) aufweisenden Seite auf dem Kunststoffsubstrat (10) so fixiert wird, daß die Anschlußstellen (8) positionsgenau zu den Aussparungen (11) im Kunststoffsubstrat (10) angeordnet sind,
  • - in einem dritten Schritt unter Verwendung einer Abdeckmaske (12) durch Aufbringen einer elektrisch leitfähigen Paste oder Flüssigkeit (18) auf die von der Abdeckmaske (12) unverdeckten Bereiche (13) des Kunststoffsubstrats (10) die elektrisch leitfähigen Kontaktflächen (5) unter Ausbildung von elektrisch leitenden Verbindungen (20) zu den Anschlußstellen (8) des IC-Bausteins (7) durch die Aussparungen (11) im Kunststoffsubstrat (10) hindurch hergestellt werden.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckmaske (12) von einer auf dem Kunststoffsubstrat (10) angeordneten Folie gebildet ist, die Öffnungen (13) für die Ausbildung der Kontaktflächen (5) aufweist, wobei diese Folie nach Fertigstellung der Kontaktflächen (5) wieder entfernt wird.
4. Verfahren zur Herstellung eines Trägerelements (4) für einen IC-Baustein (7) zum Einbau in Chipkarten (1), wobei das Trägerelement (4) auf einem elektrisch isolierenden Kunststoffsubstrat (10) leitfähige Kontaktflächen (5) aufweist, die mit entsprechenden Anschlußstellen (8) des IC-Bausteins (7) leitend verbunden sind, dadurch gekennzeichnet, daß
  • - in einem ersten Schritt ein Kunststoffsubstrat (10) mit zu den Anschlußstellen (8) des IC-Bausteins (7) korrespondierenden Aussparungen (11) bereitgestellt wird,
  • - in einem zweiten Schritt der IC-Baustein (7) mit seiner die Anschlußstellen (8) aufweisenden Seite auf dem Kunststoffsubstrat (10) so fixiert wird, daß die Anschlußstellen (8) positionsgenau zu den Aussparungen (11) im Kunststoffsubstrat (10) angeordnet sind,
  • - in einem dritten Schritt durch Abscheidung eines Metalls (19) aus der Gasphase auf das Kunststoffsubstrat (10) eine Metallbeschichtung (19) für die elektrisch leitfähigen Kontaktflächen (5) unter Ausbildung von elektrisch leitenden Verbindungen (20) zu den Anschlußstellen (8) des IC-Bausteins (7) durch die Aussparungen (11) im Kunststoffsubstrat (10) hindurch hergestellt wird,
  • - in einem vierten Schritt die Metallbeschichtung (19) lokal zum Abtrag des Metalls mit Laserstrahlung beaufschlagt wird, wodurch die isolierenden Zwischenräume zwischen den Kontaktflächen (5) geschaffen werden.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der IC-Baustein (7) mittels eines Klebers (14) auf dem Kunststoffsubstrat (10) fixiert wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Bereich (21) zwischen Kunststoffsubstrat (10) und IC-Baustein (7) mit einer aushärtbaren dielektrischen Flüssigkeit (17) ausgefüllt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der IC-Baustein (7) mit einer Vergußmasse zur Ausbildung eines schützenden Gehäuses (6) überzogen wird.
DE19845665A 1998-10-05 1998-10-05 Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten Revoked DE19845665C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19845665A DE19845665C2 (de) 1998-10-05 1998-10-05 Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten
JP2000575078A JP2002526869A (ja) 1998-10-05 1999-09-30 チップカード内に取付けるためのｉｃモジュール用の搬送要素を製造する方法
PCT/DE1999/003150 WO2000021027A1 (de) 1998-10-05 1999-09-30 Verfahren zur herstellung eines trägerelements für einen ic-baustein zum einbau in chipkarten
EP99955820A EP1034510A1 (de) 1998-10-05 1999-09-30 Verfahren zur herstellung eines trägerelements für einen ic-baustein zum einbau in chipkarten
AU12624/00A AU1262400A (en) 1998-10-05 1999-09-30 Method for producing a supporting element for an integrated circuit module for placement in chip cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19845665A DE19845665C2 (de) 1998-10-05 1998-10-05 Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten

Publications (2)

Publication Number Publication Date
DE19845665A1 DE19845665A1 (de) 2000-04-20
DE19845665C2 true DE19845665C2 (de) 2000-08-17

Family

ID=7883345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845665A Revoked DE19845665C2 (de) 1998-10-05 1998-10-05 Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten

Country Status (5)

Country Link
EP (1) EP1034510A1 (de)
JP (1) JP2002526869A (de)
AU (1) AU1262400A (de)
DE (1) DE19845665C2 (de)
WO (1) WO2000021027A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054692A1 (de) * 2007-11-12 2009-05-20 Mühlbauer Ag Verfahren zur Herstellung eines Transponders auf einem Substrat

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745163B1 (en) 2000-09-27 2004-06-01 International Business Machines Corporation Method and system for synchronizing audio and visual presentation in a multi-modal content renderer
JP4783997B2 (ja) * 2001-05-11 2011-09-28 大日本印刷株式会社 接触・非接触兼用型ｉｃモジュールとその製造方法
DE10311696A1 (de) * 2003-03-17 2004-10-07 Infineon Technologies Ag Chipkarte
DE10334578A1 (de) * 2003-07-28 2005-03-10 Infineon Technologies Ag Chipkarte, Chipkartenmodul sowie Verfahren zur Herstellung eines Chipkartenmoduls
DE10345257B4 (de) * 2003-09-29 2008-10-02 Infineon Technologies Ag Chipkarte mit Kontaktfelder und Verfahren zum Herstellen solcher Kontaktfelder
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
FI125526B (fi) 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69219488T2 (de) * 1991-01-04 1997-10-30 Solaic S A Verfahren zur Herstellung einer Speicherkarte und Speicherkarte so hergestellt
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
US4889980A (en) * 1985-07-10 1989-12-26 Casio Computer Co., Ltd. Electronic memory card and method of manufacturing same
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
FR2740935B1 (fr) * 1995-11-03 1997-12-05 Schlumberger Ind Sa Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69219488T2 (de) * 1991-01-04 1997-10-30 Solaic S A Verfahren zur Herstellung einer Speicherkarte und Speicherkarte so hergestellt
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007054692A1 (de) * 2007-11-12 2009-05-20 Mühlbauer Ag Verfahren zur Herstellung eines Transponders auf einem Substrat

Also Published As

Publication number Publication date
AU1262400A (en) 2000-04-26
JP2002526869A (ja) 2002-08-20
EP1034510A1 (de) 2000-09-13
DE19845665A1 (de) 2000-04-20
WO2000021027A1 (de) 2000-04-13

Similar Documents

Publication Publication Date Title
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE4113954A1 (de) Matrix-verbindungsglied
EP0493738B1 (de) Datenträger mit integriertem Schaltkreis
DE19845665C2 (de) Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten
WO2000021028A1 (de) Verfahren zur herstellung eines mikrotransponders
EP0902973A1 (de) Trägerelement für einen halbleiterchip
WO2003103042A2 (de) Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
DE3881360T2 (de) Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat.
DE19639902C2 (de) Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten
DE19958328A1 (de) Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
DE19502157B4 (de) Trägerelement für einen IC-Baustein zum Einbau in Chipkarten
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
WO1992013319A1 (de) Verfahren zur herstellung einer tragbaren datenträgeranordnung
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
EP1005703A1 (de) Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
DE10210841A1 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE3522852A1 (de) Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
DE2057126C3 (de) Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen
DE3229203A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation