DE3881360T2 - Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat. - Google Patents
Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat.Info
- Publication number
- DE3881360T2 DE3881360T2 DE8888403139T DE3881360T DE3881360T2 DE 3881360 T2 DE3881360 T2 DE 3881360T2 DE 8888403139 T DE8888403139 T DE 8888403139T DE 3881360 T DE3881360 T DE 3881360T DE 3881360 T2 DE3881360 T2 DE 3881360T2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- electronic component
- carrier
- electrical connections
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 title description 2
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000003801 milling Methods 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4878—Mechanical treatment, e.g. deforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Anbringen eines elektronischen Bauteils und seiner Kontakte auf einem Träger, wie einer Identifikationskarte oder einer Bankkarte, derart, daß das Bauteil in einer Aussparung untergebracht wird und daß seine Kontakte auf der Karte angeordnet werden.
- Es ist üblich, Identifikationskarten in vielen Bereichen zu verwenden, insbesondere bei Bank- oder Kreditkarten. Sehr lange Zeit enthielten diese Karten, außer einer Identifikationsnummer und dem Namen des Inhabers, nur eine Magnetauf-Zeichnung, die die Identifizierung durch Magnetlesen erlaubte. Seit einigen Jahren werden diese Karten für andere Funktionen als zur Identifizierung des Inhabers verwendet, insbesondere zum Zwecke des Vorauszahlens und des Schutzes gegen Betrügereien. Zu diesem Zweck enthält die Karte ein elektrisch aktives Bauteil, das durch einen elektrischen Speicher gebildet sein kann, der wahlweise mit einem Mikroprozessor verbunden ist, was insbesondere Anwendungen im Bankwesen erlaubt.
- Die Kreditkarten mit dieser Technik, die ein elektronisches Bauteil enthalten, werden in unterschiedlicher Weise hergestellt. Gemäß einem ersten Verfahren wird eine Aussparung in der Dicke der Karte eingebracht, um das elektronische Bauteil aufzunehmen. Gemäß einem anderen Verfahren, genannt "Co-Laminage", laminiert man die dünnen Schichten aus Kunststoff (Epoxypolymer, Polyethylen, Polyvinylchlorid... usw.), um das Bauteil herum. Bei der Durchführung dieser Verfahren werden außerdem verschiedene Verfahrensschritte durchgeführt, um die elektrische Verbindung der Klemmen des elektronischen Bauteils mit auf der Oberfläche der Karte angeordneten Metallüberzügen zu gewährleisten.
- Eines der Verfahren zum Anbringen des elektronischen Bauteils in der in der Karte angeordneten Aussparung und zum Aufbringen der Metallüberzüge auf die Karte, sowie um Verbindungen zwischen den Klemmen der Karte und den Metallüberzügen herzustellen, besteht, wie Fig. 1 zeigt, aus dem Verwenden eines nichtleitenden Films 1, z.B. aus Epoxypolymer, dessen eine Seite das elektronische Bauteil in der Art eines "Chips" (Bezugszeichen 2) und die andere Seite metallisierte Flächen trägt, wie die mit 3, 4 und 5 bezeichneten, die durch Zwischenräume 6 und 7 ohne Metallisierung voneinander getrennt sind. Diese metallisierten Flächen 3, 4 und 5 stehen mit der anderen Seite des Films 1 durch Löcher 8, 9 und 10 in Verbindung, durch die die Enden der Leitungsdrähte 11, 12 und 13 mit den entsprechenden metallisierten Flächen mittels irgendeines, ganz bekannten Mittels verbunden werden, wie mit einem leitenden Kleber. Das andere Ende jedes Leitungsdrahts ist mit einer Ausgangsklemme 14, 15 oder 16 des Chips 2 verbunden.
- Diesen Verfahrensschritten folgt dann die Umhüllung des Chips 2 mit Harz und ein Aushärten des Harzes, um die Einkapselung des Chips zu erhalten. Man kann dann den Chip in der Aussparung der Karte und die Metallüberzüge an den Rändern der Aussparung durch einfaches Einstecken des Chips und Kleben des Filmträgers 1 auf die Karte nach seinem Schneiden auf die erforderliche Größe anbringen.
- Das Verfahren, das kurz beschrieben wurde, weist den folgenden Nachteil auf: Der Film 1 und der Kleber, der zum Halten der Metallüberzüge 3, 4 und 5 verwendet wird, können keine Temperaturen über 150ºC vertragen; daraus ergibt sich eine beträchtliche Verlängerung der Aushärtezeit des Harzes, das den Chips 2 einkapseln soll; dies ist aufwendig, insbesondere in einer automatischen Fertigungsstraße.
- Gemäß dem aus der GB-A-2 081 974 bekannten Verfahren zum Anbringen eines elektronischen Bauteils und seiner elektrischen Verbindungen auf einen Träger wird eine Aussparung zum Aufnehmen des Bauteils in dem Träger, wie einer Karte mit mikroelektrischen Schaltungen, gebildet; eine Metallschicht wird auf diesen Träger aufgebracht und in Kontaktzonen aufgeteilt, die untereinander elektrisch derart isoliert sind, daß jede Zone einer Ausgangsklemme des Bauteils zugeordnet ist; das Bauteil wird auf dem Träger so angebracht, daß es sich in der Aussparung befindet und auf der Metallschicht befestigt ist; die Ausgangsklemmen werden mit den Kontaktzonen verbunden; und das Bauteil und seine elektrischen Verbindungen werden schließlich mit einem geeigneten Harz umhüllt.
- Gemäß einem aus der EP-A-0 197 438 bekannten Verfahren präpariert man eine Metallschicht mit Kontaktzonen, die durch Trennen gebildet werden. Ein Plättchen aus Kunststoff wird auf dieser Metallschicht und ihren Kontaktzonen befestigt. Das Plättchen enthält eine Aussparung, um ein elektronisches Bauteil aufzunehmen. Nach der Befestigung des Bauteils in der Aussparung werden die Ausgangsklemmen mit den Kontaktzonen der Metallschicht elektrisch verbunden. Das elektronische Bauteil und seine elektrischen Verbindungen werden mit einem geeigneten Harz umhüllt.
- Ziel der vorliegenden Erfindung ist es, die vorher genannten Nachteile zu vermeiden, indem ein Verfahren zum Anbringen eines elektronischen Bauteils und seiner elektrischen Verbindungen auf einem Träger angewendet wird, das eine höhere Aushärtetemperatur des Harzes zum Umhüllen ermöglicht, wodurch sich eine geringere Aushärtezeit und demzufolge niedrigere Kosten ergeben.
- Die Erfindung bezieht sich also auf ein Verfahren zum Anbringen eines elektronischen Bauteils und seiner elektrischen Verbindungen auf einem Träger, der in seiner oberen Fläche eine Aussparung enthält, um das Bauteil aufzunehmen, das folgende Verfahrensschritte aufweist:
- a) Aufbringen einer Metallschicht auf einen Arbeitsträger, wie ein Plättchen;
- b) Befestigen des elektronischen Bauteils auf der Metallschicht im mittleren Bereich von dieser;
- c) elektrisches Verbinden der Ausgangsklemmen des elektronischen Bauteils mit bestimmten festgelegten Stellen der Metallschicht mittels elektrischer Verbindungen;
- d) Einkapselung des elektronischen Bauteils und seiner elektrischen Verbindungen mit einem geeigneten Harz;
- e) Anbringen der aus dem elektronischen Bauteil und der Metallschicht bestehenden Anordnung derart auf dem Träger, daß das elektronische Bauteil und seine elektrischen Verbindungen in der Aussparung untergebracht werden und daß der Umfang der Metallschicht in Kontakt mit der oberen Fläche des Trägers kommt und auf dem Träger befestigt wird;
- f) Trennen der Metallschicht in Kontaktzonen, die voneinander elektrisch isoliert sind, derart daß jede Kontaktzone einer Ausgangsklemme des Bauteils entspricht.
- Andere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich bei der Lektüre der folgenden Beschreibung einer speziellen Ausführungsform, wobei die Beschreibung in Verbindung mit den beigefügten Unterlagen erfolgt, worin zeigen:
- Fig. 1 eine kavalierperspektivische Ansicht eines Trägerfilms des elektronischen Bauteils und seiner elektrischen Verbindungen zur Ausführung eines Verfahrens nach dem Stand der Technik;
- Fig. 2 eine kavalierperspektivische Ansicht eines elektronischen Bauteils, das auf eine gleichförmige Metallschicht geklebt ist, mit der die Ausgangsklemmen des Bauteils elektronisch verbunden sind;
- Fig. 3 eine kavalierperspektivische Ansicht einer Karte, auf die die Anordnung von Fig. 2 geklebt ist, wobei diese Ansicht die letzten Verfahrensschritte zeigt, die in Übereinstimmung mit dem Verfahren nach der Erfindung durchgeführt werden.
- Fig. 1 entspricht dem Stand der Technik und ist in der Einleitung beschrieben. Nach Fig. 2 besteht der erste Verfahrensschritt aus dem Herstellen einer Metallschicht 20, z.B. aus Nickel, auf einem nicht dargestellten Arbeitsträger. Diese Metallschicht hat eine gleichmäßige Dicke von einigen 10 Mikron, z.B. 80 Mikron. In der Mitte der Schicht wird ein elektronisches Bauteil 21 mit Hilfe eines Klebers 22 befestigt.
- Das nicht umhüllte elektronische Bauteil kann zuerst auf der Metallschicht befestigt werden, dann werden die elektrischen Verbindungen hergestellt: seine elektrischen Ausgangsklemmen 23 werden durch irgendein bekanntes Verfahren mit vorbestimmten Stellen 25 der Metallschicht 20 durch Leiterdrähte 24 verbunden.
- Dann wird ein Verfahrensschritt der Einkapselung des Bauteils und seiner elektrischen Verbindungen durchgeführt, um diese zwei Elemente zu schützen.
- Wenn man über das Bauteil aus Fig. 2 verfügt, besteht der folgende Verfahrensschritt aus dem Einfügen dieses Bauteils in die Identifikationskarte 30 (Fig. 3). Dafür enthält die Karte eine Aussparung 31, in der das elektronische Bauteil 21 und seine elektrischen Verbindungen 24 und 25 untergebracht werden, wobei dies durch Umdrehen des Bauteils von Fig. 2 erreicht wird. Bei diesem Verfahrensschritt kommt der Umfang der Metallschicht 20 mit der oberen Fläche der Karte 30 in Kontakt, die die Aussparung 31 umgibt. Dieser Umfang ist auf der oberen Fläche durch irgendein bekanntes Mittel befestigt, z.B. mit Hilfe eines Klebers.
- Der zweite Verfahrensschritt besteht aus dem Durchführen des Trennens der Metallschicht, um eine Kontaktzone 32 durch elektrisches Verbinden zu erhalten, wobei jede Zone offensichtlich von der anderen elektrisch isoliert ist. Das Muster des Trennens ist z.B. jenes, das in Fig. 3 gezeigt ist. Es ermöglicht, acht Kontaktzonen zu erhalten.
- Dieses Trennen kann in unterschiedlicher Weise durchgeführt werden, z.B. durch chemisches Ätzen mittels einer Maske oder durch mechanisches Entfernen des Metalls durch mechanisches Mikrofräsen oder der Hilfe eines Laserapparats. Natürlich ist dieses Trennen der Tiefe nach auf die Dicke der Metallschicht beschränkt, und es gibt somit keinen erheblichen Angriff auf das Gehäuses des elektronischen Bauteils 21.
- Es ist aus unterschiedlichen Gründen üblich, daß die äußere Fläche der Kontaktzonen 32 mit Gold bedeckt wird. Dafür wird eine Goldschicht vor dem Verfahrens schritt des Trennens aufgebracht. In diesem Fall muß das Entfernen der Goldschicht an den Trennstellen vorgesehen werden, was beim mechanischen Fräsen oder durch Laser oder mit Hilfe einer Maske bei einem chemischen Verfahren erhalten wird.
- Das beschriebene Verfahren verwendet weder einen Tragfilm noch einen Kleber zum Befestigen der Kontakte auf dem Film; dies vereinfacht die Verfahrensschritte und vermindert somit die Beschränkungen der Temperatur, die durch diese zwei Elemente während des Verfahrensschritts der Einkapselung hervorgerufen werden.
Claims (4)
1. Verfahren zum Anbringen eines elektronischen Bauteils (21)
und seiner elektrischen Verbindungen (24) auf einem Träger
(30), der in seiner oberen Fläche eine Aussparung (31)
enthält, um das Bauteil aufzunehmen, das folgende
Verfahrensschritte aufweist:
a) Aufbringen einer Metal1schicht (20) auf einen
Arbeitsträger, wie ein Plättchen;
b) Befestigen des elektronischen Bauteils (21) auf der
Metallschicht (20) im mittleren Bereich von dieser;
c) elektrisches Verbinden der Ausgangsklemmen (23) des
elektronischen Bauteils mit bestimmten festgelegten Stellen
(25) der Metallschicht (20) mittels elektrischer
Verbindungen (24);
d) Einkapselung des elektronischen Bauteils (21) und seiner
elektrischen Verbindungen (24) mit einem geeigneten Harz;
e) Anbringen der aus dem elektronischen Bauteil und der
Metallschicht bestehenden Anordnung derart auf dem Träger
< 30), daß das elektronische Bauteil (21) und seine
elektrischen
Verbindungen in der Aussparung (31) untergebracht
werden und daß der Umfang der Metallschicht (20) in
Kontakt mit der oberen Fläche des Trägers (30) kommt und auf
dem Träger (30) befestigt wird;
f) Trennen der Metallschicht (20) in Kontaktzonen (32), die
voneinander elektrisch isoliert sind, derart daß jede
Kontaktzone (32) einer Ausgangsklemme des Bauteils (21)
entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Verfahrensschritt des Trennens der Metallschicht (20) durch
chemisches Ätzen mit einer Maske durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Verfahrensschritt des Trennens der Metallschicht (20) durch
mechanisches Mikrofräsen durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Verfahrensschritt des Trennens der Metallschicht (20) durch
Mikrofräsen mit Hilfe einer Laservorrichtung durchgeführt
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8717387A FR2624652B1 (fr) | 1987-12-14 | 1987-12-14 | Procede de mise en place sur un support, d'un composant electronique, muni de ses contacts |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3881360D1 DE3881360D1 (de) | 1993-07-01 |
DE3881360T2 true DE3881360T2 (de) | 1993-09-02 |
Family
ID=9357824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8888403139T Expired - Fee Related DE3881360T2 (de) | 1987-12-14 | 1988-12-09 | Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat. |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0321326B1 (de) |
JP (1) | JPH021400A (de) |
KR (1) | KR890010739A (de) |
DE (1) | DE3881360T2 (de) |
FR (1) | FR2624652B1 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5466967A (en) * | 1988-10-10 | 1995-11-14 | Lsi Logic Products Gmbh | Lead frame for a multiplicity of terminals |
US5270570A (en) * | 1988-10-10 | 1993-12-14 | Lsi Logic Products Gmbh | Lead frame for a multiplicity of terminals |
DE3834361A1 (de) * | 1988-10-10 | 1990-04-12 | Lsi Logic Products Gmbh | Anschlussrahmen fuer eine vielzahl von anschluessen |
DE4224103A1 (de) * | 1992-07-22 | 1994-01-27 | Manfred Dr Ing Michalk | Miniaturgehäuse mit elektronischen Bauelementen |
JPH06312593A (ja) | 1993-04-28 | 1994-11-08 | Toshiba Corp | 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法 |
JPH0737049A (ja) * | 1993-07-23 | 1995-02-07 | Toshiba Corp | 外部記憶装置 |
DE4326816A1 (de) * | 1993-08-10 | 1995-02-16 | Giesecke & Devrient Gmbh | Elektronisches Modul für Karten und Herstellung eines solchen Moduls |
JP3383398B2 (ja) * | 1994-03-22 | 2003-03-04 | 株式会社東芝 | 半導体パッケージ |
JPH0964240A (ja) | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US6022763A (en) * | 1996-05-10 | 2000-02-08 | Kabushiki Kaisha Toshiba | Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof |
JPH09327990A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | カード型記憶装置 |
JPH10302030A (ja) * | 1997-02-28 | 1998-11-13 | Toshiba Corp | 接続装置、および情報処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3029667A1 (de) * | 1980-08-05 | 1982-03-11 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Traegerelement fuer einen ic-baustein |
FR2579798B1 (fr) * | 1985-04-02 | 1990-09-28 | Ebauchesfabrik Eta Ag | Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede |
GB2178894B (en) * | 1985-08-06 | 1988-07-27 | Gen Electric Co Plc | Preparation of fragile devices |
-
1987
- 1987-12-14 FR FR8717387A patent/FR2624652B1/fr not_active Expired - Lifetime
-
1988
- 1988-12-09 EP EP88403139A patent/EP0321326B1/de not_active Expired - Lifetime
- 1988-12-09 DE DE8888403139T patent/DE3881360T2/de not_active Expired - Fee Related
- 1988-12-13 KR KR1019880016579A patent/KR890010739A/ko not_active Application Discontinuation
- 1988-12-14 JP JP63316075A patent/JPH021400A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0321326B1 (de) | 1993-05-26 |
DE3881360D1 (de) | 1993-07-01 |
KR890010739A (ko) | 1989-08-10 |
JPH021400A (ja) | 1990-01-05 |
FR2624652A1 (fr) | 1989-06-16 |
EP0321326A1 (de) | 1989-06-21 |
FR2624652B1 (fr) | 1990-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0919041B1 (de) | Verfahren zur herstellung eines chipkarten-moduls für eine kombi-chipkarte | |
EP1271399B1 (de) | Datenträger mit integriertem Schaltkreis | |
EP0796477B1 (de) | Folienausführung für die montage von chipkarten mit spulen | |
DE3877544T2 (de) | Halter fuer elektronische komponenten, insbesondere fuer speicherkarten und auf solche weise hergestelltes produkt. | |
DE68921179T2 (de) | Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module. | |
DE69512137T2 (de) | Herstellungsverfahren und Montage für IC-Karte. | |
DE3586666T2 (de) | Karte mit ic-baustein und verfahren zur herstellung derselben. | |
DE69618505T2 (de) | Anfertigungs- und Zusammenstellungsverfahren einer Chipkarte und nach diesem Verfahren hergestellte Karte | |
DE68910385T3 (de) | Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist. | |
DE68929367T2 (de) | Kartenmodul für integrierte Schaltung | |
DE3881360T2 (de) | Verfahren zum anbringen eines elektronischen bauelementes auf einem substrat. | |
EP0869453A2 (de) | Verfahren zur Herstellung einer Chipkarte | |
EP0842492A1 (de) | Kartenförmiger datenträger für kontaktlose anwendungen mit einem bauteil und mit einer übertragungseinrichtung für die kontaktlosen anwendungen und verfahren zum herstellen eines solchen kartenförmigen datenträgers sowie modul hierfür | |
EP0842493B1 (de) | Datenträger mit einem bauteil aufweisenden modul und mit einer spule und verfahren zum herstellen eines solchen datenträgers sowie modul hierfür | |
DE19703057A1 (de) | Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte | |
EP0992939A1 (de) | Verfahren zur Herstellung eines Mikrotransponders | |
DE69618872T2 (de) | Integrierte packung mit steckerleitern | |
DE3855197T2 (de) | Verfahren zum Plazieren einer elektronischen Komponente und seiner elektronsichen Verbindungen auf einer Unterlage | |
DE3877550T2 (de) | Verfahren zum befestigen eines elektronischen bausteins und seiner kontakte auf einen traeger. | |
DE19639902C2 (de) | Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte | |
DE69718223T2 (de) | Massenspeicher und Herstellungsverfahren dafür | |
DE10325564B4 (de) | Chipkartenmodul | |
DE102016114199A1 (de) | Chipkartenmodul, chipkarte, chipkartenanordnung, verfahren zum ausbilden eines chipkartenmoduls und verfahren zum ausbilden einer chipkarte | |
DE4022829A1 (de) | Tragbare speicherkarte | |
DE19625466C1 (de) | Kontaktbehaftete Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |