BR102021021670A2 - Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip - Google Patents

Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip Download PDF

Info

Publication number
BR102021021670A2
BR102021021670A2 BR102021021670-0A BR102021021670A BR102021021670A2 BR 102021021670 A2 BR102021021670 A2 BR 102021021670A2 BR 102021021670 A BR102021021670 A BR 102021021670A BR 102021021670 A2 BR102021021670 A2 BR 102021021670A2
Authority
BR
Brazil
Prior art keywords
solder
substrate
module
chip card
layer
Prior art date
Application number
BR102021021670-0A
Other languages
English (en)
Inventor
Mathieu Christophe
Gimbert Guillaume
Original Assignee
Linxens Holding
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding filed Critical Linxens Holding
Publication of BR102021021670A2 publication Critical patent/BR102021021670A2/pt

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
    • G06K19/0718—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor the sensor being of the biometric kind, e.g. fingerprint sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13213—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Automation & Control Theory (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)
  • Lubricants (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Processo para manufatura de um módulo de cartão com chip. Esse compreende uma ou mais operações nas quais deposita-se uma solda fundível sobre as pastilhas de conexão (16) formadas em uma camada de material eletricamente condutor localizado na parte traseira de um substrato dielétrico (9), e pelo menos um componente eletrônico é conectado a essas pastilhas de conexão (16) por meio de refluxo da solda. O módulo de cartão com chip obtido usando-se esse processo. Cartão com chip compreendendo tal módulo.

Description

PROCESSO PARA MANUFATURA DE UM MÓDULO PARA UM CARTÃO COM CHIP, MÓDULO DE CARTÃO COM CHIP E CARTÃO COM CHIP CAMPO TÉCNICO DA INVENÇÃO
[001] A invenção se refere ao campo de cartões com chip.
ANTECEDENTES DA INVENÇÃO
[002] Cartões com chip geralmente são formados a partir de um corpo plástico do cartão no qual aloja-se um módulo compreendendo um chip, isto é, um circuito integrado, conectado eletricamente aos contatos e/ou a uma antena para comunicação, com ou sem contato, com um leitor de cartão. Além de uma antena e um módulo compreendendo um chip, outros elementos de circuito e/ou outros componentes eletrônicos podem ser integrados ao corpo do cartão. Esse é particularmente o caso quando os sensores biométricos para leitura das impressões digitais são usados para aumentar a segurança ou simplesmente usar os cartões com chip.
[003] No entanto, a integração de componentes eletrônicos ao corpo de um cartão com chip pode levar a problemas durante a laminação das diversas camadas constituintes do corpo do cartão. Especificamente, o problemas possivelmente encontrados incluem, por exemplo, deterioração dos componentes durante a laminação, saliência inestética pode resultar da inserção do um ou mais componentes entre as camadas, e a imprecisão após a laminação na posição das regiões de conexão destinadas à conexão dos componentes eletrônicos.
[004] Uma solução consistem na integração de pelo menos determinados componentes em um módulo já compreendendo o chip ou destinado a receber o chip (por exemplo, pode-se fazer referência aos documentos US2019294943A1, CA2503688A1 e US2019340398A1, por exemplo, cartões com chip com uma pluralidade de componentes em um módulo). Especificamente, esse módulo está alojado em uma cavidade, que geralmente é fresada no corpo do cartão após laminação das camadas constituintes desse. Assim, por exemplo, os componentes não são submetidos a uma operação de laminação.
[005] A invenção aborda esse contexto e visa contribuir pelo menos parcialmente para o aperfeiçoamento de processos de manufatura de módulos de cartão com chip compreendendo componentes em adição ao chip convencionalmente suportados por esses módulos.
SUMÁRIO DA INVENÇÃO
[006] Portanto, de acordo com a invenção, provê-se um processo para manufatura de um módulo para um cartão com chip, compreendendo as operações que consistem em: - provisão de um substrato dielétrico que porta uma primeira camada de material eletricamente condutor em uma primeira face principal do substrato, e uma segunda camada de material eletricamente condutor em uma segunda face principal do substrato, e - fixação de um circuito integrado ao substrato na lateral de sua primeira face principal e conectando esse circuito integrado às primeiras pastilhas de conexão.
[007] Esse processo compreende ainda uma ou mais operações nas quais deposita-se uma solda fundível sobre as segundas pastilhas de conexão formadas na primeira camada de material eletricamente condutor e pelo menos um componente eletrônico é conectado às segundas pastilhas de conexão por refluxo da solda depositada anteriormente sobre as segundas pastilhas de conexão.
[008] Assim, em virtude da invenção, é possível usar os componentes eletrônicos, que possivelmente sejam sensíveis à laminação, na manufatura de módulos de cartão com chip. O circuito integrado pode ser conectado usando uma tecnologia de ligação por fios ou flip-chip. Quando o chip é conectado usando uma tecnologia flip-chip, a conexão pode ser realizada usando uma pasta condutora ou mesmo usando uma solda fundível e uma operação de refluxo desse (opcionalmente, a mesma operação àquela que permite que um ou mais outros componentes eletrônicos sejam conectados). Quando o chip é conectado usando ligação por fios, a combinação de duas técnicas de conexão, a saber, ligação por fio e soldagem por refluxo, em um determinado portador contraria os preconceitos dos técnicos no assunto, que acreditam que uma etapa de refluxo anterior à ligação por fios é responsável por contaminar as pastilhas de conexão destinadas à ligação por fios ou, em contraste, que a temperatura de refluxo pode degradar o chip caso esse seja conectado antecipadamente.
[009] Esse processo para manufatura de um módulo de cartão com chip compreende opcionalmente uma ou mais das seguintes características, cada uma considerada independentemente das demais, ou cada uma em combinação com uma ou mais das demais: - compreende uma operação na qual uma máscara de solda é depositada sobre a primeira face principal do substrato antes do refluxo da solda; - a operação de refluxo da solda ser realizada antes da operação na qual o circuito integrado é conectado às primeiras pastilhas de conexão; alternativamente, a operação de refluxo da solda material é realizada após a operação na qual o circuito integrado é conectado às primeiras pastilhas de conexão; - o circuito integrado é conectado às primeiras pastilhas de conexão, usando-se fios; - a solda apresenta um ponto de fusão compreendido entre 130 e 250°C; - a solda é depositada usando-se uma técnica escolhida a partir da lista a seguir: jateamento, distribuição por contato, transferência de pino e serigrafia; - compreende uma operação de depósito de um material de encapsulamento no circuito integrado e dos fios que conectam esse circuito integrado às primeiras pastilhas de conexão, sem cobrir o componente eletrônico com esse material de encapsulamento.
[0010] De acordo ainda com outro aspecto, a invenção se refere a um módulo de cartão com chip compreendendo um substrato dielétrico que porta uma primeira camada de material eletricamente condutor sobre uma primeira face principal do substrato, uma segunda camada de material eletricamente condutor sobre uma segunda face principal do substrato, um circuito integrado fixado seguramente ao substrato na lateral de sua primeira face principal, e conectado, usando-se opcionalmente fios, às primeiras pastilhas de conexão. Esse módulo compreende ainda pelo menos um componente eletrônico fundível conectado às segundas pastilhas de conexão formadas na primeira camada de material eletricamente condutor, usando-se uma solda fundível depositada e submetida a refluxo sobre as segundas pastilhas de conexão de solda.
[0011] Esse modulo de cartão com chip compreende opcionalmente uma e/ou outra das características a seguir, cada uma considerada independentemente entre si, ou cada uma em combinação com uma ou mais outras: - o componente eletrônico é um componente passivo; - a solda é uma liga que pode ser uma liga que compreende pelo menos dois elementos da lista a seguir: bismuto, estanho, prata e cobre; - um material de encapsulamento circunda o circuito integrado, sem cobrir o componente eletrônico.
[0012] De acordo ainda com outro aspecto, a invenção se refere a um cartão com chip que compreende um corpo do cartão e uma cavidade na qual aloja-se um módulo manufaturado usando um processo de acordo com a invenção.
BREVE DESCRIÇÃO DAS FIGURAS
[0013] Outros aspectos, objetivos e vantagens da invenção ficarão mais evidentes na leitura da descrição detalhada a seguir em referências aos desenhos anexos, os quais são fornecidos por meio de exemplos não limitantes e em que:
[0014] [Fig. 1] mostra esquematicamente em perspectiva um exemplo de um cartão com chip;
[0015] [Fig. 2] mostra esquematicamente um exemplo de organização do circuito e dos componentes em um cartão com chip, como aquele ilustrado na Figura 1;
[0016] [Fig. 3] mostra esquematicamente, em elevação, um segmento de uma placa de circuito impresso que corresponde a um exemplo de uma realização de um módulo, de acordo com a invenção, visto através de sua lateral frontal;
[0017] [Fig. 4] mostra esquematicamente, em elevação, um segmento de uma placa de circuito impresso que corresponde ao exemplo de uma realização do módulo ilustrado na Figura 3, visto através de sua lateral traseira;
[0018] [Fig. 5] mostra esquematicamente um detalhe da Figura 4;
[0019] [Fig. 6] mostra esquematicamente diversas etapas de um exemplo de um processo para manufatura de um módulo de cartão com chip, de acordo com a invenção.
DESCRIÇÃO DETALHADA DA INVENÇÃO
[0020] Mostra-se um exemplo de um cartão com chip 1, de acordo com a invenção, na Figura 1. Nesse exemplo, o cartão com chip 1 é um cartão de banco no formato ID-1. Esse chip de cartão 1 compreende um primeiro módulo 2 compreendendo um conector 3 e um segundo módulo 4. O primeiro módulo 2 é, por exemplo, um módulo EMV (EMV significando EuroPay MasterCard Visa) que atende ao padrão ISO 7810. O conector 3 permite que um chip eletrônico 5 (vide Figura 6) montado no primeiro módulo 2 seja conectado eletricamente a um leitor de cartão para troca de dados entre o chip 5 e o leitor de cartão.
[0021] No caso de um cartão com chip 1 de interface dupla, isto é, um cartão com chip capaz de ser lido com ou sem contato, integra-se uma antena ao corpo 6 do cartão com chip 1. Essa antena é, por exemplo, conectada ao chip localizado no primeiro módulo 2. Essa antena permite que os dados sejam trocados sem contato entre o chip 5 e um leitor de cartão sem contato. Essa antena, ou outra parte de um circuito elétrico localizado no corpo do cartão 6, também pode ser conectada eletricamente ao segundo módulo 4 integrado ao cartão com chip 1. O segundo módulo 4 é, por exemplo, um módulo biométrico. Esse segundo módulo 4 compreende então, por exemplo, um sensor biométrico para reconhecimento de impressões digitais. O segundo módulo 4 possibilita, por exemplo, determinar se a impressão digital lida pelo sensor biométrico corresponde à impressão digital de um usuário autorizado a usar esse cartão com chip 1. Nesse caso, a comunicação sem contato entre o chip 5 e um leitor pode ser permitida. Outros componentes (um díodo emissor de luz, por exemplo) são alojados opcionalmente no corpo do cartão 6.
[0022] Como ilustrado na Figura 2, o primeiro e segundo módulos 2, 4 se comunicam por meio de um circuito elétrico produzido em um entalhe formato usando-se um portador dielétrico. Esse circuito elétrico pode ser formado usando um ou mais fios condutores incorporados no portador dielétrico, ou mesmo usando faixas condutoras gravadas em uma camada de material condutor laminado com o portador dielétrico, ou então usando faixas condutoras que são cortadas de uma camada de material condutor antes da laminação ao portador dielétrico. O entalhe e seu circuito elétrico são então laminados com diversas camadas plásticas (uma ou mais camadas de compensação, uma ou mais camadas de finalização, uma ou mais camadas de impressão, etc.) para formar um corpo do cartão 6. Como sabido, as cavidades são produzidas por fresagem no corpo do cartão 6. O primeiro e segundo módulos 2, 4 são integrados nessas cavidades, nas quais são conectados ao circuito elétrico anteriormente incorporado no corpo do cartão 6.
[0023] Uma vantagem da invenção é que ela permite que um ou mais componentes eletrônicos 7 que preferencialmente não estejam no lugar no corpo do cartão 6 sejam agrupados no primeiro módulo 2. Para tanto o primeiro módulo 2 é manufaturado de uma forma específica.
[0024] As Figuras 3 a 5 mostram um segmento de uma placa de circuito impresso 8. Esse segmento corresponde à região da placa de circuito impresso 8 destinada a formar um módulo, mas a placa de circuito impresso 8 compreende muitas regiões idênticas ou similares àquela mostrada nessas figuras. Essas regiões repetem-se com um determinado intervalo sobre a largura de uma tira da placa de circuito impresso e, opcionalmente, com outro intervalo sobre o comprimento dessa tira da placa de circuito impresso. A tira é processada continuamente bobina a bobina usando um processo de um exemplo que é descrito abaixo.
[0025] O primeiro módulo 2 compreende um portador dielétrico ou substrato 9. Esse substrato dielétrico 9 possui duas faces principais: uma primeira face, denominada a "parte traseira" ou "lateral de ligação", e uma segunda face 11, denominada a "parte frontal" ou "lateral de contato". As regiões condutoras 12 são produzidas em cada uma das primeira e segunda faces 10, 11, usando um processo descrito abaixo. Na segunda face 11 (parte frontal), as regiões condutoras 12 correspondem essencialmente aos contatos 13 destinados a estabelecer uma comunicação temporária pelo contato com um leitor de cartão. Na primeira face 10 (parte traseira), as regiões condutoras 12 correspondem às trilhas 14 e pastilhas de conexão 15, 16. As pastilhas de conexão 15, 16 servem para conectar o chip 5 e um ou mais componentes eletrônicos 7 fixados à primeira face 10. Algumas das primeiras pastilhas de conexão 15 são usadas para a conexão, usando fios de conexão eletricamente condutores 17 (vide, Figura 6), do chip 5 às trilhas condutoras 14. Algumas das segundas pastilhas de conexão 16 são usadas para a conexão por soldagem do um ou mais componentes eletrônicos 7 às trilhas condutoras 14. Além disso, as trilhas condutoras 14 conectam eletricamente a primeira e segunda pastilhas 15, 16 às regiões de conexão 19 destinadas a conectar o primeiro módulo 2 ao circuito elétrico integrado ao corpo do cartão 6, ou aos poços de conexão 18 que permitem que uma conexão seja realizada através do substrato 9, com os contatos 13.
[0026] Como ilustrado nas Figuras 4 e 5, coloca-se uma máscara de solda 20 em torno das segundas pastilhas de conexão 16. A máscara de solda é depositada sobre o substrato 9. Ela cobre parcialmente as trilhas condutoras 14 conectadas às segundas pastilhas de conexão 16, mas deixa as segundas pastilhas de conexão 16 descobertas. Na configuração NSMD (NSMD significa Máscara de não solda definida), deixa-se um espaço cuja largura é, por exemplo, compreendida entre 50 e 200 pm em torno das segundas pastilhas de conexão 16, entre as segundas pastilhas de conexão 16 e a máscara de solda 20. Na configuração SMD (SMD significa Máscara de solda definida), uma região de sobreposição cuja largura é compreendida, por exemplo, entre 50 e 200 pm cobre as segundas pastilhas de conexão 16.
[0027] Sabe-se que durante a implementação dos processos SMT (SMT significa tecnologia de montagem em superfície), pode ocorrer um efeito indesejável durante a operação de refluxo destinada a soldar os terminais de um componente às pastilhas da placa de circuito impresso. Esse efeito indesejável, conhecido como efeito tombstone ou Manhattan ou mesmo elevação de chip, faz com que o componente gire para fora do plano da placa de circuito impresso. Um dos terminais do componente girado pode ser conectado por solda, mas o outro desconectado (fora da solda de refluxo). A Figura 5 mostra um segmento da placa de circuito impresso, nas proximidades das segundas pastilhas de conexão 16. Essas pastilhas de conexão 16 apresentam um comprimento X, uma largura Y e são distanciadas por uma distância S.
[0028] Os inventores observaram que com um valor de X igual a 400 pm, um valo igual a Y de 400 pm e uma distância S igual a 400 pm, o efeito tombstone ocorre em mais de 10% de casos, para um componente do tipo 0201 (formato codificado de acordo com o padrão internacional EIAJ: comprimento e largura em centésimos de polegadas, os 2 ou 3 primeiros dígitos do código representando o comprimento e os últimos 2 dígitos representando a largura. Para um componente 0201, as dimensão portanto: comprimento do componente 0,6 ± 0,03 mm, largura do componente 0,3 ± 0,03 mm e dimensão do terminal a ser soldado paralelo ao comprimento 0,15 ± 0,05 mm). Em contraste, os inventores também descobriram que se X é igual a 400 ± 50 pm, Y é igual a 300 ± 50 pm e S é igual a 300 ± 50 pm, então ocorre o efeito tombstone apenas em menos de 1% dos casos, para um componente do tipo 0201. Portanto, os valores supracitados de X, Y e S são vantajosamente adotados no exemplo de uma realização descrita nesse documento. De modo mais geral, o efeito tombstone é reduzido caso a distância S entre as pastilhas de conexão 16 seja menor que, igual a ou próxima àquela que corresponde ao comprimento do componente menos duas vezes a dimensão do terminal a ser soldado paralelo ao comprimento. Em outras palavras, o componente eletrônico 7 possui duas extremidades longitudinais e um terminal a ser soldado em cada extremidade longitudinal, e a distância entre os terminais é maior, igual a ou próxima à distância S entre as respectivas pastilhas de conexão 16. As dimensões mais gerais do componente são indicadas abaixo. Opcionalmente, os valores de X, Y e S possivelmente serão modificados, sabendo que, por um lado, se a distância S diminuir, o componente repousa mais na solda de refluxo e, por outro lado, se a área das pastilhas de conexão 16 é diminuída, as forças que tendem a fazer o componente girar para longe são menores. Um ou ambos os efeitos permitem que a frequência de surgimento do efeito tombstone seja limitada.
[0029] Um exemplo de um processo para manufatura de um exemplo de uma realização de um primeiro módulo 2 é descrito abaixo em referência à Figura 6.
[0030] Esse processo compreende a provisão de um material complexo 100 que compreende um substrato 9 feito de material dielétrico, cujo substrato é laminado a uma primeira camada 21 ou folha feita de um primeiro material eletricamente condutor (vide Figura 6a). Por exemplo, o material dielétrico do substrato 9 é um compósito de poliimida ou vidro epóxi cuja espessura é compreendida entre 25 e 100 mícrons, e é preferencialmente igual a 100 mícrons, e a primeira camada 21 de material eletricamente condutor é feita de cobre ou uma liga de cobre cuja espessura é compreendida entre 12 e 70 mícrons, e é preferencialmente igual a 35 mícrons.
[0031] Para atingir uma implementação do processo, de acordo com a invenção, que seja de alto desempenho a partir do ponto de vista industrial, esse material complexo 100 é provido vantajosamente em um rolo e o processo é implementado bobina a bobina. O material complexo 100 pode ser provido na forma de um revestimento, um revestimento de cobre, por exemplo. Alternativamente, pode ser provido na forma de uma complexo multicamada (não mostrado) compreendendo um substrato dielétrico 9, uma primeira camada 21 de material eletricamente condutor e uma camada de material adesivo (um epóxi, por exemplo) entre o substrato dielétrico e a primeira camada de material eletricamente condutor. O material adesivo possui, por exemplo, uma espessura compreendida entre 10 e 25 mícrons. Esse complexo multicamada 100 é submetido à laminação. O material adesivo possivelmente é submetido a uma operação de secagem contínua para remover solventes presentes na formulação quando depositado. A camada de material adesivo permite, assim, que a primeira camada de material eletricamente condutor seja fixada à primeira face 10 do substrato dielétrico 9. A laminação possivelmente pode ser seguida por uma operação de cura térmica do material adesivo. O uso de um material complexo estratificado (sem camada adesiva entre a primeira face principal 10 do substrato e a primeira camada 21 de material eletricamente condutor) é preferível, porque pode permitir evitarem-se problemas com o fluxo do adesivo durante a operação de refluxo descrita abaixo, e porque pode-se permitir evitar problemas com a adesão dos fios de conexão 17 durante a operação de conexão do chip 5 às pastilhas de conexão.
[0032] Vantajosamente, o processo também compreende uma operação (não mostrada) na qual deposita-se uma camada de material adesivo (cuja camada é diferente da camada que foi potencialmente depositada, como explicado acima), por exemplo, com uma espessura compreendida entre 10 e 25 mícrons, sobre a segunda face principal 11 do substrato 9. Essa camada de material adesivo (um epóxi, por exemplo) possivelmente também é submetida a uma operação de secagem contínua para remover solventes presentes na formulação quando é depositada.
[0033] Portanto, o material complexo 100 compreende vantajosamente um substrato dielétrico 9 que porta uma primeira camada 21 de material eletricamente condutor em sua primeira face principal 10 e uma camada de material adesivo em sua segunda face principal 11. O material complexo 100 assim formado, então é submetido a uma operação de perfuração (que é vantajosamente mecânica, mas que pode ser opcionalmente realizada por corte a laser) para formar os poços de conexão 18 (vide Figura 6b) e orifícios de condução 22 (vide Figuras 3 e 4). Os poços de conexão 18 e os orifícios de condução 22 passam direto através do material complexo 100 (substrato 9, primeira camada 21 do material eletricamente condutor, camada opcional de material adesivo entre o substrato e a primeira camada 21 de material condutor, e outra camada de material adesivo).
[0034] O material complexo 100 assim perfurado é submetido a uma operação de laminação com uma segunda camada 23 de material eletricamente condutor. Essa segunda camada 23 de material condutor obtura pelo menos determinados poços de conexão 18 para formar orifícios cegos (vide Figura 6c).
[0035] Então, seguem as operações fotolitográficas que permitem que as pastilhas de conexão 15, 16 e faixas de conexão 14 sejam produzidas na primeira face principal 10, e os contatos 13 sejam produzidos na segunda face principal 11. Essas etapas compreendem, por exemplo, operações de laminação de um filme fotossensível seco às primeira e segunda camadas 21, 23 de material condutor que cobre as primeira e segunda faces principais 10, 11 do substrato 9, as operações de exposição desses filmes fotossensíveis através de máscaras, desenvolvendo as determinadas regiões fotossensíveis e de gravação das primeira e segunda camadas 21, 23 de material condutor, para formar pastilhas de conexão 15, 16, faixas de conexão 14 ou qualquer outro padrão.
[0036] Alternativamente, as pastilhas de conexão 15, 16 e faixas de conexão 14 são produzidas por corte ou gravação da primeira camada 21 de material eletricamente condutor (tecnologia de lead-frame) antes de laminá-las à primeira face principal 10 do substrato dielétrico 9.
[0037] As operações de eletrodeposição camadas de metal 24 (de cobre, níquel, ouro, paládio, prata ou ligas destes, por exemplo) são vantajosamente realizadas em ambas/quaisquer da primeira e segunda faces principais 10, 11 do substrato 9. Esses depósitos são destinados, por exemplo, para facilitar a solda dos fios de conexão 17 às pastilhas de conexão 15, 16.
[0038] Uma máscara de solda 20 é então depositada em torno das segundas pastilhas de conexão 16 destinadas a receber a solda 25 (vide Figuras 6e e 6f). Vantajosamente, a máscara de solda 20 é feita de um material de epóxi imagem fotovoltaica. Isso permite mais precisamente, a saber bobina a bobina, que os padrões a serem produzidos circundem as segundas pastilhas de conexão 16. A máscara de solda 20 apresenta uma espessura compreendida entre 13 mícrons e 58 mícrons, e preferencialmente igual a 38 mícrons.
[0039] Segue-se uma operação de depósito de solda 25 sobre as segundas pastilhas de conexão 16 circundadas pela máscara de solda 20 e destinadas a serem conectadas a um componente eletrônico 7 (vide Figuras 6f e 6g). Por exemplo, a solda 25 é composta de uma liga de estanho (96,5%), de prata (3%) e de cobre (0,5%) conhecida pela denominação "SAC 305", e cujo ponto de fusão é de aproximadamente 220°C. Essa operação de depósito de uma solda 25 é realizada, por exemplo, por distribuição por contato ou por jateamento ou por serigrafia ou por transferência de pino. O depósito por jateamento ou distribuição por contato é vantajoso quando o componente eletrônico 7 é de tamanho pequeno devido ao tamanho da gotícula de solda 25 dever ser pequeno o bastante para que a colocação do componente seja possível e confiável. Por exemplo, para a colocação de componentes de formato codificado 0201 ou 01005, é desejável para o diâmetro das gotículas de solda 25 não excederem 200 mícrons, isso sendo mais facilmente atingível com jateamento ou distribuição por contato que com serigrafia.
[0040] Um ou mais componentes eletrônicos 7 são então depositados nas segundas pastilhas de conexão 16, nas quais uma gotícula de solda 25 foi depositada antecipadamente (vide Figura 6g). O um ou mais componentes eletrônicos 7 são, por exemplo, componentes passivos. Mais particularmente, pode ser uma questão de capacitores que permitem a capacitância do circuito da antena presente no corpo do cartão 6 e conectados ao primeiro módulo 2 a ser correspondido. Por exemplo, esses componentes eletrônicos 7 apresentam um formato geralmente paralelepípedo com comprimento total compreendido entre 0,4 e 1,0 mm, uma largura compreendida entre 0,2 e 0,5 mm e uma altura compreendida entre 0,2 e 0,5 mm. Em cada extremidade longitudinal desses paralelepípedos são formados terminais eletricamente condutores que se estendem sobre toda a largura e toda a altura dos componentes eletrônicos 7 e sobre um segmento da dimensão que corresponde ao comprimento desses componentes eletrônicos 7. Esses componentes eletrônicos 7 são colocados sobre as segundas pastilhas de conexão 16 usando uma técnica de seleção e colocação. Geralmente custa menos implementar esses componentes eletrônicos fundíveis 7 que implementar componentes eletrônicos 7 a serem conectados usando fios. Na Figura 4, duas regiões 26, 27 das pastilhas de conexão 15 foram mostradas. Em uma primeira região 26, duas pastilhas de conexão 15 foram produzidas para conectar um componente eletrônico 7 entre elas. Em uma segunda região 27, quatro pastilhas de conexão 15 foram produzidas para conectar dois componentes eletrônicos 7. Assim, é possível conectar um número variável de componentes eletrônicos 7, dependendo das exigências.
[0041] Em seguida, o circuito obtido antecipadamente é submetido a um refluxo com um perfil de temperatura com um pico a 250°C para refluir as gotículas de solda 25 depositadas nas segundas pastilhas de conexão 16. A máscara de solda 20 permite que a disseminação e a altura das gotículas de solda 25 durante a operação de refluxo seja controlada.
[0042] Então, deposita-se um chip 5 sobre a primeira face do substrato e é conectada às segundas pastilhas de conexão 16 usando fios eletricamente condutores 17. Essa conexão é atingida por ultrassonografia.
[0043] Um material de encapsulamento 26 (uma resina) é então depositado sobre o chip 5 e os fios 7 a fim de protege-los. Para não adicionar muita espessura ao primeiro módulo 2, o material de encapsulamento 26 pode não ser depositado sobre os componentes eletrônicos 7. Alternativamente, o material de encapsulamento 26 também é depositado sobre um ou mais componentes eletrônicos 7. Se necessário, a cavidade na qual o primeiro módulo 2 deve ser alojado é fresada a uma profundidade maior no corpo do cartão 6.
[0044] Todas as operações descritas acima são vantajosamente implementadas continuamente rolo a rolo.
[0045] Na descrição acima, as operações de colocação e conexão do chip 5 foram realizadas após as operações de colocação e conexão dos componentes eletrônicos 7. De acordo com uma variante, a ordem dessas operações é invertida.
[0046] Acima, descreveu-se um processo que compreendeu a provisão de um material complexo 100 compreendendo um substrato 9 feito de material dielétrico ao qual foi laminada uma primeira camada 21 ou folha feita de um primeiro material eletricamente condutor, então cujo substrato foi adicionado uma segunda camada 23 de material eletricamente condutor, após perfuração dos poços de conexão 18. Alternativamente, o processo compreende a provisão de um material complexo (não ilustrado) compreendendo um substrato dielétrico ou portador de cada uma das faces que são laminadas as primeira e segunda camadas de material eletricamente condutor. Os poços de conexão são então formados usando um feixe de laser, através da primeira camada de material eletricamente condutor e do substrato.

Claims (16)

  1. PROCESSO PARA MANUFATURA DE UM MÓDULO (2) PARA UM CARTÃO COM CHIP (1), caracterizado por compreender operações que consistem em: provisão de um substrato dielétrico (9) que porta uma primeira camada (21) de material eletricamente condutor em uma primeira face principal (10) do substrato (9), e uma segunda camada (23) de material eletricamente condutor em uma segunda face principal (11) do substrato (9), fixação de pelo menos um circuito integrado (5) ao substrato (9), na lateral de sua primeira face principal (10), e na conexão com o dito pelo menos um circuito integrado (5) com as primeiras pastilhas de conexão (15), em que compreende ainda uma ou mais operações nas quais uma solda fundível (25) é depositada sobre as segundas pastilhas de conexão (16) formada na primeira camada (21) do material eletricamente condutor e pelo menos um componente eletrônico (7) é conectado às segundas pastilhas de conexão (16) por refluxo da solda (25).
  2. PROCESSO, de acordo com a reivindicação 1, caracterizado por compreender uma operação na qual uma máscara de solda (20) é depositada na primeira face principal (10) do substrato (9) antes do refluxo da solda (25).
  3. PROCESSO, de acordo com qualquer uma das reivindicações 1 ou 2, caracterizado pela operação de refluxo da solda (25) ser realizada antes da operação na qual o circuito integrado (5) é conectado às primeiras pastilhas de conexão (15).
  4. PROCESSO, de acordo com qualquer uma das reivindicações 1 ou 2, caracterizado pela operação de refluxo da solda (25) ser realizada após a operação na qual o circuito integrado (5) é conectado às primeiras pastilhas de conexão (15).
  5. PROCESSO, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo circuito integrado (5) ser conectado às primeiras pastilhas de conexão, usando-se fios (17).
  6. PROCESSO, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pela solda (25) apresentar um ponto de fusão compreendido entre 130 e 250°C.
  7. PROCESSO, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pela solda (25) ser depositada usando uma técnica escolhida a partir da lista a seguir: jateamento, distribuição por contato, transferência de pino e serigrafia.
  8. PROCESSO, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado por compreender uma operação de depósito de um material de encapsulamento (26) no circuito integrado (5) sem cobrir o componente eletrônico (7) com esse material de encapsulamento (26).
  9. PROCESSO, de acordo com qualquer uma das reivindicações 1 a 8, caracterizado pelas segundas pastilhas de conexão (16) apresentarem um comprimento (X) igual a 400 ± 50 pm, uma largura (Y) igual a 300 ± 50 pm e em que a distância (S) entre as segundas pastilhas de conexão (16) é igual a 300 ± 50 pm.
  10. MÓDULO DE CARTÃO COM CHIP compreendendo um substrato dielétrico (9) portando uma primeira camada (21) de material eletricamente condutor em uma primeira face principal (10) do substrato (9), uma segunda camada (23) de material eletricamente condutor em uma segunda face principal (11) do substrato, um circuito integrado (5) fixado seguramente ao substrato (9) na lateral de sua primeira face principal (10) e conectado às primeiras pastilhas de conexão (15), caracterizado por compreender ainda pelo menos um componente eletrônico fundível (7) conectado às segundas pastilhas de conexão (16) formadas na primeira camada (21) de material eletricamente condutor, usando uma solda fundível (25) depositada e em refluxo nas segundas pastilhas de conexão (16).
  11. MÓDULO DE CARTÃO COM CHIP, de acordo com a reivindicação 10, caracterizado pelo componente eletrônico (7) ser um componente passivo.
  12. MÓDULO DE CARTÃO COM CHIP, de acordo com qualquer uma das reivindicações 10 e 11, caracterizado pela solda (25) ser uma liga que compreende pelo menos dois elementos da lista a seguir: bismuto, estanho, prata e cobre.
  13. MÓDULO DE CARTÃO COM CHIP, de acordo com qualquer uma das reivindicações 10 a 12, caracterizado por um material de encapsulamento (26) circundar o circuito integrado (5) sem cobrir o componente eletrônico (7).
  14. MÓDULO DE CARTÃO COM CHIP, de acordo com qualquer uma das reivindicações 10 a 13, caracterizado pelo componente eletrônico (7) possuir duas extremidades longitudinais e um terminal a ser soldado em cada extremidade longitudinal, a distância entre os terminais sendo maior ou igual à distância (S) entre as respectivas pastilhas de conexão (16).
  15. MÓDULO DE CARTÃO COM CHIP, de acordo com a reivindicação 14, caracterizado pelas segundas pastilhas de conexão (16) terem um comprimento (X) igual a 400 ± 50 pm, uma largura (Y) igual a 300 ± 50 pm e em que a distância (S) entre as segundas pastilhas de conexão (16) é igual a 300 ± 50 pm.
  16. CARTÃO COM CHIP, caracterizado por compreender um corpo do cartão (6) e uma cavidade na qual aloja-se um módulo, de acordo com qualquer uma das reivindicações 10 a 14.
BR102021021670-0A 2020-10-30 2021-10-28 Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip BR102021021670A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2011177 2020-10-30
FR2011177A FR3115904B1 (fr) 2020-10-30 2020-10-30 Procédé de fabrication d’un module de carte à puce avec composant électronique soudé

Publications (1)

Publication Number Publication Date
BR102021021670A2 true BR102021021670A2 (pt) 2022-05-17

Family

ID=74860012

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102021021670-0A BR102021021670A2 (pt) 2020-10-30 2021-10-28 Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip

Country Status (10)

Country Link
US (1) US11894295B2 (pt)
EP (1) EP3992855B1 (pt)
JP (1) JP2022074124A (pt)
KR (1) KR20220058448A (pt)
CN (1) CN114444640A (pt)
BR (1) BR102021021670A2 (pt)
CA (1) CA3135876A1 (pt)
FR (1) FR3115904B1 (pt)
MX (1) MX2021013258A (pt)
TW (1) TW202236167A (pt)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063555B1 (fr) * 2017-03-03 2021-07-09 Linxens Holding Carte a puce et procede de fabrication d’une carte a puce
FR3111215B1 (fr) * 2020-06-04 2022-08-12 Linxens Holding Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module
CN115939074B (zh) * 2023-03-13 2023-08-22 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846446B1 (fr) * 2002-10-28 2005-02-18 Oberthur Card Syst Sa Carte a puce comportant un composant debouchant et un procede de fabrication
KR102546450B1 (ko) * 2015-11-22 2023-06-21 오르보테크 엘티디. 프린팅된 3-차원 구조들의 표면 특성들의 제어
EP3182507A1 (fr) 2015-12-15 2017-06-21 Gemalto Sa Module antenne simple face avec composant cms
US10089568B2 (en) * 2016-06-01 2018-10-02 CPI Card Group—Colorado, Inc. IC chip card with integrated biometric sensor pads
US10783337B2 (en) * 2016-08-16 2020-09-22 CPI Card Group—Colorado, Inc. IC chip card
WO2019045638A1 (en) * 2017-08-28 2019-03-07 Smartflex Technology Pte Ltd INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THEM

Also Published As

Publication number Publication date
CA3135876A1 (en) 2022-04-30
MX2021013258A (es) 2022-05-02
US20220139818A1 (en) 2022-05-05
EP3992855B1 (fr) 2024-03-06
EP3992855A1 (fr) 2022-05-04
TW202236167A (zh) 2022-09-16
FR3115904A1 (fr) 2022-05-06
CN114444640A (zh) 2022-05-06
FR3115904B1 (fr) 2023-11-17
US11894295B2 (en) 2024-02-06
KR20220058448A (ko) 2022-05-09
JP2022074124A (ja) 2022-05-17

Similar Documents

Publication Publication Date Title
BR102021021670A2 (pt) Processo para manufatura de um módulo para um cartão com chip, módulo de cartão com chip e cartão com chip
KR920006329B1 (ko) 카드구조 및 ic카드
KR101285907B1 (ko) 전자식 인터페이스 장치 및 그 제조 방법과 시스템
CN101752084B (zh) 电子部件以及电子部件内置基板
US4460825A (en) Carrier element for an IC module
ES2289770T3 (es) Circuito electronico, en particular para un dispositivo medico implantable activo tal como un estimulador o desfibrilador cardiaco, y su procedimiento de realizacion.
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
EP3007102B1 (en) Semiconductor device and method for manufacturing semiconductor device
CN109698177B (zh) 半导体装置封装及其制造方法
BRPI0809495A2 (pt) Cartão com chip com interface de comunicação dual
JP4257679B2 (ja) 電子ラベルおよび同製造方法
ES2264911T3 (es) Procedimiento de fabricación de una tarjeta de doble interfaz y tarjeta de microcircuito así obtenida
US7633763B1 (en) Double mold memory card and its manufacturing method
GB2279907A (en) Flexible mountings for electronic components in smart cards.
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
CN112687635A (zh) 半导体设备封装
JP3824742B2 (ja) 電子回路のパッケージ構造
US10804226B2 (en) Method for manufacturing chip cards and chip card obtained by said method
ES2582159T3 (es) Procedimiento para la fabricación de tarjetas inteligentes
CN108962868B (zh) 封装结构及其制法
JP3988250B2 (ja) 多層回路基板の製造方法
JP6577315B2 (ja) チップ抵抗器の製造方法
EP0706693B1 (en) An integrated circuit card
TWI837693B (zh) 電路板、應用其的顯示裝置、及顯示裝置的製作方法
TWI324385B (en) Multiple die integrated circuit package

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]