JP2022074124A - はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法 - Google Patents

はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法 Download PDF

Info

Publication number
JP2022074124A
JP2022074124A JP2021177763A JP2021177763A JP2022074124A JP 2022074124 A JP2022074124 A JP 2022074124A JP 2021177763 A JP2021177763 A JP 2021177763A JP 2021177763 A JP2021177763 A JP 2021177763A JP 2022074124 A JP2022074124 A JP 2022074124A
Authority
JP
Japan
Prior art keywords
solder
dielectric substrate
connection pad
chip card
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021177763A
Other languages
English (en)
Inventor
クリストフ・マチュー
Mathieu Chiristophe
ギヨーム・ガンベール
Gimbert Guillaume
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of JP2022074124A publication Critical patent/JP2022074124A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
    • G06K19/0718—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor the sensor being of the biometric kind, e.g. fingerprint sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13213—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Automation & Control Theory (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)
  • Lubricants (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Figure 2022074124000001
【課題】従来生産されたチップに加えて部品を備えるチップカードモジュールを製造するための方法を改善することに少なくとも部分的に貢献すること。
【解決手段】本発明はチップカードモジュールを製造するための方法に関する。当該方法は、誘電体基板（９）の背面に配置される導電性材料の層に形成された接続パッド（１６）上に溶融可能なはんだが堆積され、かつはんだをリフローすることによって少なくとも１つの電子部品がこれら接続パッド（１６）に接続される１つ以上の工程を含む。本発明は、この方法を使用して得られたチップカードモジュールに関する。本発明はそうしたモジュールを備えるチップカードに関する。
【選択図】図４

Description

本発明は、チップカードの分野に関する。
チップカードは、一般的に、チップつまり集積回路を備えるモジュールが内部に収容されるプラスチックカード本体から形成されており、チップは、接触してあるいは非接触でカードリーダと通信することを目的として、複数の接点および／またはアンテナに電気的に接続される。アンテナと、チップを備えるモジュールとは別に、他の電気回路要素および／または他の電子部品がカード本体に組み込まれてもよい。これは特に、セキュリティを強化するためまたはチップカードの使用法を簡略化するために指紋を読み取るための生体認証センサーが使用される場合に当てはまる。
しかしながら、チップカードの本体への電子部品の組み込みは、カード本体の様々な構成層を積層する間に問題を引き起こすことがある。具体的には、発生する可能性のある問題には、例えばこれら部品の劣化、これら層の間に１つ以上の部品を挿入した結果として生じ得る外観を悪くする膨れ、および電子部品の接続を意図された接続領域の位置における積層後の不正確さが含まれる。
１つの解決法は、チップをすでに備えるかまたはチップを受け入れるよう意図されたモジュール内に少なくとも特定の部品を組み込むことを含む（例えばモジュール上に複数の部品を備えるチップカードの例に関して、特許文献１、特許文献２および特許文献３を参照されたい。）具体的には、このモジュールはキャビティに収容されており、当該キャビティは基本的にカードの構成層を積層した後にカードの本体をフライス加工することによって形成される。そのため例えばこれら部品は積層工程を経ていない。
米国特許出願公開第２０１９／２９４９４３号明細書 カナダ国特許出願公開第２５０３６８８号明細書 米国特許出願公開第２０１９／３４０３９８号明細書
本発明は、この状況に対処し、かつそうしたモジュールによって従来生産されたチップに加えて部品を備えるチップカードモジュールを製造するための方法を改善することに少なくとも部分的に貢献することを目的とする。
したがって、本発明によれば、チップカードのためのモジュールを製造するための方法が提供され、当該方法は：
－ 誘電体基板の第１の主要面上に導電性材料の第１の層を担持しかつ基板の第２の主要面上に導電性材料の第２の層を担持する誘電体基板を提供するステップ、および、
－ 基板の第１の主要面の側において集積回路を基板に固定し、かつこの集積回路を第１の接続パッドに接続するステップと、
からなる工程を含む。
この方法は、導電性材料の第１の層に形成された第２の接続パッド上に溶融可能なはんだが堆積され、かつ第２の接続パッドに事前に堆積されたはんだをリフローすることによって少なくとも１つの電子部品が第２の接続パッドに接続される１つ以上の工程をさらに含む。
したがって、本発明のおかげで、チップカードモジュールの製造において積層に影響を受けやすい電子部品を使用することが可能となる。集積回路は、ワイヤボンディングまたはフリップチップ技術を使用して接続されてもよい。チップがフリップチップ技術を使用して接続される場合、その接続は、導電性ペーストを使用して、あるいはさらに溶融はんだを使用して溶融はんだをリフローする工程（任意選択的には１つ以上の他の電子部品を接続できるようにする工程と同じ工程）を用いてなされてもよい。当業者は、ワイヤボンディングに先立つリフローステップがワイヤボンディング用の接続パッドを汚染する傾向があると確信しあるいは対照的にチップが事前に接続されている場合はリフロー温度がチップを劣化させ得ると確信しており、チップがワイヤボンディングを使用して接続される場合、所定のキャリア上における２つの接続技術つまりワイヤボンディングおよびリフローはんだ付けを組み合わせることは当業者のそうした先入観に合わない。
チップカードモジュールを製造するためのこの方法は、任意選択的に、以下の特徴のうちの１つ以上を備えるが、各々の特徴は他の特徴とは独立しているかまたは各々の特徴は他の１つ以上の他の特徴と組み合わせられると考えられる：
－ 前記方法は、はんだがリフローされる前に、はんだマスクが基板の第１の主要面上に堆積される工程を含む；
－ はんだをリフローする工程は、集積回路が第１の接続パッドに接続される工程の前に実施され；代替的には、はんだ材料をリフローする工程は、集積回路が第１の接続パッドに接続される工程の後に実施される；
－ 集積回路は、ワイヤを使用して、第１の接続パッドに接続される；
－ はんだ１３０から２５０°Ｃの融点を有する；
－ はんだは、ジェット、接触分注、ピン転写、およびスクリーン印刷のリストから選択される技術を使用して堆積される；
－ 上記方法は、集積回路上に封入材料を堆積する工程を含んでおり、この封入材料で電子部品をカバーすることなく、ワイヤがこの集積回路を第１の接続パッドに接続する。
さらに別の態様によれば、本発明はチップカードモジュールに関し、当該チップカードモジュールは、基板の第１の主要面上に導電性材料の第１の層を担持しかつ基板の第２の主要面上に導電性材料の第２の層を担持する誘電体基板と、第１の主要面の側において基板にしっかりと固定される集積回路であって、任意選択的にワイヤを使用して第１の接続パッドに接続される集積回路と、を備える。このモジュールは、はんだ接続第２のパッド上に堆積されかつリフローされる溶融可能なはんだを使用して、導電性材料の第１の層に形成された第２の接続パッドに接続された少なくとも１つのはんだ付け可能な電子部品をさらに備える。
このチップカードモジュールは、任意選択的に、以下の特徴の１つおよび／または別の特徴を備えており、各々の特徴は他の特徴とは独立しているかまたは各々の特徴は他の１つ以上の他の特徴と組み合わせられると考えられる：
－ 電子部品は受動素子である；
－ はんだは、ビスマス、スズ、銀および銅のリストからの少なくとも２つの成分を含む所定の合金であり得る合金である；
－ 封入材料は、電子部品をカバーすることなく、集積回路を取り囲む。
さらに別の態様によれば、本発明は、カード本体と、本発明に基づく方法を使用して製造されたモジュールが収容されるキャビティと、を備えるチップカードに関する。
本発明のさらなる態様、目的および利点は、非限定的な例を目的として与えられる添付の図面を参照して、以下の詳細な説明を読むことで明らかになろう。
チップカードの一例を示す斜視図である。 図１に例示されるようなチップカード内の回路および部品の機構の一例を概略的に示す図である。 本発明に基づくモジュールの一実施形態の例に対応するプリント回路基板の一部分の、その前面から見た概略立面図である。 図３に例示されるモジュールの一実施形態の例に対応するプリント回路基板の一部分の、その背面から見た概略立面図である。 図４の細部を概略的に示す図である。 本発明に基づくチップカードモジュールを製造するための方法の一例のさまざまなステップを概略的に示す図である。
本発明に基づくチップカード１の一例を図１に示す。この例では、チップカード１はＩＤ－１形式の銀行カードである。このチップカード１は、コネクタ３と第２のモジュール４とを備える第１のモジュール２を備える。第１のモジュール２は、例えば、ＩＳＯ７８１０の規格に適合するＥＭＶモジュール（ＥＭＶはユーロペイマスターカードビザを意味する）である。コネクタ３は、電子チップ５とカードリーダとの間でデータを交換することを目的として、第１のモジュール２に取り付けられた電子チップ５（図６参照）をカードリーダに電気的に接続することができる。
デュアルインターフェースチップカード１、つまり接触してあるいは非接触で読み取ることができるチップカードの場合、アンテナがチップカード１の本体６に組み込まれている。このアンテナは、例えば、第１のモジュール２内に配置されるチップに接続されている。このアンテナは、チップ５と非接触型カードリーダとの間で非接触式のデータ交換を可能にする。このアンテナ、またはカード本体６に配置される電気回路の別の部分は、チップカード１に組み込まれる第２のモジュール４に電気的に接続されてもよい。第２のモジュール４は、例えば生体認証モジュールである。続いてこの第２のモジュール４は、例えば、指紋を認識するための生体認証センサーを備える。第２のモジュール４は例えば、生体認証センサーによって読み取られた指紋がこのチップカード１を使用する権限を与えられているユーザの指紋に対応しているかどうかを特定できる。この場合、チップ５とリーダーとの間の非接触通信が許可され得る。他の部品（例えば発光ダイオード）が任意選択的にカード本体６に収容されている。
図２に例示されるように、第１および第２のモジュール２、４は、誘電体キャリアを使用して形成されたインレイ（嵌め込み要素）上に形成された電気回路を介して通信する。この電気回路は、誘電体キャリアに埋め込まれた１つ以上の導線を使用して、または実際に、誘電体キャリアとともに積層された導電性材料の層にエッチングされた導電性トラックを使用して、もしくは、誘電体キャリアに対して積層される前に導電性材料の層から切り出した導電性トラックを使用して、作成されてもよい。次に、インレイおよびその電気回路は、カード本体６を形成するために、さまざまなプラスチック層（１つ以上の補償層、１つ以上の仕上げ層、１つ以上の印刷層など）で積層される。公知のように、キャビティはカード本体６におけるフライス加工によって作成される。第１および第２のモジュール２、４はこれらキャビティに組み込まれており、これらのキャビティ内では第１および第２のモジュール２、４は、カード本体６に事前に組み入れられた電気回路に接続されている。
本発明の１つの利点は、カード本体６に配置しないことが好ましい１つ以上の電子部品７を、第１のモジュール２内にまとめることができることである。このため、第１のモジュール２は特定の方法で製造される。
図３から図５は、プリント回路基板８の一部分を示す。この部分は、プリント回路基板８のうちモジュールを形成するよう意図された領域に対応しているが、プリント回路基板８は、図３から図５に示されている領域と多くの同一または類似の領域を備えている。これら領域は、プリント回路基板ストリップの幅にわたって所定のピッチで繰り返され、かつ任意選択的には、このプリント回路基板ストリップの長さにわたって別のピッチで繰り返される。ストリップは、所定の方法を使用してオープンリール式で連続的に処理され、その例示の１つが以下に説明される。
第１のモジュール２は、誘電体キャリアまたは基板９を備える。この誘電体基板９は２つの主要面：「背面」または「結合面」と称される第１の面１０と、「前面」または「接触面」と称される第２の面１１と、を有する。導電性ランド１２は、以下で説明する方法を使用して、第１および第２の面１０、１１の各々に作成される。第２の面１１（前面）において、導電性ランド１２は、カードリーダとの接触を介して一時的な通信を確立するよう意図された接点１３に本質的に対応している。第１の面１０（背面）において、導電性ランド１２は、トラック１４と接続パッド１５、１６とに対応している。接続パッド１５、１６は、チップ５と、第１の面１０に固定される１つ以上の電子部品７とを接続するのに役立つ。第１の接続パッド１５のいくつかは、導電性の接続ワイヤ１７（図６を参照）を使用して、チップ５を導電性トラック１４に接続するために使用される。第２の接続パッド１６のいくつかは、１つ以上の電子部品７を導電性トラック１４にはんだ付けすることによって接続するために使用される。さらに、導電性トラック１４は、第１および第２のパッド１５、１６を、カード本体６に組み込まれる電気回路に第１のモジュール２を接続するよう意図された接続ランド１９に、または接点１３との接続を基板９を通して可能にする接続ウェル１８に、電気的に接続する。
図４および図５に例示されるように、はんだマスク２０は、第２の接続パッド１６の周りに配置される。はんだマスクは基板９上に堆積される。はんだマスク２０は、第２の接続パッド１６に接続された導電性トラック１４を部分的にカバーするが、第２の接続パッド１６はカバーされていないままにされる。ＮＳＭＤ構成（ＮＳＭＤは非はんだマスク定義を意味する）では、例えば５０μｍから２００μｍの幅を備えるスペースが、第２の接続パッド１６とはんだマスク２０との間において第２の接続パッド１６の周りに残されている。ＳＭＤ構成（ＳＭＤははんだマスク定義を意味する）では、例えば５０μｍから２００μｍの幅を備えるオーバーラップの領域が、第２の接続パッド１６をカバーする。
ＳＭＴ方法（ＳＭＴは表面実装技術を意味する）の実施中に、部品の端子をプリント回路基板パッドにはんだ付けするよう意図されたリフロー工程中に望ましくない影響が生じる可能性があることが知られている。この望ましくない影響は、トゥームストーン現象またはマンハッタン現象、あるいはさらにチップリフティングとして公知であり、部品をプリント回路基板の平面から離れるよう回転させる。回転される部品の端子の１つは、はんだによって接続されてもよいが、端子のもう１つは（リフローされたはんだから）切り離される。図５は、第２の接続パッド１６の付近におけるプリント回路基板の一部分を示す。これら接続パッド１６は、長さＸおよび幅Ｙを有しており、かつ距離Ｓによって離間されている。
本発明者らは、Ｘの値が４００μｍに等しく、Ｙの値が４００μｍに等しく、かつ距離Ｓが４００μｍに等しい状態では、０２０１タイプ（国際ＥＩＡＪ規格に準拠した体系化された形式：長さおよび幅は１００分の１インチであり、コードの最初の２桁または３桁は長さを表し、かつ最後の２桁は幅を表す）の部品に関して、トゥームストーン現象が１０％以上のケースで発生することを観測した。そのため、０２０１タイプの部品に関して、その寸法は：部品の長さは０．６±０．０３ｍｍであり、部品の幅は０．３±０．０３ｍｍであり、かつ当該長さに平行にはんだ付けされる端子の寸法は、０．１５±０．０５ｍｍである。対照的に、本発明者らは、Ｘが４００±５０μｍに等しく、Ｙが３００±５０μｍに等しく、かつＳが３００±５０μｍに等しい場合、０２０１タイプの部品に関して、トゥームストーン現象は１％未満のケースでのみ発生することも見出した。そのため、有利なことに、本明細書で説明される実施形態の例では上述のＸ、Ｙ、およびＳの値が採用される。より一般的には、接続パッド１６間の距離Ｓが、部品の長さから当該長さに平行にはんだ付けされる端子の寸法の２倍を引いたものに対応する距離以下であるかまたはそれに近い場合、トゥームストーン現象は減少する。言い換えると、電子部品７は、２つの長手方向端部と、各長手方向端部にはんだ付けされる端子とを有しており、端子間の距離は、それぞれの接続パッド１６間の距離Ｓ以上であるかまたはそれに近い。さらに基本的な部品の寸法を以下に示す。任意選択的には、一方では距離Ｓが減少すると部品はリフローはんだ上にさらに載り、他方では接続パッド１６の面積が減少すると部品を離れるよう回転させる傾向のある力が小さくなることが知られているように、Ｘ、ＹおよびＳの値は場合により変更される。これら２つの影響のいずれかまたは両方は、トゥームストーン現象が発生する頻度を制限することができる。
第１のモジュール２の実施形態の一例を製造するための方法の例を、図６を参照して以下に説明する。
この方法は、誘電体材料から作られた基板９を備える複合材料１００を提供するステップを含み、当該基板９に、第１の層２１または第１の導電性材料から作られるフォイルが積層される（図６ａを参照）。例えば、基板９の誘電体材料は、ポリイミドまたはエポキシガラス合成体であり、その厚さは、２５ミクロンから１００ミクロンであり、好ましくは１００ミクロンに等しく、導電性材料の第１の層２１は、銅または銅合金から作られており、その厚さは、１２ミクロンから７０ミクロンであり、好ましくは３５ミクロンに等しい。
工業的な観点から高性能である本発明に基づく方法の実施を達成するために、この複合材料１００は、有利なことにロールで提供され、その方法はオープンリール式で実施される。複合材料１００は、被覆、例えば銅被覆の形態で提供されてもよい。代替的には、複合材料１００は、誘電体基板９と、導電性材料の第１の層２１と、誘電体基板と導電性材料の第１の層との間の接着剤（例えばエポキシ）の層と、を備える形態で提供されてもよい。例えば接着剤は、１０ミクロンから２５ミクロンの厚さを有する。この多層構造の複合材料１００は積層工程を経る。接着剤は、場合により、堆積される時に配合物内に存在する溶剤を除去するために、連続乾燥工程を経る。そのため、接着剤の層は、導電性材料の第１の層を誘電体基板９の第１の面１０に固定可能にする。場合により、積層の後に、接着剤を熱硬化させる工程が続いてもよい。（基板の第１の主要面１０と導電性材料の第１の層２１との間に接着剤の層がない状態で）層状の複合材料を使用することは、以下で説明するリフロー工程中の接着剤の流れに関する問題を回避し得るため、かつチップ５を接続パッドに接続する工程中の接続ワイヤ１７の接着に関する問題を回避し得るため、好ましい。
有利なことに、この方法はまた、接着剤の層（この層は、上述のように潜在的にすでに堆積された層とは異なる）が、例えば基板９の第２の主要面１１上に１０ミクロンから２５ミクロンの厚さで堆積される工程（図示せず）を含む。この接着剤（例えばエポキシ）の層はまた、場合により、堆積される時に配合物内に存在する溶剤を除去するために、連続乾燥工程を経る。
したがって、複合材料１００は、有利なことに、基板９の第１の主要面１０上に導電性材料の第１の層２１を担持しかつ基板９の第２の主要面１１上に接着材料の層を担持する誘電体基板９を備える。そのように形成された複合材料１００は続いて、接続ウェル１８（図６ｂを参照）およびドライブ穴２２（図３および図４を参照）を形成するために穿孔工程を経る（当該工程は有利なことに機械的工程であるが、当該工程は任意選択的にはレーザー切断によって実施されてもよい）。接続ウェル１８およびドライブ穴２２は、複合材料１００（基板９、導電性材料の第１の層２１、基板と導電性材料の第１の層２１との間の任意選択的な接着剤の層、および接着剤の別の層）を通過する。
そうして穿孔された複合材料１００は、導電性材料の第２の層２３を用いた積層工程を経る。この導電性材料の第２の層２３は、止まり穴を形成する（図６ｃを参照）ように、複数の接続ウェル１８うち少なくとも特定の接続ウェル１８を塞ぐ。
次に、フォトリソグラフィー工程が続き、それによって、接続パッド１５、１６および接続トラック１４を第１の主要面１０上に作成することができ、かつ接点１３を第２の主要面１１上に作成することができる。これらステップは、例えば、乾燥フォトレジストフィルムを、基板９の第１および第２の主要面１０、１１をカバーする導電性材料の第１および第２の層２１、２３に対して積層する工程と、これらフォトレジストフィルムをマスクを通して露光させる工程と、フォトレジストを現像する工程と、接続パッド１５、１６、接続トラック１４または他の任意のパターンを形成するために導電性材料の第１および第２の層２１、２３の特定の領域をエッチングする工程と、を含む。
代替的に、接続パッド１５、１６および接続トラック１４は、誘電体基板９の第１の主要面１０に対して接続パッド１５、１６を積層する前に、導電性材料の第１の層２１を切り出すかまたはエッチングすることによって製造される（リードフレーム技術）。
有利なことに、（例えば銅、ニッケル、金、パラジウム、銀またはそれらの合金の）金属層２４を電着する工程が、基板９の第１および第２の主要面１０、１１の両方／いずれかにおいて実施される。これらの電着工程は、例えば、接続パッド１５、１６への接続ワイヤ１７のはんだ付けを容易にすることを意図している。
次に、はんだマスク２０が、はんだ２５を受け入れるよう意図された第２の接続パッド１６の周りに堆積される（図６ｅおよび図６ｆを参照）。有利なことに、はんだマスク２０は、感光性エポキシ材料(photo-imageable epoxy material)から作られる。これによって、特にオープンリール式で、第２の接続パッド１６を取り囲むパターンをより正確に作成することができる。はんだマスク２０は、１３ミクロンから５８ミクロンの厚さ、好ましくは３８ミクロンに等しい厚さを有する。
次に、はんだマスク２０によって取り囲まれかつ電子部品７に接続されるよう意図された第２の接続パッド１６上にはんだ２５を堆積する工程が続く（図６ｆおよび図６ｇを参照）。例えば、はんだ２５は、「ＳＡＣ３０５」との名称で知られているスズ（９６．５％）、銀（３％）および銅（０．５％）の合金で構成されており、その融点は約２２０℃である。はんだ２５を堆積するこの工程は、例えば、接触分注によって、またはジェットによって、またはスクリーン印刷によって、またはピン転写によって実施される。電子部品７が小さなサイズのものである場合、部品の配置を実現可能にしかつ信頼できるようにするためにはんだ２５の液滴のサイズは十分に小さくなければならないので、ジェットまたは接触分注による堆積は有利である。例えば、０２０１タイプまたは０１００５タイプの体系化された形式の部品の配置に関して、はんだ２５の液滴の直径は２００ミクロンを超えないことが望まれており、これは、スクリーン印刷を用いるよりもジェットまたは接触分注を用いてより容易に達成することができる。
次に、１つ以上の電子部品７が、はんだ２５の液滴が事前に堆積されている第２の接続パッド１６上に堆積される（図６ｇを参照）。１つ以上の電子部品７は例えば受動素子である。より具体的には、カード本体６内に存在しかつ第１のモジュール２に接続されているアンテナ回路の静電容量を一致させることができるコンデンサが論点となってもよい。例えば、そうした電子部品７は、０．４ｍｍから１．０ｍｍの全長を有しかつ、０．２ｍｍから０．５ｍｍの幅と０．２ｍｍから０．５ｍｍの高さとを有する、略平行六面体の形状を有する。これら平行六面体の各長手方向端部には、電子部品７の幅全体および高さ全体にわたって、かつこれら電子部品７の長さに対応する寸法の一部にわたって延在する導電性端子が形成されている。これら電子部品７は、ピックアンドプレース技術を使用して第２の接続パッド１６上に配置される。一般的に、これらはんだ付け可能な電子部品７の実装は、ワイヤを使用して接続される電子部品７の実装と比べて低コストとなる。図４には、接続パッド１５の２つの領域２６、２７が示されている。第１の領域２６では、２つの接続パッド１５が、１つの電子部品７をそれらの間で接続することを目的として製造されている。第２の領域２７には、２つの電子部品７を接続することを目的として、４つの接続パッド１５が形成されている。したがって、必要に応じてさまざまな数の電子部品７を接続することができる。
次に、事前に得られた回路は、第２の接続パッド１６上に堆積されたはんだ２５の液滴をリフローするために、温度プロファイルが２５０℃のピークを有するようにリフローされる。はんだマスク２０は、リフロー工程中のはんだ２５の液滴の広がりおよび高さを制御可能にする。
次に、チップ５は、基板の第１の面上に堆積され、導電性ワイヤ１７を使用して第２の接続パッド１６に接続される。この接続は超音波によって達成される。
次に、封入材料２６（樹脂）が、チップ５およびワイヤ１７を保護するために、チップ５およびワイヤ１７上に堆積される。第１のモジュール２に過剰な厚さを追加しないために、封入材料２６は、電子部品７上に堆積されなくてもよい。代替的には、封入材料２６はまた、１つ以上の電子部品７上に堆積される。必要に応じて、第１のモジュール２を収容する必要のあるキャビティが、カード本体６においてより大きな深さまでフライス加工される。
有利なことに、上述の工程すべては連続的にオープンリール式で実施される。
上記説明では、チップ５を配置しかつ接続する工程は、電子部品７を配置しかつ接続する工程の後に実施される。一変形例によれば、これらの工程の順序は反対である。
上記説明では、第１の導電性材料から作られた第１の層２１またはフォイルが積層された誘電体材料で作られた基板９であって、当該基板９には接続ウェル１８の穿孔後に導電性材料の第２の層２３が基板に追加される基板９を備える複合材料１００を提供するステップを含む方法が説明されている。代替的に、この方法は、誘電体基板またはキャリアを備える複合材料（図示せず）を提供するステップを含み、基板またはキャリアの各面には、導電性材料の第１および第２の層が積層される。次に、レーザービームを使用して、導電性材料の第１の層と基板とを通る接続ウェルが形成される。
１ チップカード
２ 第１のモジュール
３ コネクタ
４ 第２のモジュール
５ 集積回路
６ カード本体
７ 電子部品
８ プリント回路基板
９ 誘電体基板
１０ 第１の主要面
１１ 第２の主要面
１２ 導電性ランド
１３ 接点
１４ 接続トラック
１５ 第１の接続パッド
１６ 第２の接続パッド
１７ 接続ワイヤ
１８ 接続ウェル
１９ 接続ランド
２０ マスク
２１ 第１の層
２２ ドライブ穴
２３ 第２の層
２４ 金属層
２６ 第１の領域
２７ 第２の領域
１００ 複合材料

Claims (16)

  1. チップカード（１）のためのモジュール（２）を製造するための方法であって、
    誘電体基板（９）を提供するステップであって、前記誘電体基板（９）は、前記誘電体基板（９）の第１の主要面（１０）上に導電性材料の第１の層（２１）を担持しかつ前記誘電体基板（９）の第２の主要面（１１）上に導電性材料の第２の層（２３）を担持する、ステップと、
    前記誘電体基板（９）の前記第１の主要面（１０）の側において、前記誘電体基板（９）に少なくとも１つの集積回路（５）を固定し、かつ少なくとも１つの前記集積回路（５）を第１の接続パッド（１５）に接続するステップと、
    を含み、
    導電性材料の前記第１の層（２１）に形成される第２の接続パッド（１６）上に溶融可能なはんだ（２５）を堆積し、かつ前記はんだ（２５）をリフローすることによって、少なくとも１つの電子部品（７）を前記第２の接続パッド（１６）に接続する１つ以上の工程をさらに含むことを特徴とする方法。
  2. 前記はんだ（２５）がリフローされる前に、はんだマスク（２０）が前記誘電体基板（９）の前記第１の主要面（１０）に堆積される工程を含むことを特徴とする請求項１に記載の方法。
  3. 前記はんだ（２５）をリフローする工程は、前記集積回路（５）が前記第１の接続パッド（１５）に接続される工程の前に実施されることを特徴とする請求項１または請求項２に記載の方法。
  4. 前記はんだ（２５）をリフローする工程は、前記集積回路（５）を前記第１の接続パッド（１５）に接続する工程の後に実施されることを特徴とする請求項１または請求項２に記載の方法。
  5. 前記集積回路（５）は、ワイヤ（１７）を使用して、前記第１の接続パッドに接続されることを特徴とする請求項１から請求項４のいずれか一項に記載の方法。
  6. 前記はんだ（２５）は、１３０℃から２５０℃の融点を有することを特徴とする請求項１から請求項５のいずれか一項に記載の方法。
  7. 前記はんだ（２５）は、ジェット、接触分注、ピン転写、およびスクリーン印刷のリストから選択された技術を使用して堆積されることを特徴とする請求項１から請求項６のいずれか一項に記載の方法。
  8. 封入材料（２６）を前記集積回路（５）上に、前記電子部品（７）を前記封入材料（２６）でカバーすることなく、堆積する工程を含むことを特徴とする請求項１から請求項７のいずれか一項に記載の方法。
  9. 前記第２の接続パッド（１６）は、４００±５０μｍに等しい長さ（Ｘ）と、３００±５０μｍに等しい幅（Ｙ）とを有しており、かつ前記第２の接続パッド（１６）間の距離（Ｓ）は３００±５０μｍに等しいことを特徴とする請求項１から請求項８のいずれか一項に記載の方法。
  10. 誘電体基板（９）を備えるチップカードモジュールであって、前記誘電体基板（９）は、前記誘電体基板（９）の第１の主要面（１０）上に導電性材料の第１の層（２１）を担持しかつ前記誘電体基板（９）の第２の主要面（１１）上に導電性材料の第２の層（２３）を担持しており、集積回路（５）が、前記誘電体基板（９）の前記第１の主要面（１０）の側において前記誘電体基板（９）にしっかりと固定されかつ第１の接続パッド（１５）に接続されており、
    少なくとも１つのはんだ付け可能な電子部品（７）をさらに備えており、前記電子部品（７）は、導電性材料の前記第１の層（２１）に形成された第２の接続パッド（１６）に対して、前記第２の接続パッド（１６）上に堆積されかつリフローされる溶融可能なはんだ（２５）を使用して、接続されていることを特徴とするチップカードモジュール。
  11. 前記電子部品（７）は受動素子であることを特徴とする請求項１０に記載のチップカードモジュール。
  12. 前記はんだ（２５）は、ビスマス、スズ、銀および銅のリストから少なくとも２つの成分を含む合金であることを特徴とする請求項１０または請求項１１に記載のチップカードモジュール。
  13. 封入材料（２６）は、前記電子部品（７）をカバーすることなく、前記集積回路（５）を取り囲むことを特徴とする請求項１０から請求項１２のいずれか一項に記載のチップカードモジュール。
  14. 前記電子部品（７）は、２つの長手方向端部と、前記長手方向端部の各々にはんだ付けされる端子とを有しており、前記端子間の距離は、それぞれの前記接続パッド（１６）間の距離（Ｓ）以上であることを特徴とする請求項１０から請求項１３のいずれか一項に記載のチップカードモジュール。
  15. 前記第２の接続パッド（１６）は、４００±５０μｍに等しい長さ（Ｘ）と、３００±５０μｍに等しい幅（Ｙ）とを有しており、
    前記第２の接続パッド（１６）間の距離（Ｓ）は３００±５０μｍに等しいことを特徴とする請求項１４に記載のチップカードモジュール。
  16. カード本体（６）と、請求項１０から請求項１４のいずれか一項に記載のチップカードモジュールが収容されるキャビティと、を備えることを特徴とするチップカード。
JP2021177763A 2020-10-30 2021-10-29 はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法 Pending JP2022074124A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2011177 2020-10-30
FR2011177A FR3115904B1 (fr) 2020-10-30 2020-10-30 Procédé de fabrication d’un module de carte à puce avec composant électronique soudé

Publications (1)

Publication Number Publication Date
JP2022074124A true JP2022074124A (ja) 2022-05-17

Family

ID=74860012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021177763A Pending JP2022074124A (ja) 2020-10-30 2021-10-29 はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法

Country Status (10)

Country Link
US (1) US11894295B2 (ja)
EP (1) EP3992855B1 (ja)
JP (1) JP2022074124A (ja)
KR (1) KR20220058448A (ja)
CN (1) CN114444640A (ja)
BR (1) BR102021021670A2 (ja)
CA (1) CA3135876A1 (ja)
FR (1) FR3115904B1 (ja)
MX (1) MX2021013258A (ja)
TW (1) TW202236167A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063555B1 (fr) * 2017-03-03 2021-07-09 Linxens Holding Carte a puce et procede de fabrication d’une carte a puce
FR3111215B1 (fr) * 2020-06-04 2022-08-12 Linxens Holding Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module
CN115939074B (zh) * 2023-03-13 2023-08-22 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846446B1 (fr) * 2002-10-28 2005-02-18 Oberthur Card Syst Sa Carte a puce comportant un composant debouchant et un procede de fabrication
KR102546450B1 (ko) * 2015-11-22 2023-06-21 오르보테크 엘티디. 프린팅된 3-차원 구조들의 표면 특성들의 제어
EP3182507A1 (fr) 2015-12-15 2017-06-21 Gemalto Sa Module antenne simple face avec composant cms
US10089568B2 (en) * 2016-06-01 2018-10-02 CPI Card Group—Colorado, Inc. IC chip card with integrated biometric sensor pads
US10783337B2 (en) * 2016-08-16 2020-09-22 CPI Card Group—Colorado, Inc. IC chip card
WO2019045638A1 (en) * 2017-08-28 2019-03-07 Smartflex Technology Pte Ltd INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THEM

Also Published As

Publication number Publication date
CA3135876A1 (en) 2022-04-30
MX2021013258A (es) 2022-05-02
US20220139818A1 (en) 2022-05-05
EP3992855B1 (fr) 2024-03-06
EP3992855A1 (fr) 2022-05-04
TW202236167A (zh) 2022-09-16
FR3115904A1 (fr) 2022-05-06
CN114444640A (zh) 2022-05-06
FR3115904B1 (fr) 2023-11-17
US11894295B2 (en) 2024-02-06
KR20220058448A (ko) 2022-05-09
BR102021021670A2 (pt) 2022-05-17

Similar Documents

Publication Publication Date Title
JP2022074124A (ja) はんだ付けされる電子部品を備えるチップカードモジュールを製造するための方法
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
US8011589B2 (en) Wireless IC device and manufacturing method thereof
US10083887B2 (en) Chip component-embedded resin multilayer substrate and manufacturing method thereof
JP4766050B2 (ja) 電子回路装置の製造方法
US9852970B2 (en) Wiring substrate
JP4257679B2 (ja) 電子ラベルおよび同製造方法
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
US20170249545A1 (en) Chip Card Manufacturing Method, and Chip Card Obtained by Said Method
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
JP7474251B2 (ja) チップカード用電子モジュール
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
US10282652B2 (en) Method for producing a single-sided electronic module including interconnection zones
US10804226B2 (en) Method for manufacturing chip cards and chip card obtained by said method
JP2785846B2 (ja) プリント基板回路
CN114868132A (zh) 具有生物辨识功能的卡式基板及其形成方法
JP2007213463A (ja) 非接触データキャリア、非接触データキャリア用配線基板
JP2008097073A (ja) Ｉｃカードモジュール、その製造方法及びｉｃカード
JPH0888315A (ja) 電子モジュールおよびその多層化方法
JP2002151615A (ja) 半導体装置及びその製造方法