ES2213726T3 - Conexion flexible entre un microcircuito y un interfaz con o sin contacto. - Google Patents

Conexion flexible entre un microcircuito y un interfaz con o sin contacto.

Info

Publication number
ES2213726T3
ES2213726T3 ES02015180T ES02015180T ES2213726T3 ES 2213726 T3 ES2213726 T3 ES 2213726T3 ES 02015180 T ES02015180 T ES 02015180T ES 02015180 T ES02015180 T ES 02015180T ES 2213726 T3 ES2213726 T3 ES 2213726T3
Authority
ES
Spain
Prior art keywords
microcircuit
antenna
chip
conductive substance
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES02015180T
Other languages
English (en)
Inventor
Jean-Christophe Fidalgo
Rene-Paul Blanc
Philippe Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Application granted granted Critical
Publication of ES2213726T3 publication Critical patent/ES2213726T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Dispositivo electrónico, tal como una tarjeta inteligente, que comprende por lo menos un microcircuito (44; 80; 86; 102) que está sumergido en una tarjeta soporte (40; 84; 98) y que comprende resaltos de salida (46; 48; 76; 78; 88; 90; 104) conectados a elementos de interfaz constituidos por un terminal (50, 52; 106) y/o una antena (70; 92; 99; 103), en donde se realizan las conexiones (54, 56; 72, 74, 105; 108) entre los resaltos de salida (46, 48; 76, 78; 88, 90; 104) y los elementos de interfaz con una sustancia conductora; caracterizado porque la sustancia conductora depositada mediante una jeringuilla o análogo, es de baja viscosidad y permanece flexible tras su aplicación y su polimerización, y el depósito crea un cordón.

Description

Conexión flexible entre un microcircuito y un interfaz con o sin contacto.
El invento concierne dispositivos electrónicos que comprenden por lo menos un microcircuito que está sumergido en una tarjeta soporte, y conectado a elementos de interfaz constituidos por una regleta de terminales y/o una antena, tales como las tarjetas de circuito (s) integrado (s) con o sin contacto, igualmente denominadas tarjetas inteligentes.
El invento se aplica asimismo, en particular, a las etiquetas electrónicas que se utilizan para identificar productos y que pueden asimilarse a tarjetas inteligentes sin contacto.
El presente invento se refiere, principalmente, a las conexiones entre el microcircuito y los elementos de interfaz, tales como la regleta de terminales y/o una antena.
Existen numerosos procedimientos de fabricación de las tarjetas inteligentes con contacto. La mayoría de esos procedimientos se basa en el ensamblaje del chip en un subconjunto denominado micromódulo, el cual se ensambla utilizando procedimientos tradicionales.
Un primer procedimiento comprende, en primer lugar, el encolado del chip o microcircuito ("denominado Attach") colocando su cara activa con sus resaltos de salida hacia arriba y pegando la cara opuesta sobre una placa soporte dieléctrica.
Seguidamente, se efectúa el microcableado o soldadura de las conexiones ("wire bonding") que consiste en realizar mediante soldaduras la conexión de los resaltos de salida del chip con el terminal de contacto de la chapa de circuito impreso.
Por último, se realiza un recubrimiento de la caja ("potting") que consiste en proteger el chip y los hilos de conexión soldados utilizando una resina.
El documento US-A-5969415 describe un dispositivo de almacenamiento de datos, en el que un chip está conectado a una bobina de antena mediante enlaces de cables soldados a varillas de contacto. Estas varillas están fijadas a la bobina mediante una cola eléctricamente conductora, previamente introducida en los pasos correspondientes mediante una técnica denominada de "dispense".
El documento JP-A-07321438 describe un montaje sobre una tarjeta de circuito impreso por serigrafía, y seguidamente endurecimiento térmico, y un chip con su cara activa orientada hacia ese circuito. Seguidamente se revisten con un adhesivo conductor que endurece al calor los microadoquines del chip. Otra realización muestra un empaquetado de chip semiconductor con una conexión de hilos denominado "wire bonding".
El documento FR-A 2 624 284 divulga una tarjeta inteligente en la que las conexiones eléctricas de un componente electrónico están conectadas a metalizaciones de la tarjeta mediante una sustancia líquida o viscosa. Las conexiones del componente se introducen en canales que contienen dicha sustancia.
En una variante de este procedimiento, se utiliza la técnica de la soldadura en banda ("tape automated bonding o TAB"), según la cual el chip está pegado con una cola anisótropa, y los diferentes contactos del film están soldados por termocompresión en el chip que compone los microadoquinados.
Existen, asimismo, procedimientos de fabricación de las tarjetas inteligentes con contactos que no utilizan micromódulo. Un primer procedimiento se basa en la utilización de la serigrafía para formar contactos y garantizar la interconexión del chip.
Otro procedimiento recurre a una metalización en tres dimensiones del cuerpo de la tarjeta, seguido de un reporte del chip mediante una tecnología clásica (encolado más microcableado) o por la técnica del "flip-chip".
En los procedimientos que utilizan un micromódulo, los costes asociados están limitados por el precio del film. Además, frecuentemente es necesario, tras la operación de encapsulación, fresar la resina para reducir el espesor del conjunto. Esta operación resulta difícil de realizar, puesto que la resina está polimerizada, y por consiguiente, es muy rígida. Este fresado es la principal causa de los desechos de fabricación.
En el primer procedimiento sin micromódulo, éste último se encuentra a la superficie, y por lo tanto está sometido a tensiones exteriores, lo que aumenta con mucho el coste asociado. En lo que se refiere al segundo procedimiento sin micromódulo, el número de etapas es importante, lo que aumenta el coste.
Así pues, no puede preverse utilizar dicha tecnología para la fabricación de tarjetas inteligentes de gran dimensión.
El origen del problema del invento consiste en instalar conexiones entre un microcircuito y los elementos de interfaz, en un dispositivo electrónico (tal como una tarjeta inteligente) que permite reducir el coste y el porcentaje de desechos de fabricación.
El invento se definirá en las reivindicaciones.
Se obtienen conexiones flexibles cuando las conexiones de tipo conocido son rígidas o semirrígidas, y ello reduce con mucho el porcentaje de desecho durante la fabricación.
Otras características y ventajas del invento aparecerán cuando se lea la descripción detallada de los dibujos en los que:
- la figura 1 ilustra un primer modo de realización del procedimiento, según el invento, aplicado a la fabricación de tarjetas inteligentes con contacto;
- la figura 2 ilustra una variante del procedimiento de la figura 1;
- la figura 3 ilustra un modo de realización aplicado a la fabricación de tarjetas inteligentes sin contacto;
- las figuras 4 a 7 ilustran una variante del procedimiento de la figura 3;
- la figura 8 ilustra un modo de realización aplicado a la fabricación de tarjetas inteligentes híbridas; y
- las figuras 9 y 10 ilustran un modo de realización aplicado a la fabricación de etiquetas electrónicas.
La figura 1 representa una tarjeta inteligente con contactos fabricada en conformidad con un procedimiento según el invento.
En una primera etapa, se realiza un cuerpo de tarjeta 40, que comprende una cavidad 42, la cual puede realizarse por moldeado mediante inyección, o por colaminación de hojas termoplásticas seguida de un mecanizado de la cavidad.
En una segunda etapa, se pone el chip 44 en la cavidad con su cara activa, en particular sus resaltos de salida 46 y 48, hacia arriba, y se fija por ejemplo mediante encolado. También se puede proceder a un calentamiento local de la cavidad y después a una instalación del chip en la materia termoplástica así fundida. No es necesario que la cara activa del chip se encuentre al mismo nivel que el fondo de la cavidad.
En una tercera etapa, se puede realizar el terminal de contactos y las conexiones con los contactos de salida 46 y 48, depositando una sustancia conductora de baja viscosidad, por ejemplo una resina polímera cargada de partículas conductoras o intrínsecamente conductoras, mediante una técnica denominada de "dispense" según la cual se aplica una sustancia líquida o de baja viscosidad mediante una jeringuilla o análogo, con caudal y abertura dirigidas.
Esta operación de depósito, denominada en el resto del documento "dispense", se realiza por ejemplo, mediante una instalación comercializada bajo la denominación CAM/ALOT por la sociedad americana Camelot Systems inc. y utilizada para la realización en línea de circuitos electrónicos. Los parámetros de desplazamiento y de abertura de la jeringuilla están dirigidos por un programa informático.
De este modo, se realizan los depósitos de resina conductora que constituyen los contactos 50 y 52 del terminal de interfaz de la tarjeta inteligente, y las conexiones 54 y 56 entre esos contactos 50 y 52, y los contactos de salida 46 y 48 del chip. El espesor de esos depósitos puede ser mucho más elevado que mediante un procedimiento de serigrafía, lo que permite obtener secciones más importantes, y por consiguiente bajas resistencias de contacto.
Ventajosamente, los contactos de salida 46 y 48 comprenden una metalización inoxidable, por ejemplo en níquel, titanio o tungsteno.
Así se pueden equipar esos contactos de microadoquinados (bumps) de manera a mejorar el contacto eléctrico.
Para corregir los errores de posicionamiento del chip, se puede prever una regulación, utilizando para ello una imagen del chip suministrada por un sistema de visión asistida por ordenador (VAO).
De preferencia se eligen resinas, cuya temperatura de activación es inferior a la temperatura de reblandecimiento de la materia termoplástica del cuerpo de la tarjeta.
La figura 2 ilustra una variante del procedimiento citado anteriormente, en la que se realiza una cavidad a dos niveles, es decir una cavidad 58 que presenta un vaciado 60 en el fondo. Las dimensiones de este vaciado son suficientes para recibir el chip 44 y su profundidad es sensiblemente igual al espesor del chip, de tal manera que su cara activa se encuentre a nivel del fondo 62 de la cavidad 58. Gracias a esta disposición, se evita un segundo cambio de pendiente de los cordones de resina en la cavidad, lo que facilita el contacto de la resina conductora con los contactos de salida 46 y 48.
En una cuarta y última etapa, se realiza una encapsulación (potting), que consiste en proteger el chip utilizando una resina, por ejemplo a base de silicona o de poliuretano.
La figura 3 representa una tarjeta inteligente sin contacto fabricada en conformidad con un procedimiento según el invento. Ésta comprende una antena "de plano" constituida por una pista que tiene, por ejemplo, la forma de una espiral rectangular que está colocado en la periferia de la tarjeta, como se representa en la figura 9.
En una primera etapa, se efectúa un encolado de un chip 64 con su cara activa hacia arriba, en el lugar elegido para la conexión, utilizando un procedimiento y un equipamiento clásico de "die attach" empleando para ello una cola 66 que permite el encolado en un circuito impreso o un film. Se elige una cola compatible con la temperatura máxima de utilización del soporte de la antena, por ejemplo, un adhesivo reticular bajo el efecto de una exposición a una radiación ultravioleta. La cadencia de esta operación de encolado puede ser particularmente elevada, por ejemplo de cinco a seis mil piezas por hora con una sola cabeza. Tendremos cuidado en obtener una tira de cola perfectamente controlada en la zona del perímetro del chip, situada en frente de los campos de conexión 68 y 70 de la antena.
En una segunda etapa, se realizan conexiones eléctricas 72 y 74 en resina conductora entre los contactos de salida 76 y 78 del chip 80, y los campos de conexión 68 y 70 de la antena.
Esta segunda etapa también puede realizarse con la misma cadencia elevada de la etapa de encolado del chip. Ambas etapas pueden efectuarse en un mismo equipamiento.
Según una primera variante, la antena de plano se realiza mediante una técnica de "dispense" y el encolado del chip se efectúa mediante la técnica de "slip chip" descrita anteriormente.
Según otra variante ilustrada en las figuras 4 a 7, se fija en primer lugar el chip, y se realiza la antena mediante una técnica de "dispense" pasando sobre la cara activa del chip.
En una primera etapa (figura 4), se deposita por dispense un adhesivo aislante 82, por ejemplo de tipo epóxido, sobre un soporte 84, por ejemplo en policloruro de vinilo o en polietileno, en el lugar en el que se pondrá a continuación un chip equipado de microadoquinados de contacto.
Asimismo se podrían utilizar adhesivos destinados a la técnica de "die attach" adaptados al soporte.
En una segunda etapa (figura 5), se coloca un chip 86 con su cara activa hacia arriba en el adhesivo 82 para realizar un encolado de tipo "die attach". El interés de los microadoquinados de contacto radica en mejorar el contacto eléctrico entre los contactos de salida 88 y 90 del chip y la antena. Se procederá eventualmente a un aislamiento de los contactos de salida no funcionales depositando un barniz dieléctrico.
En una tercera etapa (figura 6) se realiza la antena 92 por una técnica de dispense de una sustancia conductora, por ejemplo, una tinta o una cola, con desplazamiento de la jeringuilla, utilizando por ejemplo el equipamiento CAM/LOT citado anteriormente.
Podemos ver en la figura 7 que los extremos 94 y 96 de la espiral rectangular que constituyen la antena 92 recubren respectivamente los resaltos de contacto 88 y 90 del chip 86.
En una última y cuarta etapa, se realiza una operación de colaminación para terminar la tarjeta.
La figura 8 representa una tarjeta inteligente híbrida fabricada en conformidad con un procedimiento según el invento. En este caso, se combinan los dos procedimientos anteriormente descritos.
En una primera etapa, se realiza un cuerpo de tarjeta 98 que comprende una antena incorporada 99, que consta de dos resaltos de contacto 101 y 103. En una segunda etapa, se realiza una cavidad 100 en el cuerpo de la tarjeta. En una tercera etapa, se fija el chip 102 con su cara activa y sus resaltos de salida 104, los cuales comprenden de preferencia una metalización inoxidable en la cavidad, por ejemplo por encolado.
En una cuarta etapa, ser realiza el terminal de contacto 106 y sus conexiones 108 con los resaltos de salida 104 del chip, y las conexiones 105 de los resaltos de contacto 101 y 103 de la antena con los resaltos de salida 104, depositando una resina conductora 105, mediante una técnica de dispense. Los resaltos 104 pueden comprender microadoquinados de contacto.
Los errores de posicionamiento angular del chip 102 pueden corregirse, come se ha descrito anteriormente, utilizando un equipamiento de visión asistida por ordenador.
En una quinta y última etapa, se realiza la encapsulación del chip.
El invento se aplica a la fabricación de todos los dispositivos electrónicos, que comprenden por lo menos un microcircuito sumergido en una tarjeta soporte, y que consta de resaltos de salida en una tarjeta soporte, y que incluye resaltos de salida conectados a los elementos de interfaz constituidos por un terminal y/o una antena. En particular, el invento permite fabricar etiquetas electrónicas como se representa en las figuras 9 y 10.
Un soporte 110 compuesto por una cavidad 112, en el fondo de la cual se ha realizado una antena 114. Seguidamente se fija allí un microcircuito 116 con sus resaltos de salida 118 hacia arriba. Se aplica una resina conductora 120 mediante una técnica de dispense para realizar las conexiones entre la antena 114 y los resaltos de salida 118 del chip. Se realiza seguidamente una encapsulación con una resina aislante 122.
Podemos ver que el invento permite suprimir la realización de un micromódulo, y en particular, la operación de fresado. De ello resulta además que el porcentaje de desechos de fabricación disminuye considerablemente.
Por otra parte, el número de las etapas también se reduce, lo que simplifica con mucho la fabricación y conlleva una disminución importante del precio de coste. Este efecto se ve aumentado todavía debido a que algunas operaciones de encolado del chip y de realización de las conexiones pueden realizarse con el mismo equipamiento.
El invento no utiliza equipamientos costosos, lo que reduce los costes de fabricación.
La realización de la antena mediante la técnica de dispense permite obtener una superficie máxima, y por consiguiente aumentar los resultados de la antena con respecto a las antenas embobinadas incorporadas clásicas.
El invento permite fabricar de manera sencilla y poco costosa tarjetas complejas y de grandes dimensiones.
La realización de las conexiones mediante la técnica de "dispense" de una sustancia, que permanece flexible después de su activación, permite disminuir la rigidez y aumentar considerablemente la resistencia a la flexión-torsión de las tarjetas inteligentes. Igualmente, las tarjetas inteligentes fabricadas en conformidad con el invento poseen una resistencia a las tensiones que es mucho más superior que la impuesta por las normas actuales.
El invento permite obtener, con un bajo porcentaje de desechos como se ha indicado anteriormente, cadencias de fabricación elevadas, por ejemplo del orden de 4000 tarjetas inteligentes por hora.

Claims (11)

1. Dispositivo electrónico, tal como una tarjeta inteligente, que comprende por lo menos un microcircuito (44; 80; 86; 102) que está sumergido en una tarjeta soporte (40; 84; 98) y que comprende resaltos de salida (46; 48; 76; 78; 88; 90; 104) conectados a elementos de interfaz constituidos por un terminal (50, 52; 106) y/o una antena (70; 92; 99; 103), en donde se realizan las conexiones (54, 56; 72, 74, 105; 108) entre los resaltos de salida (46, 48; 76, 78; 88, 90; 104) y los elementos de interfaz con una sustancia conductora; caracterizado porque la sustancia conductora depositada mediante una jeringuilla o análogo, es de baja viscosidad y permanece flexible tras su aplicación y su polimerización, y el depósito crea un cordón.
2. Dispositivo según la reivindicación 1, caracterizado porque el terminal (106) es de una sustancia conductora de baja viscosidad y flexible.
3. Dispositivo según la reivindicación 1, caracterizado porque una antena (92) es de una sustancia conductora de baja viscosidad y flexible.
4. Dispositivo según una de las reivindicaciones 1 a 3, caracterizado porque la sustancia es una resina polímera cargada de partículas conductoras.
5. Dispositivo según una de las reivindicaciones 1 a 3, caracterizado porque la sustancia es una resina polímera cargada de partículas intrínsecamente conductoras.
6. Dispositivo según una de las reivindicaciones 1 a 5, caracterizado porque los resaltos de salida comprenden una metalización inoxidable.
7. Dispositivo según la reivindicación 2, caracterizado porque se trata de una tarjeta inteligente con contactos, un cuerpo de tarjeta (40) que comprende una cavidad (42), el microcircuito (44) está fijado con su cara activa hacia arriba en la cavidad (42), el terminal (50, 52) y las conexiones son (54, 56) una sustancia conductora, y porque el microcircuito (44) está encapsulado.
8. Dispositivo según la reivindicación 7, caracterizado porque el microcircuito (44) comprende microadoquinados de contacto.
9. Dispositivo según la reivindicación 8, caracterizado porque la cavidad (58) presenta un vaciado (60) en su fondo (62) en donde se recibe el microcircuito (44).
10. Dispositivo según la reivindicación 1, caracterizado porque se trata de una tarjeta inteligente sin contacto o una etiqueta electrónica, una antena de plano, porque el microcircuito (64) está fijado en la tarjeta con su cara activa hacia arriba, y porque las conexiones (72,74) entre los resaltos de salida (76,78) del microcircuito y los resaltos (68,70) de la antena son de una sustancia conductora de baja viscosidad y flexible.
11. Dispositivo según la reivindicación 1, caracterizado porque en el microcircuito (86), con su cara activa hacia arriba, una antena de plano (92) es de una sustancia conductora de baja viscosidad y flexible.
ES02015180T 1997-03-27 1998-03-25 Conexion flexible entre un microcircuito y un interfaz con o sin contacto. Expired - Lifetime ES2213726T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9704093A FR2761497B1 (fr) 1997-03-27 1997-03-27 Procede de fabrication d'une carte a puce ou analogue
FR9704093 1997-03-27

Publications (1)

Publication Number Publication Date
ES2213726T3 true ES2213726T3 (es) 2004-09-01

Family

ID=9505497

Family Applications (2)

Application Number Title Priority Date Filing Date
ES02015180T Expired - Lifetime ES2213726T3 (es) 1997-03-27 1998-03-25 Conexion flexible entre un microcircuito y un interfaz con o sin contacto.
ES98917221T Expired - Lifetime ES2185161T3 (es) 1997-03-27 1998-03-25 Procedimiento de fabricacion de tarjeta de chip o dispositivo electronico analogo.

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES98917221T Expired - Lifetime ES2185161T3 (es) 1997-03-27 1998-03-25 Procedimiento de fabricacion de tarjeta de chip o dispositivo electronico analogo.

Country Status (14)

Country Link
US (2) US6468835B1 (es)
EP (2) EP0970438B1 (es)
JP (1) JP3430339B2 (es)
KR (1) KR100568042B1 (es)
CN (1) CN1183485C (es)
AU (1) AU735162B2 (es)
BR (2) BRPI9808425A8 (es)
CA (1) CA2283696C (es)
DE (2) DE69808605T2 (es)
ES (2) ES2213726T3 (es)
FR (1) FR2761497B1 (es)
HK (1) HK1028834A1 (es)
RU (1) RU2196356C2 (es)
WO (1) WO1998044452A1 (es)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2183600T3 (es) * 1998-09-03 2003-03-16 Fraunhofer Ges Forschung Procedimiento para la conexion de chips de conexion.
FR2797076B1 (fr) * 1999-07-30 2003-11-28 Gemplus Card Int Procede de fabrication d4une carte a puce a contact
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
FR2799306B1 (fr) * 1999-10-04 2003-09-19 Gemplus Card Int Procede d'isolation de puce de circuit integre par depot de matiere sur la face active
FR2800198B1 (fr) * 1999-10-26 2002-03-29 Gemplus Card Int Procede de protection de puces de circuit integre par aspiration sous vide
WO2001041054A2 (de) * 1999-12-02 2001-06-07 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
FR2802684B1 (fr) * 1999-12-15 2003-11-28 Gemplus Card Int Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
FR2817373B1 (fr) * 2000-11-30 2003-02-07 D Vito Antoine Orazio Procede de fabrication d'objets portables de type cartes sans contact
JP4666296B2 (ja) * 2001-01-31 2011-04-06 トッパン・フォームズ株式会社 Ｉｃチップを実装したアンテナの形成方法
EP1415270B1 (en) * 2001-07-31 2016-08-03 Quotainne Enterprises LLC Data carrier comprising an array of contacts
FR2841023B1 (fr) * 2002-06-14 2005-10-21 Store Electronic Systems Techn Antenne pour etiquette electronique
WO2004027863A2 (en) * 2002-09-17 2004-04-01 Axalto Sa Hybrid card
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
FR2847365B1 (fr) * 2002-11-15 2005-03-11 Gemplus Card Int Connexion/raccordement simultane par un percage d'adhesif d'encartage
AU2003286371A1 (en) * 2002-12-20 2004-07-14 Nagraid Sa Electronic transponder which is produced by means of conductive ink deposition
US6857552B2 (en) * 2003-04-17 2005-02-22 Intercard Limited Method and apparatus for making smart card solder contacts
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
US7243421B2 (en) * 2003-10-29 2007-07-17 Conductive Inkjet Technology Limited Electrical connection of components
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
JP2008512019A (ja) * 2004-08-31 2008-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｒｆｉｄアンテナを製造する方法
TWI241003B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Method and device for cavity-down package
US7225537B2 (en) * 2005-01-27 2007-06-05 Cardxx, Inc. Method for making memory cards and similar devices using isotropic thermoset materials with high quality exterior surfaces
US8119458B2 (en) 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
US7785932B2 (en) 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
FR2882174B1 (fr) * 2005-02-11 2007-09-07 Smart Packaging Solutions Sps Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
BRPI0520452A2 (pt) * 2005-03-23 2009-05-12 Cardxx Inc método para fabricar um cartão inteligente avançado ou dispositivo similar
JP4839668B2 (ja) * 2005-04-28 2011-12-21 凸版印刷株式会社 非接触ｉｃタグの製造方法
KR100842320B1 (ko) 2006-11-06 2008-06-30 아시아나아이디티 주식회사 금속 부착형 태그 안테나
WO2011053182A1 (ru) * 2009-11-02 2011-05-05 Leontiev Vladimir Vasilievich Устройство накопления и обработки информации (унои)
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US9439334B2 (en) 2012-04-03 2016-09-06 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
DE102012211546B4 (de) * 2012-07-03 2017-02-16 Morpho Cards Gmbh Chipkarte mit bei Raumtemperatur pastenförmiger oder flüssiger Kontaktierung
US10906287B2 (en) 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
US20150286921A1 (en) * 2014-04-03 2015-10-08 Infineon Technologies Ag Chip card substrate and method of forming a chip card substrate
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same
US9449912B1 (en) 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
CN111819577B (zh) 2018-03-07 2024-08-13 X卡控股有限公司 金属卡
US10438895B1 (en) * 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
US11600912B2 (en) 2019-12-12 2023-03-07 Au Optronics Corporation Antenna device and manufacturing method thereof
TWI788705B (zh) * 2019-12-12 2023-01-01 友達光電股份有限公司 天線裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624284B1 (fr) * 1987-12-03 1991-08-16 Sgs Thomson Microelectronics Carte comportant un composant electronique
DE4325458A1 (de) * 1993-07-29 1995-02-09 Orga Bond Technik Gmbh Trägerelement für einen IC-Baustein
FR2716555B1 (fr) * 1994-02-24 1996-05-15 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
FR2730576B1 (fr) * 1995-02-15 1997-04-04 Gemplus Card Int Procede de fabrication de cartes electroniques et cartes obtenues par un tel procede
JP2785846B2 (ja) * 1995-04-10 1998-08-13 ソニー株式会社 プリント基板回路
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
DE19529640A1 (de) * 1995-08-11 1997-02-13 Giesecke & Devrient Gmbh Spulenelement für einen Datenträger mit integriertem Schaltkreis und nichtberührender Kopplung

Also Published As

Publication number Publication date
CN1257598A (zh) 2000-06-21
BRPI9808425A8 (pt) 2018-06-19
US20030020182A1 (en) 2003-01-30
AU735162B2 (en) 2001-07-05
AU7050498A (en) 1998-10-22
JP2000513125A (ja) 2000-10-03
KR20010005637A (ko) 2001-01-15
EP0970438A1 (fr) 2000-01-12
HK1028834A1 (en) 2001-03-02
CN1183485C (zh) 2005-01-05
EP0970438B1 (fr) 2002-10-09
DE69820684D1 (de) 2004-01-29
JP3430339B2 (ja) 2003-07-28
CA2283696C (fr) 2004-01-27
US6468835B1 (en) 2002-10-22
KR100568042B1 (ko) 2006-04-07
EP1260938B1 (fr) 2003-12-17
FR2761497B1 (fr) 1999-06-18
DE69820684T2 (de) 2004-09-30
EP1260938A1 (fr) 2002-11-27
DE69808605T2 (de) 2003-06-26
CA2283696A1 (fr) 1998-10-08
US6943437B2 (en) 2005-09-13
BR9808425A (pt) 2000-05-23
FR2761497A1 (fr) 1998-10-02
RU2196356C2 (ru) 2003-01-10
DE69808605D1 (de) 2002-11-14
ES2185161T3 (es) 2003-04-16
WO1998044452A1 (fr) 1998-10-08

Similar Documents

Publication Publication Date Title
ES2213726T3 (es) Conexion flexible entre un microcircuito y un interfaz con o sin contacto.
US5786626A (en) Thin radio frequency transponder with leadframe antenna structure
JP2818605B2 (ja) 集積回路を有するカードまたはキーの様な小型の携帯可能な目的物のための電子モジュールとその製造方法
CN106415613B (zh) 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
CN100413065C (zh) 至少具有部分封装的电路器件及其形成方法
US6794727B2 (en) Single receiving side contactless electronic module continuous manufacturing process
US11222861B2 (en) Dual-interface IC card module
US20010023982A1 (en) Semiconductor package using terminals formed on a conductive layer of a circuit board
US7220915B1 (en) Memory card and its manufacturing method
CN104022097A (zh) 具有不锈钢引线框的ic封装
ES2208314T3 (es) Procedimiento de fabricacion de tarjetas sin contacto por laminacion.
KR100802786B1 (ko) 아이씨 카드 제조 방법
US20020163068A1 (en) Semiconductor device
JP2000293651A (ja) 半導体装置
US10438895B1 (en) Flexible micro-module
ES2582159T3 (es) Procedimiento para la fabricación de tarjetas inteligentes
JPS61145696A (ja) Ｉｃカ−ド
JP2589093B2 (ja) Ｉｃカードの製造方法
JPS62241358A (ja) ワンタイムプログラム型半導体装置
KR100548013B1 (ko) 아이 씨 카드용 칩 모듈 및 그 제조 방법
JP4996179B2 (ja) Ｉｃカード、及びｉｃカードの製造方法
JPH11144017A (ja) 複合ｉｃカード
JP2000322547A (ja) 非接触ｉｃカード及びその製造方法
CN117015782A (zh) 多个芯片卡模块的制造方法以及支承该多个模块的柔性材料带
KR100627045B1 (ko) 집적회로카드용 반도체패키지와 이의 제조방법