KR100568042B1 - 스마트 카드 또는 이와 유사한 전자 장치의 제조 방법 - Google Patents

스마트 카드 또는 이와 유사한 전자 장치의 제조 방법 Download PDF

Info

Publication number
KR100568042B1
KR100568042B1 KR1019997008704A KR19997008704A KR100568042B1 KR 100568042 B1 KR100568042 B1 KR 100568042B1 KR 1019997008704 A KR1019997008704 A KR 1019997008704A KR 19997008704 A KR19997008704 A KR 19997008704A KR 100568042 B1 KR100568042 B1 KR 100568042B1
Authority
KR
South Korea
Prior art keywords
microcircuit
conductive material
depositing
pad
antenna
Prior art date
Application number
KR1019997008704A
Other languages
English (en)
Other versions
KR20010005637A (ko
Inventor
르네-폴 블랑
쟝-크리스토프 피달고
필립프 파뜨리스
Original Assignee
쨩쁠루
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쨩쁠루 filed Critical 쨩쁠루
Publication of KR20010005637A publication Critical patent/KR20010005637A/ko
Application granted granted Critical
Publication of KR100568042B1 publication Critical patent/KR100568042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Abstract

본 발명은 스마트 카드와 같이, 캐리어 매체(40)에 내장되고 터미널 블록(50, 52) 및/또는 안테나로 구성되는 인터페이스 소자에 접속되는 출구 허브(46, 48)를 포함하는 마이크로 회로(44)를 적어도 포함하되, 상기 출구 허브(46, 48)와 상기 인터페이스 소자간의 접속부(54)가 인가된 후 유연성을 유지하는 저-점성의 도전성 물질을 주입기를 사용하여 피착함으로써 생성되는 것을 특징으로 한다. 장점으로는, 도전성 또는 진성 도전성 입자로 충전된 폴리머 수지가 사용된다.
캐리어 매체, 터미널 블록, 출구 허브, 마이크로 회로, 저-점성 도전성 물질

Description

스마트 카드 또는 이와 유사한 전자 장치의 제조 방법{METHOD FOR MAKING SMART CARD OR SIMILAR ELECTRONIC DEVICE}
본 발명은 캐리어 매체에 내장되어, 콘택 및 무콘택의 집적 회로 카드와 같이, 또한 스마트 카드로도 알려진, 터미널 블록 및/또는 안테나로 구성된 인터페이스 소자에 연결된 적어도 하나의 마이크로 회로를 포함하는 전자 장치의 제조에 관한 것이다.
특히, 본 발명은 제품을 식별하는 데 사용되고 콘택이 없는 스마트 카드와 비교될 수 있는 전자 라벨에 적용한다.
보다 상세하게는, 본 발명은 터미널 블록 및/또는 안테나와 같이, 마이크로 회로 및 인터페이스 소자들 간에 접속부를 형성하는 방법에 관한 것이다.
인터페이스 터미널 블록을 갖춘 콘택을 갖는 스마트 카드, 안테나가 캐리어 매체에 내장되는 콘택이 없는 스마트 카드, 및 인터페이스 터미널 블록과 안테나를 갖춘 하이브리드 카드 또는 콤비카드(combicard)가 있다.
콘택을 갖는 스마트 카드를 제조하는 데는 다양한 방법이 있다. 대부분의 방법들은 전형적인 방법을 사용하여 조립되는 마이크로모듈이라 하는 서브-세트의 칩 조립에 기초한다.
도 1에 도시된 하나의 방법은, 먼저 톱질에 의해 보드로부터 잘린 칩(20)을 접착시키는 것을 포함하는 칩 또는 마이크로 회로(20)를 부착하는 단계("다이 부착"), 위쪽으로 출구 허브(22)를 갖춘 액티브 측으로 칩 또는 마이크로 회로를 구성하는 단계 및 도전성 야교를 사용하여 유전체 지지판(28)의 대향측을 고정시키는 단계를 포함하며, 상기 접착 기능은 인쇄판 또는 막 위에서 행해진다.
그 다음, 접속부의 소형 케이블 부설 또는 납땜은, 인쇄 회로 판의 콘택의 터미널 블록의 콘택부(24)와 칩(20)의 출구 허브(22)의 접속부를 납땜하는 것을 수반하여 행해진다.
그 다음, 상기 케이스는, 예를 들면, 실리콘 또는 폴리우레탄계일 수 있는 수지(30)를 사용하여 칩(20)과 납땜된 접속 배선(26)을 보호하는 것을 수반하여 코팅된다("퍼팅(potting)").
도 2에 도시된 본 발명의 변경예에서, 주변 금속 링(32)은 수지(30) 부근의 마이크로모듈을 견고하게 하는데 사용된다.
본 발명의 다른 변경예("플립 칩")에서, 액티브 측의 아래 방향으로 배치된 범프 또는 돌기를 갖는 칩이 사용되며, 금속 또는 폴리머 범프에 의해, 또는 이방성 접착제에 의해 전기적 접속이 제공된다.
다른 변경예에서, 도 3에 도시된 바와 같이, 이방성 아교(36)를 사용하여 칩(34)이 접착되고 막(38)의 다양한 콘택이 범프(39)를 갖는 칩(34)상에 열압착에 의해 납땜됨에 따라, 테이프 자동화 본딩(TAB)이 사용된다.
또한, 마이크로모듈을 사용하지 않고 콘택을 갖는 스마트 카드를 제조하는 방법들이 있다. 하나의 방법은, 콘택을 형성하고 칩의 상호접속을 제공하기 위해 스크린 인쇄를 이용하는 것에 기초한다.
다른 방법은 카드 본체의 3차원 금속화 다음에, 종래의 기술(접착 플러스 소형화 케이블 부설)을 사용한 칩의 이송 또는 상술된 "플립 칩" 기술을 포함한다.
마이크로모듈을 사용하는 방법들에서, 관련 비용은 막의 가격에 의해 한정된다. 또한, 캡슐화 공정후에, 장치의 두께를 감소시키기 위해 수지를 분쇄하는 것이 종종 필요하다. 이 공정은, 수지가 폴리머화되어 매우 견고하기 때문에 어렵다. 이 분쇄는 생산 폐기의 주 요인이다.
상술된 마이크로모듈이 없는 제1 방법에서, 후자는 표면 위에 존재하여 외부 응력을 받기 때문에, 관련된 비용이 크게 증가한다. 마이크로모듈이 없는 제2 방법인 경우, 비용을 역시 증가시키는 단계의 수가 많다.
따라서, 이 기술은 대용량 칩 카드를 제조하는 데 적당하지 않다.
콘택이 없는 스마트 카드의 제조 방법에 관하여 두가지 커다란 군이 있다. 제1 군은 칩을 포함한 마이크로모듈, 또는 범프를 갖는 칩 위에 납땜된 직접 권선에 의해 형성되는 안테나를 사용한다. 이러한 기술은 간단한 동작을 갖는 칩에만 사용될 수 있다.
제2 군은 직각의 주변 나선형 또는 임의의 다른 적절한 형태일 수 있는 "편평" 안테나를 사용한다. 이러한 안테나는 도전성 잉크를 갖는 그라비아 인쇄(photogravure), 기계식 절단, 스탬 인쇄, 스크린 인쇄, 또는 오프셋 인쇄에 의해 행해질 수 있다. 그 다음, 칩은 "플립-칩" 기술 또는 종래의 기술을 사용하 여 안테나로 이송된다.
콘택이 없는 스마트 카드의 제조 방법들에서, 상술된 바와 같이, 칩을 조립하는 다양한 단계를 포함하여 실질적인 비용을 수반하는 마이크로모듈의 제작이 사용되거나, 또는 속도가 제약되고 설치 비용이 특히 비싼 "플립-칩" 기술이 사용된다.
하이브리드 스마트 카드를 위한 방법은 콘택 및 무콘택의 스마트 카드에 대한 상술된 단점들을 조합한다.
본 발명의 기본 목적은, 캐리어 매체 내에 내장되고, 터미널 블록 및/또는 안테나를 포함한 인터페이스 소자에 연결된 출구 허브를 포함하는 적어도 하나의 마이크로 회로를 포함하는 (스마트 카드와 같은) 전자 장치에서 마이크로 회로 및 인터페이스 소자들 간의 접속을 형성하는 방법으로서, 상술된 단점을 갖지 않으며, 마이크로모듈을 형성하지 않고 비용 및 생산 폐기의 비율을 특히 감소시킬 수 있는 방법을 제공하는 것이다.
본 발명에 따른 방법은, 주입기 또는 이와 유사한 장치를 사용하여 각각의 출구 허브 및 대응하는 인터페이스 소자 사이에 중합 반응에 의해 활성화되는 소량의 저-점성 도전성 물질을 피착하는 단계, 전하를 도전시키는 단계 및 중합 반응후에 유연성을 유지하는 단계를 포함하므로, 주목할 만하다.
본 방법은 마이크로모듈을 형성하지 않으므로 생산 단계의 수를 감소시킬 수 있다.
또한, 공지된 유형의 접속부는 강체(rigid)이거나 반강체(semi-rigid)인 반면, 본 발명에 의하면 탄력적인 접속부를 얻을 수 있으며, 이는 생산 폐기율을 급격히 감소시킨다.
장점으로는, 터미널 블록은 또한 저-점성 도전성 물질을 피착함으로써 만들어진다.
이는, 간단한 공정으로 수행되는 터미널 블록 및 그 접속부를 형성함에 따라 상기 방법을 더욱 간략화시킬 수 있다.
장점으로는, 안테나는 또한 저-점성 도전성 물질을 피착함으로써 행해진다.
이는 생산을 간략화시키고 안테나 성능을 개선시킬 수 있다.
바람직하게 상기 물질은 도전성 또는 진성 도전성 입자로 충전된 폴리머 수지이여야 한다.
본 발명의 다른 특징 및 장점은 다음의 상세한 설명에 드러날 것이다. 이는 첨부한 도면을 참조하여 보다 명확히 이해될 것이다.
도 1은 콘택을 갖는 스마트 카드의 공지된 제조 방법을 도시한 단면도.
도 2는 도 1에 도시된 방법의 변경예를 도시한 도면.
도 3은 도 1에 도시된 방법의 다른 변경예를 도시한 도면.
도 4는 콘택을 갖는 스마트 카드의 제조에 적용되는 본 발명에 따른 방법을 위한 시스템을 도시한 도면.
도 5는 도 4에 도시된 방법의 변경예를 도시한 도면.
도 6은 콘택이 없는 스마트 카드의 제조에 적용되는 시스템을 도시한 도면.
도 7 내지 도 10은 도 6에 도시된 방법의 변경예를 도시한 도면.
도 11은 하이브리드 스마트 카드의 제조에 적용되는 시스템을 도시한 도면.
도 12 및 도 13은 전자 라벨의 제조에 적용되는 시스템을 도시한 도면.
도 4는 본 발명에 따른 방법에 따라 형성되는 콘택을 갖는 스마트 카드를 도시한다.
처음에, 카드 본체(40)는, 주입에 의한 몰딩 또는 열가소성 시트의 공동 적층(colamination) 후에, 공동의 기계 가공에 의해 형성될 수 있는 공동(42)을 포함하여 만들어진다.
제2 단계에서, 칩(44)은, 예를 들면, 액티브 측, 및 특히 위를 향하는 출구 허브(46 및 48)를 갖는 공동에 배치되고, 아교에 의해 부착된다. 또한, 공동의 국부적인 가열이 행해진 다음, 주조한 열가소성 재료에 칩을 배치할 수 있다. 칩의 액티브 측은 공동의 바닥과 동일한 레벨일 필요는 없다.
제3 단계에서, 콘택 터미널 블록, 및 출구 허브(46 및 48)의 접속부는, 유출 및 개방을 제어하는 주입기 또는 이와 유사한 장치를 사용하여 액체 또는 저-점성 물질이 인가되는 "디스펜싱(dispensing)"이라 하는 기술에 의해 저-점성 도전성 물질, 예를 들면, 도전성 또는 진성 도전성 입자로 충전된 폴리머 수지를 피착함으로써 만들어진다.
디스펜싱이라 하는 이 피착 공정은, 예를 들면, 미국 카메롯 시스템 인크.에 의해 제조되어 전자 회로의 온라인 생산에 사용되는 CAM/ALOT라 하는 상업상 이용가능한 장치를 사용하여 수행된다. 주입기의 움직임이나 개방은 컴퓨터 프로그램에 의해 제어된다.
도전성 수지는 이와 같이 피착되어, 스마트 카드의 인터페이스 터미널 블록의 콘택(50 및 52), 및 상기 콘택(50 및 52)과 칩의 출구 허브(46 및 48) 간의 접속부(54 및 56)를 형성한다. 이 피착물의 두께는 스크린 인쇄법에 의해 훨씬 두꺼워질 수 있으며, 보다 큰 부분을 허용하여 콘택 저항이 낮아진다.
장점으로는, 출구 허브(46 및 48)는 니켈, 티타늄 또는 텅스텐과 같은 내산화성 금속을 포함한다.
이 허브는 또한 전기 콘택을 개선하기 위해 범프를 가질 수 있다.
칩 배치 에러를 보정하기 위해, 컴퓨터 영상화 시스템에 의해 제공되는 칩의 이미지를 사용하여 조정을 행한다.
카드 본체의 열가소성 재료를 유연하게 하는 온도 이하의 활성화 온도를 갖는 수지가 바람직하게 사용되어야 한다.
도 5는 2-레벨 공동, 즉 바닥에서 오목부(60)를 갖는 공동(58)이 형성되는 상술된 방법의 변경예를 도시한다. 이 오목부의 칫수는 칩(44)을 수용하는 데 충분하고 그 깊이는, 액티브 측이 공동(58)의 바닥 레벨(52)에 존재하도록 칩의 두께와 본질적으로 동일하다. 이 구성은 공동내의 수지 코드(cords)의 기울기에 대한 2차 변화를 피하므로, 출구 허브(46 및 48)와의 도전성 수지의 콘택을 용이하게 한다.
제4 및 최종 단계에서, 캡슐화(퍼팅)는 수지, 예를 들면, 실리콘 또는 폴리우레탄계 수지를 사용하여 칩을 보호하는 것을 수반하여 행해진다.
도 6은 본 방법에 따라 형성되는 콘택이 없는 스마트 카드를 도시한다. 이 는, 예를 들면, 도 9에 도시된 바와 같이 카드의 주변에 구성된 직각 모양의 나선형 트랙으로 만들어진 "편평" 안테나를 포함한다.
제1 단계에서, 칩(64)은 종래의 "다이 부착" 방법과 설비, 및 인쇄 회로 또는 그 액티브 측이 막 위에 접착시킬 수 있는 아교(66)를 사용하여 접속부에 선택된 위치에서 위로 향하도록 부착된다. 안테나 지지의 최대 사용 온도와 부합하는 아교, 예를 들면, 자외선에 노출될 때 그물 모양이 되는 접착제가 채택된다. 이 접착 공정의 속도가, 예를 들면, 단일 헤드에 따라 시간 당 5 내지 6천 피스로 매우 높을 수 있다. 아교의 윤곽선은 안테나 접속 영역(68 및 70)에 대향하여 배치된 칩의 주변에서 완벽하게 제어되는 것이 중요하다.
제2 단계에서, 전기 접속부(72 및 74)는 칩(80)의 출구 허브(76 및 78) 및 안테나의 접속 영역(68 및 70) 사이의 도전성 수지로 형성된다.
이 제2 단계는 또한 칩 접착 단계와 동일한 고속으로 행해질 수 있다. 이 두 단계들은 동일한 설비에 의해 행해질 수 있다.
하나의 변경예에 따르면, 평면 안테나는 "디스펜싱" 기술에 의해 형성되고 칩의 접착은 상술된 "플립 칩" 기술에 의해 행해진다.
도 7 내지 도 10에 도시된 다른 변경예에 따르면, 칩이 먼저 접착된 다음, "디스펜싱" 기술을 사용하여 안테나는 칩의 액티브 측 위에 형성된다.
제1 단계에서(도 7), 절연 접착제(82)(예를 들면, 에폭시형)는 콘택 범프를 갖는 칩이 부착될 위치에서 지지부(84)(예를 들면, 비닐 폴리염화물 또는 폴리에틸렌)상에 도포된다.
따라서, 지지부에 부합된 "다이 부착" 기술을 위한 접착제가 사용될 수 있다.
제2 단계에서(도 8), 칩(86)은 그 액티브 측이 "다이 부착"형 접착용 접착제(82)에 대해 위로 향하도록 설정된다. 콘택 범프는 칩의 출구 허브(88 및 90) 및 안테나 간의 전기적 콘택을 개선한다. 동작하지 않는 출구 허브는 유전체 바니스를 인가함으로써 절연될 수 있다.
제3 단계에서(도 9), 안테나(92)는, 예를 들면, 상술된 CAM/ALOT 설비를 사용하는 주입기의 움직임에 따라 도전성 물질, 예를 들면, 잉크 또는 아교를 투여하는 기술에 의해 인가된다.
도 10은, 안테나(92)를 구성하는 직각 모양의 나선형의 끝단(94 및 96)이 각각 칩(86)의 콘택 허브(88 및 90)를 커버하는 것을 도시한다.
제4 및 최종 단계에서, 카드를 완성하기 위해 공동적층이 행해진다.
도 11은 본 발명에 따른 방법에 의해 형성되는 하이브리드 스마트 카드를 도시한다. 이 경우에, 상술된 두가지 방법이 조합된다.
제1 단계에서, 카드(98)의 본체는 두개의 콘택 허브(101 및 103)를 포함한 합체된 안테나(99)를 포함하여 구성된다. 제2 단계에서, 공동(100)은 카드 본체내에 형성된다. 제3 단계에서, 칩(102)은 액티브 측 및 출구 허브(104)로 부착되고 바람직하게, 예를 들면, 접착에 의해 공동내에 내산화성 금속 플레이팅을 포함한다.
제4 단계에서, 콘택 터미널 블록(106) 및 칩의 출구 허브(104)와의 접속부(108), 및 안테나의 콘택 허브(101 및 103)의 출구 허브(104)와의 접속부(105)가 디스펜싱 기술에 의해 도전성 수지(105)를 피착함으로써 형성된다.
칩(102)의 각위치 에러는 컴퓨터 촬영 설비를 사용하여 상술된 바와 같이 보정될 수 있다.
제5 및 최종 단계에서, 칩의 캡슐화가 행해진다.
본 발명은 캐리어 매체에 내장되고, 터미널 블록 및/또는 안테나를 포함한 인터페이스 소자에 연결된 출구 허브를 포함하는 적어도 하나의 마이크로 회로를 갖는 모든 전자 장치의 생산에 적용한다. 특히, 본 발명은, 도 12 및 도 13에 도시된 바와 같이 전자 라벨을 제조할 수 있다.
지지부(110)는, 바닥부에 안테나(114)가 설치되는 공동(112)을 포함한다. 그 다음, 마이크로 회로(116)는 위로 향하도록 출구 허브(118)로 부착된다. 도전성 수지(120)는 디스펜싱 기술에 의해 인가되어, 칩의 안테나(114) 및 출구 허브(116) 간에 접속부를 형성한다. 그 다음, 절연 수지(122)를 사용하여 캡슐화가 행해진다.
본 발명은 마이크로모듈의 형성, 특히 밀링(milling) 공정을 제거할 수 있게 한다. 따라서, 생산 폐기 비율은 크게 감소된다.
단계의 수가 감소되어, 생산을 크게 간략화하고 비용 가격을 실질적으로 감소시킨다. 이들 인자들은, 일부 칩 접착 및 접속부 제조 공정이 동일한 설비로 행해질 수 있다는 사실에 의해 한층 강화된다.
본 발명은 비싼 설비를 사용하지 않기 때문에, 생산 비용을 감소시킬 수 있 다.
디스펜싱 기술에 의한 안테나 제조에 의해 최대 영역이 생성되므로, 종래의 일체화된 권선 안테나에 비해 안테나 성능이 개선된다.
본 발명은 간단하고 경제적인 방식으로 복잡하고 큰 카드를 제조할 수 있다.
활성화후 유연성을 유지하는 물질을 투여하는 기술을 사용하여 접속부를 형성하는 것은 강성도(rigidity)를 감소시키고 스마트 카드의 내성을 휨-토션(bending-torsion)까지 증가시킨다. 본 방법에 따라 형성되는 스마트 카드는 현재의 표준이 요구한 것보다 훨씬 높은 응력에 대한 내성을 갖는다.
상술된 바와 같이, 본 발명은 매우 낮은 폐기률로 매우 높은 생산 비율, 예를 들면, 시간 당 약 4000개의 스마트 카드를 허용한다.

Claims (31)

  1. 지지 카드(40; 84; 98)에 내장되고, 터미널 블록(50, 52; 106) 및/또는 안테나(70; 92; 99; 103)로 구성된 인터페이스 소자에 연결되는 출구 패드(46, 48; 76, 78; 88, 90; 104)를 갖는 적어도 하나의 마이크로 회로(44; 80; 86; 102)를 포함하는 하나의 칩 카드 - 여기서, 상기 출구 패드와 상기 인터페이스 소자 간의 접속부(54, 56; 72, 74; 105; 108)는 도전성 물질로 형성됨 - 와 같은 전자 장치의 제조 방법으로서,
    저-점성의 도전성 물질 - 상기 저-점성의 도전성 물질은 주입기를 사용하여 도포 및 중합한 후에 유연성을 유지함 - 을 피착하는 단계를 포함하고,
    상기 피착은 전자 장치와 상기 주입기의 상대적인 움직임에 영향을 받는 것을 특징으로 하는 전자 장치 제조 방법.
  2. 제1항에 있어서, 상기 터미널 블록(106)은 저-점성 도전성 물질을 피착함으로써 형성되는 것을 특징으로 하는 전자 장치 제조 방법.
  3. 제1항에 있어서, 상기 안테나(92)는 저-점성 도전성 물질을 피착함으로써 형성되는 것을 특징으로 하는 전자 장치 제조 방법.
  4. 제1항 내지 제3항 중 한 항에 있어서, 상기 물질은 도전성 입자를 함유하는 폴리머 수지인 것을 특징으로 하는 전자 장치 제조 방법.
  5. 제1항 내지 제3항 중 한 항에 있어서, 상기 물질은 진성 도전성 물질을 함유하는 폴리머 수지인 것을 특징으로 하는 전자 장치 제조 방법.
  6. 제1항 내지 제3항 중 한 항에 있어서, 상기 전자 장치와 주입기의 상대적 움직임은 컴퓨터 프로그램에 의해 제어되는 것을 특징으로 하는 전자 장치 제조 방법.
  7. 제4항에 있어서, 상기 전자 장치와 주입기의 상대적 움직임은 컴퓨터 프로그램에 의해 제어되는 것을 특징으로 하는 전자 장치 제조 방법.
  8. 제5항에 있어서, 상기 전자 장치와 주입기의 상대적 움직임은 컴퓨터 프로그램에 의해 제어되는 것을 특징으로 하는 전자 장치 제조 방법.
  9. 제6항에 있어서, 위치 보정은 컴퓨터 보조 디스플레이 시스템(computer assisted display system)을 이용한 화상 캡쳐를 이용하여 수행되는 것을 특징으로 하는 전자 장치 제조 방법.
  10. 제7항에 있어서, 위치 보정은 컴퓨터 보조 디스플레이 시스템을 이용한 화상 캡쳐를 이용하여 수행되는 것을 특징으로 하는 전자 장치 제조 방법.
  11. 제8항에 있어서, 위치 보정은 컴퓨터 보조 디스플레이 시스템을 이용한 화상 캡쳐를 이용하여 수행되는 것을 특징으로 하는 전자 장치 제조 방법.
  12. 제4항에 있어서, 상기 물질의 활성화 온도는 상기 카드 본체를 구성하는 열가소성 재료의 연화 온도보다 낮은 것을 특징으로 하는 전자 장치 제조 방법.
  13. 제1항 내지 제3항 중 한 항에 있어서, 상기 출구 패드는 내산화성 금속층(rust resistant metallisation)을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  14. 제4항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  15. 제5항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  16. 제6항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  17. 제7항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  18. 제8항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  19. 제9항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  20. 제10항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  21. 제11항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  22. 제12항에 있어서, 상기 출구 패드는 내산화성 금속층을 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  23. 제2항에 있어서, 콘택을 갖는 칩 카드에 대하여, 공동(42)을 갖는 카드 본체(40)가 형성되고, 상기 마이크로 회로(44)는 그 액티브 측이 상기 공동(42)에서 위로 향하도록 고정되고, 상기 터미널 블록(50, 52) 및 상기 접속부(54, 55)는 도전성 물질을 피착함으로써 형성되고, 상기 마이크로 회로(44)는 캡슐화되는 것을 특징으로 하는 전자 장치 제조 방법.
  24. 제23항에 있어서, 상기 마이크로 회로(44)는 콘택 범프(contact bumps)를 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  25. 제23항에 있어서, 상기 공동(58)은 그 바닥부(62)에 상기 마이크로 회로(44)를 수용하기 위한 오목부(60)를 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  26. 제1항에 있어서, 콘택이 없는 칩 카드 또는 전자 라벨에 대하여 평면 안테나(flat antenna)가 형성되고, 상기 마이크로 회로(64)는 그 액티브 측이 위로 향하도록 상기 카드에 고정되고, 상기 마이크로 회로의 상기 출구 패드(76, 78)와 상기 안테나의 상기 패드(68, 70) 간의 상기 접속부(72, 74)가 저-점성 도전성 물질을 피착함으로써 형성되는 것을 특징으로 하는 전자 장치 제조 방법.
  27. 제1항에 있어서, 콘택이 없는 스마트 카드 또는 전자 라벨에 대하여, 저-점성 도전성 물질을 피착함으로써 평면 안테나(92)가 형성되며, 상기 마이크로 회로상에는 콘택 패드가 형성되고 상기 마이크로 회로는 그 액티브 측이 아래로 향하도록 고정되는 것을 특징으로 하는 전자 장치 제조 방법.
  28. 제1항에 있어서, 절연 접착제(82)가 주입기를 사용하여 지지부(84)상에 피착되며, 상기 마이크로 회로(86)는 그 액티브 측이 위로 향하도록 부착되며, 상기 평면 안테나(92)는 저-점성 도전성 물질을 피착함으로써 상기 마이크로 회로(86)상에 직접 형성되고, 최종의 공동 적층 공정이 행해지는 것을 특징으로 하는 전자 장치 제조 방법.
  29. 제2항에 있어서, 하이브리드 카드에 대하여, 일체화된 안테나(99)를 갖는 카드 본체(98)가 형성되고, 공동(100)이 상기 카드 본체(98)에 형성되며, 상기 마이크로 회로(102)는 그 액티브 측이 위로 향하도록 상기 공동 내에 고정되고, 상기 터미널 블록(106) 및 그 접속부(108)는 저-점성 도전성 물질을 피착함으로써 형성되고, 캡슐화가 행해지는 것을 특징으로 하는 전자 장치 제조 방법.
  30. 제29항에 있어서, 상기 마이크로 회로는 콘택 범프를 갖는 것을 특징으로 하는 전자 장치 제조 방법.
  31. 제29항에 있어서, 상기 저-점성 도전성 물질의 피착은, 컴퓨터 보조 관찰 시스템(computer assisted vision system)을 이용하여 마이크로 회로의 각 위치(angular positioning)의 에러를 보정함으로써 수행되는 것을 특징으로 하는 전자 장치 제조 방법.
KR1019997008704A 1997-03-27 1998-03-25 스마트 카드 또는 이와 유사한 전자 장치의 제조 방법 KR100568042B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR97/04093 1997-03-27
FR9704093A FR2761497B1 (fr) 1997-03-27 1997-03-27 Procede de fabrication d'une carte a puce ou analogue
PCT/FR1998/000592 WO1998044452A1 (fr) 1997-03-27 1998-03-25 Procede de fabrication de carte a puce ou dispositif electronique analogue

Publications (2)

Publication Number Publication Date
KR20010005637A KR20010005637A (ko) 2001-01-15
KR100568042B1 true KR100568042B1 (ko) 2006-04-07

Family

ID=9505497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997008704A KR100568042B1 (ko) 1997-03-27 1998-03-25 스마트 카드 또는 이와 유사한 전자 장치의 제조 방법

Country Status (14)

Country Link
US (2) US6468835B1 (ko)
EP (2) EP1260938B1 (ko)
JP (1) JP3430339B2 (ko)
KR (1) KR100568042B1 (ko)
CN (1) CN1183485C (ko)
AU (1) AU735162B2 (ko)
BR (2) BR9808425A (ko)
CA (1) CA2283696C (ko)
DE (2) DE69808605T2 (ko)
ES (2) ES2213726T3 (ko)
FR (1) FR2761497B1 (ko)
HK (1) HK1028834A1 (ko)
RU (1) RU2196356C2 (ko)
WO (1) WO1998044452A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014679A1 (de) * 1998-09-03 2000-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur kontaktierung eines schaltungschips
FR2797076B1 (fr) * 1999-07-30 2003-11-28 Gemplus Card Int Procede de fabrication d4une carte a puce a contact
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
FR2799306B1 (fr) * 1999-10-04 2003-09-19 Gemplus Card Int Procede d'isolation de puce de circuit integre par depot de matiere sur la face active
FR2800198B1 (fr) * 1999-10-26 2002-03-29 Gemplus Card Int Procede de protection de puces de circuit integre par aspiration sous vide
ATE263398T1 (de) * 1999-12-02 2004-04-15 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
FR2802684B1 (fr) * 1999-12-15 2003-11-28 Gemplus Card Int Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
FR2817373B1 (fr) * 2000-11-30 2003-02-07 D Vito Antoine Orazio Procede de fabrication d'objets portables de type cartes sans contact
JP4666296B2 (ja) * 2001-01-31 2011-04-06 トッパン・フォームズ株式会社 Ｉｃチップを実装したアンテナの形成方法
JP4447907B2 (ja) * 2001-07-31 2010-04-07 エヌエックスピー ビー ヴィ コンタクトのアレイを有するデータキャリア
FR2841023B1 (fr) * 2002-06-14 2005-10-21 Store Electronic Systems Techn Antenne pour etiquette electronique
JP2006507569A (ja) 2002-09-17 2006-03-02 アクサルト ソシエテ アノニム ハイブリッドカード
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
FR2847365B1 (fr) * 2002-11-15 2005-03-11 Gemplus Card Int Connexion/raccordement simultane par un percage d'adhesif d'encartage
AU2003286371A1 (en) * 2002-12-20 2004-07-14 Nagraid Sa Electronic transponder which is produced by means of conductive ink deposition
US6857552B2 (en) * 2003-04-17 2005-02-22 Intercard Limited Method and apparatus for making smart card solder contacts
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
US7243421B2 (en) * 2003-10-29 2007-07-17 Conductive Inkjet Technology Limited Electrical connection of components
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
WO2006024980A1 (en) * 2004-08-31 2006-03-09 Koninklijke Philips Electronics N.V. Method of manufacturing an rfid antenna
TWI241003B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Method and device for cavity-down package
US7225537B2 (en) * 2005-01-27 2007-06-05 Cardxx, Inc. Method for making memory cards and similar devices using isotropic thermoset materials with high quality exterior surfaces
US7785932B2 (en) 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8119458B2 (en) 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
FR2882174B1 (fr) * 2005-02-11 2007-09-07 Smart Packaging Solutions Sps Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
BRPI0520452A2 (pt) * 2005-03-23 2009-05-12 Cardxx Inc método para fabricar um cartão inteligente avançado ou dispositivo similar
JP4839668B2 (ja) * 2005-04-28 2011-12-21 凸版印刷株式会社 非接触ｉｃタグの製造方法
KR100842320B1 (ko) 2006-11-06 2008-06-30 아시아나아이디티 주식회사 금속 부착형 태그 안테나
CN102714054B (zh) * 2009-11-02 2015-04-22 V·V·列昂季耶夫 信息存储和处理装置
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US9439334B2 (en) 2012-04-03 2016-09-06 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
DE102012211546B4 (de) * 2012-07-03 2017-02-16 Morpho Cards Gmbh Chipkarte mit bei Raumtemperatur pastenförmiger oder flüssiger Kontaktierung
EP2973236B1 (en) 2013-03-15 2019-01-09 X-Card Holdings, LLC Methods of making a core layer for an information carrying card, and resulting products
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
US20150286921A1 (en) * 2014-04-03 2015-10-08 Infineon Technologies Ag Chip card substrate and method of forming a chip card substrate
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same
US9449912B1 (en) 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
WO2019173455A1 (en) 2018-03-07 2019-09-12 X-Card Holdings, Llc Metal card
US10438895B1 (en) * 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
TWI726815B (zh) * 2019-12-12 2021-05-01 友達光電股份有限公司 天線裝置及其製造方法
CN112652880B (zh) * 2019-12-12 2024-03-19 友达光电股份有限公司 天线装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624284B1 (fr) * 1987-12-03 1991-08-16 Sgs Thomson Microelectronics Carte comportant un composant electronique
DE4325458A1 (de) * 1993-07-29 1995-02-09 Orga Bond Technik Gmbh Trägerelement für einen IC-Baustein
FR2716555B1 (fr) * 1994-02-24 1996-05-15 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
FR2730576B1 (fr) * 1995-02-15 1997-04-04 Gemplus Card Int Procede de fabrication de cartes electroniques et cartes obtenues par un tel procede
JP2785846B2 (ja) * 1995-04-10 1998-08-13 ソニー株式会社 プリント基板回路
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
DE19529640A1 (de) * 1995-08-11 1997-02-13 Giesecke & Devrient Gmbh Spulenelement für einen Datenträger mit integriertem Schaltkreis und nichtberührender Kopplung

Also Published As

Publication number Publication date
AU7050498A (en) 1998-10-22
ES2213726T3 (es) 2004-09-01
US6943437B2 (en) 2005-09-13
WO1998044452A1 (fr) 1998-10-08
BR9808425A (pt) 2000-05-23
EP1260938B1 (fr) 2003-12-17
KR20010005637A (ko) 2001-01-15
AU735162B2 (en) 2001-07-05
CA2283696C (fr) 2004-01-27
DE69820684D1 (de) 2004-01-29
DE69820684T2 (de) 2004-09-30
US20030020182A1 (en) 2003-01-30
DE69808605D1 (de) 2002-11-14
HK1028834A1 (en) 2001-03-02
CN1257598A (zh) 2000-06-21
EP1260938A1 (fr) 2002-11-27
RU2196356C2 (ru) 2003-01-10
FR2761497A1 (fr) 1998-10-02
EP0970438A1 (fr) 2000-01-12
DE69808605T2 (de) 2003-06-26
CN1183485C (zh) 2005-01-05
EP0970438B1 (fr) 2002-10-09
CA2283696A1 (fr) 1998-10-08
BRPI9808425A8 (pt) 2018-06-19
FR2761497B1 (fr) 1999-06-18
ES2185161T3 (es) 2003-04-16
JP3430339B2 (ja) 2003-07-28
JP2000513125A (ja) 2000-10-03
US6468835B1 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
KR100568042B1 (ko) 스마트 카드 또는 이와 유사한 전자 장치의 제조 방법
US5081520A (en) Chip mounting substrate having an integral molded projection and conductive pattern
US6838773B2 (en) Semiconductor chip and semiconductor device using the semiconductor chip
KR100358578B1 (ko) 칩 카드 모듈, 그 모듈을 포함하는 조합 칩 카드 및 그 제조 방법
KR100321399B1 (ko) 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ｉｃ카드
US6111303A (en) Non-contact electronic card and its manufacturing process
US6200829B1 (en) Microelectronic assembly with connection to a buried electrical element, and method for forming same
CN101385402B (zh) 卡片型存储媒介物及其制造方法
CN101681886A (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
US6651891B1 (en) Method for producing contactless chip cards and corresponding contactless chip card
EP3151167B1 (en) Dual-interface ic card module
US6548888B1 (en) Integrated circuit card comprising an interface terminal strip and method for making same
CN1214346C (zh) 无触点芯片卡,无触点支撑体及其制造方法
US4908937A (en) Method to install an electronic component and its electrical connections on a support, and product obtained thereby
US5856912A (en) Microelectronic assembly for connection to an embedded electrical element, and method for forming same
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
CN1309796A (zh) 制造包括至少一个集成电路芯片的便携式电子装置的方法
US6365440B1 (en) Method for contacting a circuit chip
WO2021123862A1 (en) A card-type substrate having biometric functionality and a method of forming the same
JPH05509268A (ja) 携帯可能なデータ媒体装置の製造方法
MXPA99008742A (en) Method for making smart card or similar electronic device
CN117015782A (zh) 多个芯片卡模块的制造方法以及支承该多个模块的柔性材料带
KR100548013B1 (ko) 아이 씨 카드용 칩 모듈 및 그 제조 방법
KR100627045B1 (ko) 집적회로카드용 반도체패키지와 이의 제조방법
CN111640675A (zh) 一种系统级封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100317

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee