CN1309796A - 制造包括至少一个集成电路芯片的便携式电子装置的方法 - Google Patents

制造包括至少一个集成电路芯片的便携式电子装置的方法 Download PDF

Info

Publication number
CN1309796A
CN1309796A CN99806621A CN99806621A CN1309796A CN 1309796 A CN1309796 A CN 1309796A CN 99806621 A CN99806621 A CN 99806621A CN 99806621 A CN99806621 A CN 99806621A CN 1309796 A CN1309796 A CN 1309796A
Authority
CN
China
Prior art keywords
chip
depression
card
antenna
tape conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99806621A
Other languages
English (en)
Inventor
J·C·菲达尔戈
O·布鲁尼特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of CN1309796A publication Critical patent/CN1309796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明涉及一种用来制造诸如芯片卡等包括至少一个嵌入卡体(100)内的集成电路芯片(200)的电子装置的方法,所述芯片(200)用带状导体(112)连接到接口元件(110)。凹穴(120)具有倾斜壁。带状导体(112)和接口元件(110)形成图案,后者是三维导电印刷产生的。该图案从卡支持件的表面(100)沿着凹穴(120)的倾斜壁延伸到凹穴底部。所述方法能够使生产效率提高,生产成本降低。

Description

制造包括至少一个集成电路芯片的 便携式电子装置的方法
本发明涉及制造包括至少一个集成电路芯片的便携式电子装置的方法，该集成电路芯片嵌入支持件中，并且电气上连接到包括连接端子块和/或天线的接口元件上。这些便携式电子装置包括例如带有和/或不带有触点的芯片卡或电子标签。
带有和/或不带有触点的芯片卡设计成能进行诸如银行操作、电话通信、各种识别操作或远程票证类型的操作等各种操作。
带有触点的卡具有暴露在卡表面上的、处在由通用标准ISO 7816限定的卡体的准确位置上的金属化部分。这些金属化部分用来与读出器的读出头接触以便进行数据的电传输。
至于无触点卡，它们具有天线，后者使得有可能借助于该卡的电子线路与接收装置或读出器之间的电磁耦合而与外界交换信息。这种耦合在读出方式或读出/写入方式下进行，而且数据传输用射频或超高频进行。
还存在混合型卡(“combicard”)，后者既具有暴露于卡表面的金属化部分又具有嵌入卡体的天线。因此这种类型的卡既可以在接触方式下又可以在无接触方式下与外界交换数据。
当前生产的无触点卡，就像有触点的卡一样，是其尺寸标准化的厚度小的便携物体。通用标准ISO 7810相当于长85mm(毫米)、宽54mm、厚0.76mm的标准格式的卡。
大部分芯片卡制造方法都基于把集成电路芯片组装到所谓微模块的子配件中，后者随后利用传统的方法插入。
举例说明于图1的一种传统方法包括把集成电路芯片20带有接点焊盘22的工作面向上，把相反一面粘在绝缘支持板28上。绝缘板28本身设置在由镀镍和镀金的铜制成的金属板的触点格栅24上。在绝缘板28内形成连接阱21，而连接金属线26借助于它的连接阱21把芯片20的接点焊盘22连接到格栅24的接触区。最后，用基于环氧树脂的密封树脂30保护芯片20和粘接连接金属线26。接着把该模块切开，然后插入预先修饰过的卡体的凹穴内。
但是，这种方法有昂贵的缺点。这是因为，只要微模块从卡体分离而单独制造，制造芯片卡就有非常多的步骤，而这些都使制造成本提高。另外，金属支持板本身也是一个非常昂贵的项目，因为连接、特别是用金属线的连接需要镍和金的金属化。
因此，本发明的一个目的是除去中间的微模块制造步骤，以便提高产量和降低制造成本。
没有中间的微模块制造步骤的芯片卡制造方法已经有人研究过。法国专利申请FR2671416,FR2671417和FR2671418所描述的第一个解决方案包括直接把集成电路芯片插入卡体内。为此，将卡体局部软化，并把芯片压入软化的区域。因此，在卡体内部不形成凹穴。按照这种工艺制得的卡简要地示于图2的顶视图中。芯片20这样定位，使得它的接点焊盘22暴露在卡10的表面上。接着用丝网印刷术的操作使之能够在同一平面上印刷接触区25和带状导体27，后者使得能够把接触区25连接到芯片20的接点焊盘22。接着在芯片20上涂上保护漆。
但是，这第一种解决方案有若干缺点。首先，只要在卡体内不形成凹穴，这个方法就只适用于尺寸非常小的芯片。另外，产生接触区25和互连线迹27用的丝网印刷术操作难以实现，因为线迹27在芯片20的接点焊盘22上的定位要求非常高的分度精度，这必须用CAV(计算机辅助观测)控制。这种约束条件损害了所述制造方法的速度和产量。
另外，芯片还必须完美地定位，使得其接点焊盘22与卡的侧边平行，以便能够产生与卡的侧边平行的接触区25。但是，因为芯片设置在局部软化的区域，因此不容易正确定位，因而其接触区布置成略微倾斜的芯片卡注定要成为废品。
因此，这种方法要用在工业产生上就太难实现了。此外，注定要成为废品的卡的百分比很高，结果制造成本非常高。
已经设想的另一种解决方案使用“蝶蛹”(Chrysalis)工艺。这种工艺基于借助MID(“模压互联装置”)类型的方法使用带状电导体。与这种工艺相关的许多方法已经是专利申请登记的主题。尤其是欧洲专利申请EP-A-0 753 827,EP-AO 688 050和EP-A-0 688 051描述了制造和装配集成电路卡的方法。该卡具有用来接纳集成电路的凹穴，并且带状导电体设置成贴着凹穴的底部和侧壁、并连接到卡体表面上形成的金属接触区。
可以用三种不同的方法把带状导体贴在凹穴内。
第一种方法包括进行热冲压。为此，把其金属化部分或许覆有锡或镍并涂有能够在热作用下激活的胶的薄片切割开，然后在热的作用下粘接到凹穴中。
第二种方法包括利用印剂滚(pad)把含有钯触媒剂的漆涂在预定要金属化的位置上；把漆加热；然后通过利用电化学自动催化方法淀积铜和/或镍来产生金属化部分。
第三种方法包括由激光全息照相底片产生光刻(lithoetching)。这种光刻使得有可能以非常高的精度和高的分辨率产生三维金属化淀积。
但是，所有这些金属化部分形成方法实现起来都很复杂，因此成本高。它们往往要求使用特殊的工具和若干附加工序。但是，本发明的目的是去掉制造微模块的步骤，这并不是要在贴带状导体时增加其他步骤。
另外，因为金属化是用铜和/或镍形成的，它们仍旧是昂贵的，因而导致卡的制造成本提高。
因此，“蝶蛹”工艺需要太复杂、昂贵的方法，有损大规模工业生产的产量。
为了克服上述缺点，本发明提出一种制造诸如芯片卡等便携式电子装置用的方法，按照此法可去除制造微模块的步骤。为此，通过导电物质的三维印刷来产生带状导体和接口元件。接着通过带状导体把芯片连接到接口元件上。
更详细地说，本发明的一个目的是提供一种制造诸如芯片卡等包括至少一个集成电路芯片的电子装置用的方法，所述集成电路芯片嵌入卡体内、并且其接点焊盘通过带状导体连接到包括连接端子块和/或天线的接口元件，所述方法的特征在于它包括以下步骤：
-在卡体内产生具有倾斜壁的凹穴；
-实现三维导电印剂的印刷，以便形成包括接口元件和带状导体的图案，所述图案从卡体表面沿着凹穴的倾斜壁一直伸展到凹穴的底部；
-把所述芯片转移并连接到所述凹穴的底部；
-把所述芯片封装在保护树脂中。
带有倾斜壁的凹穴的形状使导电印剂易于通过印刷术淀积。但是，导电印剂与金属化淀积中用的铜或镍相比在成本上有利。此外，因为接口元件是印刷的，所以它们的厚度可以忽略不计。
按照本发明的方法还具有快速和不是非常昂贵的优点。这个优点尤其是由于接口元件和带状导体是在简单的导电印剂的印刷术这种单一步骤中形成的缘故。
阅读参照附图产生的、通过说明性而不是限制性的实施例给出的描述将会看出本发明的其他特征和优点，附图描绘：
-图1中是已经描述过的横剖面图，它举例说明制造带有触点的芯片卡用的传统方法；
-图2中是已经描述过的按照已知工艺制造的芯片卡的顶视图；
-图3中是按照本发明的方法制得的带有触点的芯片卡的简图；
-图4A和4B中分别是按照本发明的带有触点的芯片卡的顶视图和剖面图；其中芯片是按照“倒装片”安装方法转移的；
-图5A和5B中分别为按照本发明的带有触点的芯片卡的顶视图和剖面图，其中芯片是按照另一种安装方法转移的；
-图5C和5D中是按照本发明的带有触点的芯片卡的顶视图，其中芯片分别是按照另一种安装方法转移然后连接的；
-图6A和6B中分别是在其制造过程中的两个电子标签不到顶视图；
-图7A和7B中是按照本发明的方法生产的两种混合型卡的顶视图。
图3示意地表示按照本发明的方法的一个实施例制得的带有触点的芯片卡。标为100的卡体用传统的方法、例如把塑料注入模内而制得。在图3的实施例中，所述卡体100在ISO标准规定的位置上具有由配备暴露于表面上的接触区111的连接端子块110构成的接口元件。这些接触区111位于在卡体上形成的凹穴120的周围。这个凹穴或者通过研磨或者比较经济地在卡注射模塑时形成。所述凹穴最好呈圆形，并具有倾斜壁。但是，呈矩形、菱形或八角形等也同样方便。连接到接触区111的带状导体112还延伸在凹穴120的底部和壁部。
事实上，接触区111和带状导体112形成在单一步骤中用导电印剂的三维印刷获得的单一的图案。这样，接触区111包括通过卡表面100上的印刷而淀积的导电印剂，并且通过带状导体112沿着凹穴的倾斜壁一直伸展入其底部。
凹穴120的倾斜形状是重要的，因为它使得有可能方便地进行导电印剂的印刷。在图3中简要地示出的实例中，凹穴由两个平面组成：第一个平面121时水平的，并被限定在形成凹穴120底部的第一个圆圈121内部；而第二个平面形成凹穴120的壁部，是倾斜的，而且被限定在第二个圆圈122内部。凹穴的深度必须足够小，以便易于印刷图案。因此，凹穴的深度最好在100和600μm(微米)之间，例如约为300μm。
但是凹穴可以是其他任何形状，例如矩形、菱形或八角形。
集成电路芯片200转移入凹穴120的底部，并用带状导体112连接到接触区111。
形成接口元件110和带状导体112用的导电印剂的三维印刷可以按照各种工艺实现。
在第一实施例中，导电印剂的印刷是通过压印刷术(tampographic)实现的。为此，印剂滚(ink pad)使导电印剂能够以要求的图案转移到卡的表面上和凹穴底部。
印剂滚最好用可变形的材料例如硅树脂制成，以便使它自己能够适应凹穴的形状。事实上，印剂滚的形状和材料不仅按照凹穴的形状而且按照要想印刷的图案所要求的分辨率来确定。
这种技术可以或者用向卡垂直运动的印剂滚、或者用旋转的印剂滚来实现。
在第二实施例中，导电印剂印刷通过胶板印刷(offset printing)来实现，后者利用可压缩、低硬度的敷层型辊子(blanket-type roller)把印剂转移到卡上。
除了敷层型辊子的限制之外，其余的印刷参数与传统的印刷技术类似，就是说，使用输印剂管道、具有准备凹版或凸版印刷的图案的聚合物或金属版和印剂转移辊子。
在压印(tampography)和胶板印刷(offset printing)这两种技术中，考虑到所用的辊子和印剂滚的柔性，凹穴的深度必须不能太大。一般，凹穴的深度在100μm和600μm之间。
第三实施例，为了进行三维导电印剂印刷，采用喷射印剂印刷技术。传统上，喷射印剂印刷技术可以用两种不同的已知方法实现：或者用所谓按需印剂滴法(drop-on-demand procedure)、或者用偏转连续印剂射流(deflected continuous ink jet)。
后一种印剂射流印刷技术乃是沿着确定的轨迹喷射带有静电荷的印剂滴。在印刷过程中，这些印剂滴的轨迹可以通过向偏转板施加不同的偏压来改变。
为了能够实现优质的三维印刷和正确的印刷包括接口元件和带状导体的图案，凹穴必须没有接近垂直的任何平面，而只有水平和角度在5和30°之间、最好15和20°之间的倾斜面。
借助于这些导电印剂三维印刷技术，有可能在单独一个步骤中既印出由连接端子块和/或天线组成的接口元件、又印出用来连接芯片的带状导体。在这种情况下，接口元件和带状导体形成同一个图案。
不同的印刷技术使不同类型的导电印剂的使用成为可能。这样，导电印剂可以包括溶剂型印剂，它包括溶解于溶剂中的带有导电填料(金属粒子)的聚合物树脂，溶剂蒸发使其硬化。印剂还可以是单组分或双组分热固印剂、可在紫外辐射条件下聚合的印剂、焊膏型化合物或金属合金。
至于芯片，它可以按照三种不同安装方法转移到凹穴的底部。
第一种方法是按照“倒装片”安装方法转移芯片。这种安装方法已是众所周知的，图4A和4B的顶视图和剖面图对此作了描绘。在图4B中，为了便于理解，连接端子块110的接触区111和带状导体112用粗黑线表示。但是，如果它们是通过导电印剂印刷获得的，它们的厚度实际上可以忽略不计。芯片转移是使它底朝上完成，使工作面的接点焊盘220朝向凹穴120的底部。接着通过把芯片200的接点焊盘220压在预先印好的导电区112上、而不用导电金属线来实现芯片200的连接。在这种情况下，互连线迹112必须准确印刷，并使其到达集成电路芯片200接点焊盘220的准确位置上。
在举例说明于图4B的实例中，芯片200用众所周知的和经常用于无源元件表面安装的各向异性电导胶350连接到带状导体112上。这是因为这种胶350含有可弹性变形的导电颗粒，当将它们压在接点焊盘220和带状导体112之间时，能够沿着z轴(就是说，厚度方向)建立电导，而在其他方向(x,y)上提供绝缘。
在一个不同的实施例中，电连接可以借助由预先涂在芯片接点焊盘220上的导电粘结剂形成的并在转移芯片时在热作用下重新激活的突出物来建立。
在芯片200和带状导体112之间建立电连接的另一种方法包括：在芯片200的接点焊盘220上形成由导电材料制成、用来改善电接触的突出物，然后在印刷图案用的导电印剂完全聚合之前把芯片压在预先印刷的图案上。然后，在印刷图案的导电印剂的聚合过程中，同时进行芯片的固定和连接。
最后，在通过喷射印剂印刷金属合金形成带状导体112的地方，可以设想在单独一个粘接步骤中固定和连接芯片。为此，在芯片200的接点焊盘220上形成由低熔点金属合金制成的突出物，并在转移芯片时将它们重新熔化，以便把它们粘接到带状导体112。
接着举例说明于图4B的制造带有曝露的触点的芯片卡的最后步骤包括用保护树脂300封装芯片。为此，把一滴树脂滴到凹穴120内。另外，为了获得平滑的外表面，最好使用粘度非常低的树脂。此外，当为转移芯片而使用导电胶时，必须这样选择保护树脂、使得它与这种胶相容。
进行芯片转移的第二种方法包括把芯片粘在位置上，使其具有接点焊盘的工作面朝上，就是说，向着凹穴120的开口。这种类型的安装方法举例说明于图5A和5B，它们分别示意地表示带有曝露的触点的芯片卡的顶视图和剖面图。
在这种情况下，使互连线迹112紧靠为芯片200预留的位置。用绝缘胶500以与工作面相反的一面把芯片200粘在凹穴120的底部。所用的胶500可以是例如在紫外射线曝光的作用下交联的粘结剂。这种粘接操作的速度可以非常高，因为，例如可以每小时粘接5000-6000芯片。
在第二步，在芯片200的接点焊盘220和带状导体之间实现电连接。通过在芯片200的接点焊盘220上和在连接线迹112上涂导电树脂400来进行这种连接。这种导电树脂400可以是例如充满诸如银粒子等导电粒子的可聚合胶。这第二个连接步骤可以以与芯片粘接步骤同样高的速度进行。另外，这两个粘结和连接步骤可以利用同一台设备进行。
接着，用与前述相同的方法，用滴在凹穴120内的保护树脂300封装芯片200，并使保护树脂300与卡体100的表面齐平。于是这种封装树脂就可以保护集成电路芯片，使之免受天气影响和机械应力。此外，它必须与所用的绝缘胶500和导电树脂400相容。
刚才描述的图5A和5B示意地表示配置情况，即每一个接触区位于与其相关的芯片焊盘相对的位置。另一方面，当芯片按照包括传统的金属连线的第三种方法安装时，必须采用图5C和5D中示意地表示的交指型图案，并如欧洲专利申请EP-A-0 753 827中所描述的。这种交指型图案使来自每一个接触区111的与芯片200的接点焊盘220相关的连接线迹112能够紧靠着这个焊盘，从而避免连接金属线260缠结。图5C更详细地描绘了芯片转移到其上的交指型图案。图5D还描绘连接线迹112与芯片的接点焊盘之间的金属线连接。
本发明还应用于无触点芯片卡的制造。在这种情况下，接口元件包括天线，天线的线圈可以印刷在芯片卡的表面上和/或凹穴内。但是，无论线圈的位置何在，天线端头永远位于凹穴的底部，以便有可能将它们连接到芯片的接点焊盘上。
图6A和6B示意地表示制造过程中的从上面看的两个电子标签。这两个标签可以用作制造无触点芯片卡的基础，或者原样使用。它们标记为100。它们具有凹穴120和天线140。天线140是利用前述印刷技术中的一种，亦即压印、胶板印刷或喷射印剂印刷中的一种，用导电印剂印刷方法制得的。
图6A的标签具有天线140，其线圈既在卡的表面上又在凹穴120内产生。与这个接口元件相关的带状导体用天线的两个端头141,142形成，并在凹穴的底部终结。接着把该图中未描绘的芯片转移到凹穴的底部并连接到天线端头141,142。
芯片转移用上述两种方法完成。但是，在“倒装片”安装的情况下，最好避免使用各向异性导电胶，以便避免由于凹穴底部天线线圈的存在而可能出现的短路。
在这种情况下，更详细地说，在下面将要描述的图6B的示意图的情况下，因为只有两个触点要连接，故可设想所述连接可以通过滴两小滴导电胶，然后使芯片面向下定位来完成。在转移芯片之前，最好再用绝缘漆覆盖位于凹穴底部的天线线圈来加以保护。
图6B所描绘的标签的天线140与图6A所描绘的天线不同之处在于这一事实：线圈完全是印刷在卡体100表面上的，只有形成与该天线相关的带状导体的天线端头141,142才终结在凹穴底部。本实施例使芯片能够易于转移到凹穴底部。另一方面，在这种情况下天线线圈至少在卡表面的一点C重叠。因此，必须在这一个或多个重叠点上涂绝缘漆，以避免出现短路。
当用这种方法在卡的表面上形成天线时，随后的步骤包括在其线圈上涂绝缘保护漆。
还可以将天线嵌入，方法是在卡的印刷面上再贴上另一块塑料片，以便形成无触点芯片卡。
另外，在凹穴120中滴上封装树脂，以保护芯片，并当天线位于凹穴内部时保护天线。
按照本发明的方法，还可以制造混合型卡。图7A和7B示意地表示这样的卡。在这样的情况下，接口元件包括连接端子块110和天线140。用导电印剂印刷法印刷的图案一方面包括通过带状导体112延伸并终结于凹穴底部的连接端子块110，另一方面包括天线，至少其端头141,142终结于凹穴120的底部。接着把芯片转移入凹穴120的底部，使得它的接点焊盘一方面连接天线端头141,142，另一方面连接到与连接端子块110的接触区111相关的带状导体112。
为了清晰起见，在图7A和7B中未描绘芯片。图7A举例说明最佳的实施例，按照该实施例，天线140整个地在凹穴120中形成，使得在卡体100表面上只有连接端子块110的接触区111是可见的。在这种情况下，天线的线迹重叠，并在重叠点上涂绝缘漆143，以免出现短路。
但是，当然可以设想，天线线圈和连接端子块两者都在卡体表面上形成，如图7B示意地表示的。在这种情况下，只有天线端头141,142终结在凹穴120的底部。在天线线圈的重叠点上也涂绝缘漆143，以免出现短路。
在图7A的实例中，最好在转移芯片之前用绝缘漆保护天线线圈140，以免出现短路。
可以按照上述不同的方法转移芯片。但是，最好按照第二种方法转移芯片，就是说，令工作面朝上，接点焊盘用诸如银胶等导电树脂连接。这是因为这种转移方式对涉及由天线端头141,142形成的带状导体和与端子块110相关的带状导体相对于芯片的接点焊盘的位置的精度要求较低；这就有可能用绝缘胶粘接芯片的无效面来避免在凹穴的底部和天线线圈140上可能出现的短路。
借助于按照本发明的方法，可以大量地制造芯片卡，因为制造速度明显提高。这是因为去除了中间的微模块的制造步骤，而连接端子块和/或天线以及互连线迹的产生都在包括导电印剂印刷的同一步骤完成。结果是生产成本显著降低。
另外，按照本发明的方法并不是非常昂贵的，因为导电印剂比用于产生金属化和连接的传统方法中用的铜、镍和金便宜。
此外，本发明不使用任何昂贵的仪器，这降低了制造成本。
另外，因为凹穴是以足够小的深度形成的，以便能够在倾斜壁和在底部上进行优质导电印剂印刷(一般深度小于400μm)，这在芯片的背面，就是说，位于凹穴下面卡的较低部分比传统的芯片卡保留了更大一部分材料。凹穴下面保留的厚度事实上在350和500μm之间。这种保留的厚度使得有可能大大减低形成容易出现的开裂的危险。芯片卡中芯片的机械强度显著改善。此外，这种几何尺寸用带有简单设计的固定插入物的注射模压极易制造。

Claims (14)

1．一种用来制造诸如芯片卡等包括至少一个集成电路芯片(200)的电子装置的方法，所述集成电路芯片嵌入卡体(100)内，并具有接点焊盘(220)，后者用带状导体(112；141,142)连接到包括连接端子块(110)和/或天线(140)的接口元件，所述方法的特征在于它包括以下步骤：
-在所述卡体(100)内产生具有倾斜壁的凹穴(120)；
-实现三维导电印剂的印刷，以便形成包括接口元件(110；140)和带状导体(112；141,142)的图案，所述图案从卡体(100)表面沿着凹穴(120)的倾斜壁一直伸展到凹穴(120)的底部；
-把所述芯片(200)转移到并连接到所述凹穴(120)的底部；
-把所述芯片(200)封装在保护树脂(300)中。
2．按照权利要求1的用来制造带有曝露的触点的芯片卡的方法，其特征在于：所述接口元件包括连接端子块(110)，后者印刷在卡体(100)的表面上，并通过带状导体(112)延伸，后者终结在所述凹穴(120)的底部。
3．按照权利要求1的用来制造无触点的芯片卡或电子标签的方法，其特征在于：所述接口元件包括天线(140)，其线圈印刷在卡体(100)的表面和/或凹穴(120)内，以及所述带状导体(141,142)由天线端头形成，并终结在所述凹穴的底部。
4．按照权利要求1的用来制造混合型芯片卡的方法，其特征在于：所述接口元件一方面包括连接端子块(110)，后者印刷在卡体(100)表面上，并通过终结在凹穴(120)的底部的带状导体(112)延伸；另一方面包括天线(140)，至少其端头(141,142)终结在所述凹穴(120)的底部。
5．按照权利要求1至4中的一个的方法，其特征在于：以100和600μm之间的深度形成所述凹穴(120)。
6．按照权利要求1至5中的一个的方法，其特征在于：以5和30°之间的倾斜角度形成所述凹穴(120)的倾斜壁。
7．按照权利要求1至6中的一个的方法，其特征在于：所述导电印剂印刷利用能使它本身适应所述凹穴形状的可变形印剂滚、采用压印法(tampography)实现。
8．按照权利要求7的方法，其特征在于：所用印剂滚是旋转或垂直运动的印剂滚。
9．按照权利要求1至6中的一个的方法，其特征在于：所述导电印剂印刷利用敷层型辊子以胶板印刷术(offset technique)实现，所述敷层型辊子用来把印剂转移到卡体上，所述辊子是可变形的，以便使它本身适应凹穴(120)的形状。
10．按照权利要求1至6中的一个的方法，其特征在于：所述导电印剂印刷用喷射印剂方法实现。
11．按照权利要求7至10中的一个的方法，其特征在于：所用的导电印剂是溶剂型印剂、双组分热固印剂、可在紫外辐射下聚合的印剂、焊膏或金属合金。
12．按照权利要求1的方法，其特征在于：所述芯片(200)按照“倒装片”安装方法转移到所述凹穴(120)的底部。
13．按照权利要求1的方法，其特征在于：所述芯片(200)用以下方法转移到所述凹穴(120)的底部：用绝缘胶(500)粘接与工作面相反的一面，并用既涂在芯片(200)的接点焊盘(220)上又涂在带状导体(112；141,142)上的导电树脂(400)进行连接。
14．按照权利要求3的方法，其特征在于：在天线端头(141,142)上滴两小滴导电胶之后，将所述芯片(200)工作面朝下地转移到所述凹穴(120)的底部。
CN99806621A 1998-05-27 1999-05-26 制造包括至少一个集成电路芯片的便携式电子装置的方法 Pending CN1309796A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9806684A FR2779255B1 (fr) 1998-05-27 1998-05-27 Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
FR98/06684 1998-05-27

Publications (1)

Publication Number Publication Date
CN1309796A true CN1309796A (zh) 2001-08-22

Family

ID=9526770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99806621A Pending CN1309796A (zh) 1998-05-27 1999-05-26 制造包括至少一个集成电路芯片的便携式电子装置的方法

Country Status (8)

Country Link
EP (1) EP1084481A1 (zh)
JP (1) JP2002517047A (zh)
CN (1) CN1309796A (zh)
AU (1) AU3832299A (zh)
BR (1) BR9910718A (zh)
CA (1) CA2333431A1 (zh)
FR (1) FR2779255B1 (zh)
WO (1) WO1999062028A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458838C (zh) * 2005-05-30 2009-02-04 株式会社日立制作所 无线ic标签和无线ic标签的制造方法
CN101025796B (zh) * 2006-02-17 2010-05-12 上海英内电子标签有限公司 一种电子标签的倒封装工艺
CN101178783B (zh) * 2006-11-10 2010-06-02 株式会社日立制作所 Rfic标签和其安装方法
CN106299623A (zh) * 2016-09-27 2017-01-04 北京小米移动软件有限公司 无线保真WiFi天线及制造方法
CN106897766A (zh) * 2017-03-31 2017-06-27 金邦达有限公司 带ic芯片的智能卡及智能卡的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006318217A (ja) 2005-05-12 2006-11-24 Matsushita Electric Works Ltd メモリカード用アダプタ
FR3009411A1 (fr) * 2013-08-02 2015-02-06 Ask Sa Couverture de livret d'identite muni d'un dispositif radiofrequence et son procede de fabrication
FR3027433A1 (fr) 2014-10-16 2016-04-22 Ask Sa Procede de fabrication d'un support de dispositif radiofrequence constitue d'une seule couche

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684471B1 (fr) * 1991-12-02 1994-03-04 Solaic Procede de fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
EP0688050A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
US6329213B1 (en) * 1997-05-01 2001-12-11 Micron Technology, Inc. Methods for forming integrated circuits within substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458838C (zh) * 2005-05-30 2009-02-04 株式会社日立制作所 无线ic标签和无线ic标签的制造方法
CN101025796B (zh) * 2006-02-17 2010-05-12 上海英内电子标签有限公司 一种电子标签的倒封装工艺
CN101178783B (zh) * 2006-11-10 2010-06-02 株式会社日立制作所 Rfic标签和其安装方法
CN106299623A (zh) * 2016-09-27 2017-01-04 北京小米移动软件有限公司 无线保真WiFi天线及制造方法
CN106897766A (zh) * 2017-03-31 2017-06-27 金邦达有限公司 带ic芯片的智能卡及智能卡的制造方法

Also Published As

Publication number Publication date
AU3832299A (en) 1999-12-13
FR2779255B1 (fr) 2001-10-12
EP1084481A1 (fr) 2001-03-21
BR9910718A (pt) 2001-01-09
CA2333431A1 (fr) 1999-12-02
FR2779255A1 (fr) 1999-12-03
WO1999062028A1 (fr) 1999-12-02
JP2002517047A (ja) 2002-06-11

Similar Documents

Publication Publication Date Title
JP3430339B2 (ja) チップカードまたは類似の電子デバイスの製造方法
KR100846272B1 (ko) Ｒｆｉｄ 태그 및 그 제조 방법
CA2192076C (en) Ic card and ic module
CN1143381C (zh) 用于制作芯片卡-模块的方法
US6404643B1 (en) Article having an embedded electronic device, and method of making same
RU99122596A (ru) Способ изготовления электронной карточки или аналогичного электронного устройства
US6111303A (en) Non-contact electronic card and its manufacturing process
CN1832166A (zh) 半导体器件及其制造方法
JPH0930171A (ja) 電子カードの製造及び組立て方法及び該方法により得られた電子カード
CN103119616A (zh) 聚碳酸酯制射频识别设备及其制造方法
CN1214346C (zh) 无触点芯片卡,无触点支撑体及其制造方法
CN101385402A (zh) 电路基板以及电路基板的制造方法
JP2001522107A (ja) コンタクトレスチップカードを製造する方法およびコンタクトレスチップカード
CN110463168A (zh) 可配置的封装传感器模块及其制造方法
CN1309796A (zh) 制造包括至少一个集成电路芯片的便携式电子装置的方法
JP2007042087A (ja) Ｒｆｉｄタグ及びその製造方法
CN104303288A (zh) 指纹传感器封装件及其制造方法
US7317395B2 (en) RFID tag and method of manufacturing the same
CN109583552B (zh) 用于制造便携式数据载体的方法及数据载体主体
CN1351733A (zh) 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法
CN100416606C (zh) 射频识别标签、模块组件及射频识别标签的制造方法
US6365440B1 (en) Method for contacting a circuit chip
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
CN1303521A (zh) 制造微模块方法和制造含有微模块的存储媒体的方法
KR101958925B1 (ko) 지문인식센서 모듈의 제조방법 및 이로부터 제조된 지문인식센서 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication