JP2002517047A - 少なくとも１つの集積回路チップを有する携帯電子装置の製造方法 - Google Patents

少なくとも１つの集積回路チップを有する携帯電子装置の製造方法

Info

Publication number
JP2002517047A
JP2002517047A JP2000551358A JP2000551358A JP2002517047A JP 2002517047 A JP2002517047 A JP 2002517047A JP 2000551358 A JP2000551358 A JP 2000551358A JP 2000551358 A JP2000551358 A JP 2000551358A JP 2002517047 A JP2002517047 A JP 2002517047A
Authority
JP
Japan
Prior art keywords
chip
recess
conductive
card
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000551358A
Other languages
English (en)
Inventor
フィダルゴ，ジャン，クリストフ
ブリュネ，オリヴィエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of JP2002517047A publication Critical patent/JP2002517047A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 本発明は、集積回路チップ（２００）を少なくとも１つ含む、チップカードのような電子装置の製造方法に関し、該チップは、カード本体（１００）の凹部（１２０）内に配置されている。チップ（２００）は、導電性トラック（１１２）を介して、インターフェース要素（１１０）に接続される。凹部（１２０）は、傾斜した壁を有する。導電性トラック（１１２）およびインターフェース要素（１１０）は、３次元での導電性インキでのプリントによって得られるモチーフを形成する。モチーフは、カード基板（１００）の表面から、凹部（１２０）の傾斜した壁に沿って、その底内にまで延長している。この方法によって、チップカードの製造スピードが上がり、その原価が下がる。

Description

【発明の詳細な説明】
【０００１】 本発明は、少なくとも１つの集積回路チップを有する携帯電子装置の製造方法
に関するものであって、該集積回路チップは基板内に埋め込まれ、接続リードフ
レームおよび／またはアンテナから構成されるインターフェース要素に電気的に
結合されている。これらの携帯電子装置は、例えば、接触式および／または非接
触式チップカード、さらには電子ラベルから構成される。
【０００２】 接触式および／または非接触式チップカードは、様々なオペレーション、例え
ば銀行業務オペレーション、電話通信、様々な識別オペレーション、または、遠
隔現金自動支払機タイプのオペレーションなどを実現するためのものである。
【０００３】 接触式カードは、カードの表面に露出する金属被覆を有するが、該金属被覆は
、通常のＩＳＯ７８１６規格によって定められたカード本体の厳密な場所に配置
されている。これらの金属被覆は、データの電気的伝送のために、読取り装置の
読取りヘッドと接触するようにされている。
【０００４】 非接触式カードの方は、カードの電子部分と受信または読取り装置との間の電
磁結合によって外部と情報を交換することを可能にするアンテナを有する。この
結合は、読取りモードまたは読取り／書込みモードで実現され、データの伝送は
無線周波または極超短波によって行われる。
【０００５】 カードの表面に露出する金属被覆と、カード本体内に埋め込まれたアンテナと
を同時に備える、ハイブリッドのカード（「コンビカード」）もまた存在する。
従って、このタイプのカードは、接触モードで、あるいは非接触モードで、外部
とデータを交換することができる。
【０００６】 現在実現されているような非接触式カードは、接触式カードと同様に、寸法が
規格化されている厚みの薄い携帯可能な物である。通常のＩＳＯ７８１０規格は
、縦８５ｍｍ、横５４ｍｍおよび厚み０．７６ｍｍの標準サイズのカードに対応
する。
【０００７】 チップカードの製造方法の大部分は、集積回路チップをマイクロモジュールと
呼ばれるサブユニットに組み立てることを基礎とし、ついで、該サブユニットは
従来の方法を用いて挿入される。
【０００８】 図１に示されている従来の方法は、集積回路チップ２０を、そのボンディング
パッド２２のあるその能動面を上に向け、裏面を誘電性の基板シート２８上に貼
って、貼りつけることから成る。誘電性シート２８は、それ自体、ニッケルめっ
きおよび金めっきされた銅の金属プレートの接続グリッド２４上に配置されてい
る。接続ウェル２１が誘電性シート２８に設けられ、ボンディングワイヤ２６は
、チップ２０のボンディングパッド２２をグリッドの接触領域２４に、その接続
ウェル２１を介して接続する。最後に、エポキシベースのパッケージング樹脂３
０が、チップ２０および溶接されるボンディングワイヤ２６を保護する。ついで
、モジュールが切断され、次に、前もって装飾されたカード本体の凹部に挿入さ
れる。
【０００９】 しかしながら、この方法は、高価であるという欠点をもつ。というのは、マイ
クロモジュールがカード基板と別個に製造されるので、一枚のチップカードの製
造過程は非常に数多くなり、製造コストを増加させるのである。さらに、金属性
基板プレート自体も非常に高価であり、というのも、特にワイヤによる接続は、
ニッケルおよび金での金属被覆を必要とするからである。
【００１０】 従って、本発明は、生産性を高め、製造コストを節減するように、マイクロモ
ジュールの製造の中間過程を削除することを目的とする。
【００１１】 マイクロモジュールの実現用中間過程の無いチップカードの製造方法は既に研
究されている。第１の解決法は、特許出願ＦＲ２６７１４１６，ＦＲ２６７１４
１７およびＦＲ２６７１４１８に記載されているが、カード本体内に直接集積回
路チップを挿入することから成る。このために、カード基板は局所的に軟化され
、チップは軟化された区域内に押し付けられる。従って、いかなる凹部もカード
本体に設けられていない。この技術によって得られるカードは、図２に平面図で
図解されている。チップ２０は、そのボンディングパッド２２がカード１０の表
面に露出するように配置されている。ついで、セリグラフィ作業によって、同じ
平面上に、接触領域２５および導電性トラック２７をプリントすることが可能に
なり、該導電性トラックは、接触領域２５をチップ２０のボンディングパッド２
２に接続することを可能にする。ついで、チップ２０に保護ワニスが塗布される
。
【００１２】 しかしながら、この第１の解決法は多くの欠点を有する。まず、カード基板内
にいかなる凹部も設けられていないので、この方法は、非常に小さい寸法のチッ
プにしか適していない。さらに、接触領域２５および相互接続トラック２７のセ
リグラフィ作業は実施するのが困難であり、というのも、チップ２０のボンディ
ングパッド２２上へのトラック２７の位置付けには、ＶＡＯ（コンピュータ支援
視野）によって制御されなければならない非常に厳密な割り出しが必要とされる
からである。この制約は、製造方法のスピードと生産性を阻害するものである。
【００１３】 また、チップは、そのボンディングパッド２２がカードの側面の縁と平行に配
置されるように、完璧に位置付けられなければならず、というのも、接触領域２
５をカードの側面の縁に対して平行に実現できるようにするためである。ところ
で、チップは、局所的に軟化された区域内に配置されているので、それを正確に
位置付けることは容易ではなく、接触領域がやや斜めに配置されたチップカード
は不良品となる。
【００１４】 従って、この方法は、工業的生産に適応させるには実施が難しすぎる。その上
、不良品となるカードのパーセンテージが大きいので、製造コストは非常に高く
なる。
【００１５】 検討された別の解決法は、「繭」技術を用いる。この技術は、ＭＩＤ（英語で
「Moulded Interconnection Device（立体回路基板）」）タイプの方法による導
電性トラックの塗布に基づくものである。この技術に関連した幾つかの方法が、
既に特許出願の申請の対象となっている。特許出願ＥＰ−Ａ−０７５３８２７、
ＥＰ−Ａ−０６８８０５０、およびＥＰ−Ａ−０６８８０５１は、特に、集積回
路カードの製造および組立て方法を記載している。カードは、集積回路を受け入
れるための収納部を有し、導電性トラックは収納部の底および側面の壁に配置さ
れ、カード基板の表面に形成された接触金属領域に接続されている。
【００１６】 導電性トラックの収納部内への塗布は、三つの異なる方法によって行われるこ
とができる。
【００１７】 第一の方法は、熱間スタンピングを実現することから成る。このため、必要に
応じて錫またはニッケルで被覆された銅の金属被覆を有し、かつ熱間活性接着剤
を備えるシートは、切断され、次に収納部内に熱間接着される。
【００１８】 第二の方法は、スタンプによって、パラジウム触媒を含むラッカーを、金属被
覆する場所に塗布し；ラッカーを熱し；ついで、自触媒作用の電気化学方法を用
いて、銅および／またはニッケルの付着によって金属被覆を実現することから成
る。
【００１９】 第三の方法は、レーザーホログラムを基にリソグラフィーを実現することから
成る。このリソグラフィーは、３次元の金属被覆の付着を、非常に高い精度と高
い解像度で実現することを可能にする。
【００２０】 しかしながら、これらの全ての金属被覆の塗布方法は、実施するのが複雑であ
り、従って、高価である。それらは、しばしば、特殊な工具、および複数の補足
的過程を必要とする。ところで、本発明の目的は、マイクロモジュールの製造過
程を削除することであり、これは、導電性トラックの塗布の際に、新たに過程を
追加するものではない。
【００２１】 さらに、金属被覆は銅および／またはニッケルで実現されるので、それらは高
価なままであり、カードの原価を増加させることになる。
【００２２】 従って、「繭」技術は、大量工業生産に適用されるには、複雑すぎて、高価で
、製造の生産性を阻害する方法を用いていることになる。
【００２３】 前述された欠点を解消するために、本発明は、チップカードのような携帯電子
装置の製造方法を提案し、該製造方法によれば、マイクロモジュールの製造過程
が削除される。このために、導電性トラックおよびインターフェース要素は、３
次元で、導電性物質のプリントによって実現される。チップは、次に、導電性ト
ラックを介して、インターフェース要素に接続される。
【００２４】 本発明は、より具体的には、少なくとも１つの集積回路チップを含む、チップ
カードのような携帯電子装置の製造方法を対象としており、該集積回路チップは
、カード基板内に埋め込まれており、かつボンディングパッドを備えており、該
ボンディングパッドは、接続リードフレームおよび／またはアンテナで構成され
るインターフェース要素に、導電性トラックを介して接続され、以下のことから
成ることを特徴とする。 ‐カード基板内に、傾斜した壁を有する凹部を実現する。 ‐３次元で、導電性インキでのプリントを実現することにより、インターフェー
ス要素および導電性トラックを含むモチーフを形成し、前記モチーフは、カード
基板の表面から、凹部の傾斜した壁に沿って、その底まで延長する。 ‐チップを凹部の底に位置付け、接続する。 ‐保護樹脂内にチップを封止する。
【００２５】 壁の傾斜した凹部の形状によって、プリント技術による導電性インキの付着が
容易になる。さらに、導電性インキは、金属被覆の付着の場合に使用される銅ま
たはニッケルと比べて、有利なコストを有する。また、インターフェース要素は
プリントされるので、その厚みはわずかなものである。
【００２６】 本発明による方法は、さらに、迅速かつコストが低いという利点を有する。こ
の利点は、特に、インターフェース要素並びに導電性トラックが導電性インキで
のプリントの簡単な技術から成る唯一の過程で形成されるということによるもの
である。
【００２７】 本発明の他の特徴および利点は、説明的かつ非制限的である例として与えられ
、付属の図面を参照して作成された記述を読むことによって、明らかになるであ
ろう。 −図１は、既に説明したが、接触式チップカードの従来の製造方法を示す横断面
図である。 −図２は、既に説明したが、周知の技術によって製造されるチップカードの平面
図である。 −図３は、本発明の方法によって得られる接触式チップカードの図である。 −図４Ａおよび４Ｂは、それぞれ、本発明による接触式チップカードの平面図お
よび断面図であって、チップは「フリップチップ」マウントによって位置付けら
れている。 −図５Ａおよび５Ｂは、それぞれ、本発明による接触式チップカードの平面図お
よび断面図であって、チップが別のタイプのマウントによって位置付けられてい
る。 −図５Ｃおよび５Ｄは、本発明による接触式チップカードの２つの平面図であっ
て、チップがそれぞれ、別のタイプのマウントによって、位置付けされ、ついで
接続されている。 −図６Ａおよび６Ｂは、それぞれ、製造途中での２枚の電子ラベルの平面図であ
る。 −図７Ａおよび７Ｂは、本発明の方法に従って実現された、２枚のハイブリッド
カードの平面図である。
【００２８】 図３は、本発明による方法の１つの実施態様によって得られる接触式チップカ
ードを図示したものである。参照番号１００のカード本体は、従来の製造方法、
例えば、型へのプラスチック材料の射出によって得られる。このカード基板１０
０は、ＩＳＯ規格によって定められた位置にインターフェース要素を有し、該イ
ンターフェース要素は、図３の例においては、表面に露出する接触領域１１１を
備えた接続リードフレーム１１０で構成される。これらの接触領域１１１は、カ
ード本体内に設けられた凹部１２０の周囲に位置付けられている。この凹部は、
フライス削り、またはカードの射出の際に設けられ、それは、より経済的である
。それは、好ましくは、円形であり、傾斜した壁を有する。しかしながら、それ
は、長方形、ひし形または八角形などとすることもできる。導電性トラック１１
２は、接触領域１１１につながっているが、その一方で、凹部１２０の底および
壁を覆い尽くしている。
【００２９】 実際のところ、接触領域１１１および導電性トラック１１２は、ただ１つのモ
チーフを形成し、該モチーフは、ただ１つの過程で、３次元で、導電性インキで
のプリントにより得られる。このようにして、接触領域１１１は、カードの表面
１００上にプリントにより付着された導電性インキで構成されており、導電性ト
ラック１１２によって、凹部の傾斜した壁に沿って、その底まで伸びている。
【００３０】 凹部１２０の傾斜した形は重要であり、というのも、導電性インキのプリント
を容易にするからである。図３に示された例では、凹部は２つの平面を有する：
第一の平面は、水平であり、凹部の底を形成する第一の円１２１の内部に規定さ
れている；凹部１２０の壁を形成する第二の平面は傾斜しており、第二の円１２
２の内部に規定される。凹部の深さは、モチーフのプリントを容易にするために
十分に小さいものでなければならない。従って、深さは、好ましくは、１００か
ら６００μｍの間に含まれ、例えば、３００μｍ程度である。
【００３１】 しかしながら、凹部は、その他一切の形、例えば、長方形、ひし形または八角
形であることができる。
【００３２】 集積回路チップ２００は、凹部１２０の底内に位置付けされ、導電性トラック
１１２を介して、接触領域１１１に接続される。
【００３３】 インターフェース要素１１０および導電性トラック１１２を形成するための、
３次元での導電性インキでのプリントは、様々な技術によって実現することがで
きる。
【００３４】 第一の実施態様において、導電性インキでのプリントは、スタンプ印刷技術に
よって得られる。このため、インキスタンプは、カードの表面上および凹部内に
、所望のモチーフに従って導電性インキを位置付けることを可能にする。
【００３５】 好ましくは、スタンプは、凹部の形状に合うように、変形可能な材料、例えば
シリコーン材料で実現される。実際、スタンプの形状と材料は、凹部の形状だけ
ではなく、プリントするべきモチーフに望まれる解像度に応じても決まる。
【００３６】 この技術は、カードに対して、垂直移動式スタンプまたは回転スタンプで、実
施されることができる。
【００３７】 第二の実施態様では、導電性インキでのプリントは、オフセット印刷技術によ
って得られるが、該オフセット印刷技術は、ブランケット型の圧縮可能かつ硬度
の弱い、カード上にインキを転写するための、ローラーを使用する。
【００３８】 ブランケット型のローラーにおける制約を除けば、プリントの残りのパラメー
タは、従来のプリント技術、即ちインキ溝、プリントするモチーフを凹型または
凸型で有するポリマーまたは金属の板、およびインキ転写ローラーの使用、に類
似している。
【００３９】 スタンプ印刷およびオフセット印刷の２つの技術においては、使用されるロー
ラーまたはスタンプの柔軟性を考慮すると、凹部の深さは大きすぎてはならない
。典型的には、凹部の深さは１００μｍから６００μｍの間に含まれる。
【００４０】 第三の実施態様は、３次元での導電性インキでのプリントについては、インク
ジェットによるプリント技術を使用することから成る。従来的には、インクジェ
ットによるプリント技術は、２つの異なる、そしてよく知られた方法：いわゆる
、ドロップ・オン・デマンド方式、あるいは、偏向連続インクジェットによって
実現することができる。
【００４１】 インクジェットによる後者のプリント技術は、所定の軌道に沿って静電気の帯
電した滴を吹き付けることから成る。プリントの途中で、これらの滴の軌道は、
偏向板を様々な偏極にすることで変更することが可能である。
【００４２】 ３次元での良質のプリントを実現し、インターフェース要素および導電性トラ
ックのあるモチーフを正確に印刷するするためには、凹部は、垂直に近い平面を
含んでははならず、水平な、または５から３０°、好ましくは１５から２０°の
間に含まれる傾斜角度で傾いた平面のみを含まなければならない。
【００４３】 これらの３次元での導電性インキのプリント技術によって、接続リードフレー
ムおよび／またはアンテナから構成されるインターフェース要素と、チップの接
続を可能にするための導電性トラックの両方を、ただ１つの過程で印刷すること
が可能となる。この場合、インターフェース要素および導電性トラックは、ただ
１つの同一モチーフを形成する。
【００４４】 様々なプリント技術によって、様々な種類の導電性インキを使用することが可
能となる。例えば、導電性インキは、導電性充填物（金属粒子）のある溶媒内で
可溶なポリマー樹脂を有する溶剤型インキから構成されることができ、溶媒の蒸
発によって硬化する。インキは、さらに、単一または複合成分の熱硬化性インキ
、紫外線下で重合可能なインキ、蝋付けペーストタイプの化合物またさらには金
属合金であることができる。
【００４５】 一方、チップは、３つの異なるマウントタイプによって、凹部の底に位置付け
られることができる。
【００４６】 第一の方法は、「フリップチップ」タイプのマウントによって、チップを位置
付けすることから成る。このタイプのマウントは既によく知られており、それは
、図４Ａおよび４Ｂの平面図および断面図に示されている。図４Ｂにおいて、接
続リードフレーム１１０の接触領域１１１、および導電性トラック１１２は、理
解を容易にするために黒い太線で示されている。しかし、それらは導電性インキ
でのプリントによって得られるため、それらの厚みは、実際には、わずかなもの
である。チップの位置付けは、それをひっくり返して行われ、能動面は凹部１２
０の底に向けられたボンディングパッド２２０を有する。次に、チップ２００は
、前もってプリントされた導電性領域１１２上に、そのボンディングパッド２２
０を押し当て、導電性ワイヤを使用せずに接続される。この場合、相互接続トラ
ック１１２は、正確にプリントされなければならず、それは、集積回路チップ２
００のボンディングパッド２２０の正確な位置にまで来なければならない。
【００４７】 図４Ｂに示された例においては、チップ２００は、周知、かつ表面における受
動部品のマウントによく用いられる、異方導電性接着剤３５０によって、導電性
トラック１１２に接続されている。この接着剤３５０は、実際のところ、弾性変
形可能な導電性粒子を含み、該粒子は、ボンディングパッド２２０と導電性トラ
ック１１２との間でプレスされた際に、ｚ軸に沿って（つまり、厚みに沿って）
電気伝導を確立することを可能にしながら、他の方向（ｘ，ｙ）に沿って絶縁を
保証する。
【００４８】 実施変型の１つにおいて、電気接続は、導電性接着剤で形成された隆起によっ
て確立することができ、該導電性接着剤は、チップのボンディングパッド２２０
上に予め付着され、かつチップの位置付けの際に熱間で再活性化される。
【００４９】 チップ２００と導電性トラック１１２との間の電気接続を確立する別の方法は
、チップ２００のボンディングパッド２２０上に、電気的接触をより良くするた
めの導電性物質のバンプを実現し、次に、予めプリントされたモチーフ上にチッ
プを押し当ててから、モチーフのプリントに用いられる導電性インキを完全に重
合させることから成る。チップの固定と接続は、プリントされたモチーフの導電
性インキの重合の最中に、この時同時に行われる。
【００５０】 最後に、導電性トラック１１２が、インクジェットによるプリント、金属合金
によって実現される場合は、溶接の１つの過程のみで、チップを固定し、かつ接
続することが考えられる。このため、融点の低い金属合金製のバンプは、チップ
２００のボンディングパッド２２０上に実現され、導電性トラック１１２に溶接
するために、チップの位置付けの際に再び溶解される。
【００５１】 図４Ｂに示されている、露出した接触式チップカードの製造の最後段階は、続
いて、チップを保護樹脂３００で封止することから成る。このため、１滴の樹脂
が凹部１２０内に付着される。さらに、平らな外表面を得るために、好ましくは
、粘性が非常に弱い樹脂を用いる。また、チップの位置付けのために導電性接着
剤が使用される際には、保護樹脂はこの接着剤と適合し得るように選択されなけ
ればならない。
【００５２】 チップの位置付けを実施するための第二の方法は、チップを、ボンディングパ
ッドを有するその能動面を上に、つまり凹部１２０の開口部の方に向けて、接着
することから成る。このタイプのマウントは、それぞれ、露出した接触式チップ
カードの平面図と断面図を表す図５Ａおよび５Ｂによって示されている。
【００５３】 この場合、相互接続トラック１１２は、チップ２００のために設けられた場所
の近くに持って来られる。チップ２００は、能動面の裏面によって、絶縁性接着
剤５００を用いて凹部１２０の底に接着される。使用される接着剤５００は、例
えば紫外線での露光効果で網状化する接着剤とすることができる。この接着作業
のスピードは、特に速いものであることができ、というのも、例えば、１時間に
５千から６千個のチップを接着することが可能であるからである。
【００５４】 第二の過程では、チップ２００のボンディングパッド２２０と導電性トラック
１１２との間の電気接続が実現される。これらの接続は、チップのボンディング
パッド２２０および接続トラック１１２の上に導電性樹脂４００を分配すること
によって行われる。導電性樹脂４００は、例えば銀粒子のような、導電性粒子の
充填した重合可能な接着剤とすることが可能である。この第二の接続過程は、チ
ップの接着の過程と同じ速さで実現することができる。さらに、これらの二つの
接着および接続の過程は、同じ設備を使用して実現することができる。
【００５５】 前述されたのと同様に、チップ２００は、次に、保護樹脂３００で封止される
が、該樹脂は凹部１２０内に入れられ、カード基板１００の表面に露出する。こ
のパッケージング樹脂は、このようにして、集積回路チップを気候的および機械
的制約から保護することを可能にする。それは、また、用いられる絶縁性接着剤
５００および導電性樹脂４００と適合し得るものでなければならない。
【００５６】 ここで概略的に説明された図５Ａおよび５Ｂは、それぞれの接触領域が、それ
に結合されるチップのパッドの正面にあるという形態を示している。反対に、従
来のワイヤの配線から成る第三の方法によってチップがマウントされる際には、
図５Ｃおよび５Ｄに示されているように、そして特許出願ＥＰ−Ａ−０ ７５３
８２７に記載されているように、櫛形のモチーフを用いなければならなくなる。
従って、この櫛形のモチーフは、チップ２００のボンディングパッド２２０に結
合される各接触領域１１１の接続トラック１１２を、このパッドの近くに持って
くること、そうすることでボンディングワイヤ２６０が絡みあうのを避けること
を可能にする。図５Ｃは、より具体的には、チップ２００が位置付けられた櫛形
モチーフを表している。図５Ｄは、更に接続トラック１１２とチップのボンディ
ングパッドとの間のワイヤ２６０の接続を示している。
【００５７】 本発明は、非接触式チップカードの製造にも適用される。この場合、インター
フェース要素は、アンテナから構成され、該アンテナの巻線は、カードの表面上
および／または凹部内にプリントされることができる。しかしながら、巻線の位
置がどうであれ、アンテナの先端は常に凹部の底に位置しなければならず、チッ
プのボンディングパッドにアンテナの先端を接続することができなければならな
い。
【００５８】 図６Ａおよび６Ｂは、上から見たところの、製造途中の２枚の電子ラベルを示
す。これらの２枚のラベルは、必要に応じて、非接触式チップカードの製造の基
礎となるか、またはそのまま使用されることが可能である。それらの参照番号は
１００である。それらは、凹部１２０およびアンテナ１４０を有する。アンテナ
１４０は、前に引用されたプリント技術、即ちスタンプ印刷、オフセット印刷ま
たはインクジェットのうちの１つを用いて、導電性インキでのプリントによって
得られる。
【００５９】 図６Ａのラベルは、アンテナ１４０を有するが、その巻線は、カードの表面上
にも凹部１２０内にも実現されている。このインターフェース要素に結合された
導電性トラックは、アンテナの先端１４１、１４２によって形成され、凹部の底
内に達する。次に、この図には示されていない１つのチップが、凹部の底内に位
置付けされ、アンテナの先端１４１、１４２に接続される。
【００６０】 チップの位置付けは、上述の２つの方法によって行われることができる。しか
しながら、「フリップチップ」マウントの場合、凹部の底内でのアンテナの巻線
が存在するために起こりうるショートを避けるために、異方導電性接着剤の使用
を避けるのが好ましい。
【００６１】 この場合、後述される図６Ｂの図の場合においてより具体的には、接続すべき
２つの接触部しか存在しなければ、導電性接着剤の小滴を２つ付着させ、次に、
表を下側にひっくり返したままチップを位置付けて接続することが考えられる。
チップを位置付ける前に、凹部の底内に位置するアンテナの巻線を、絶縁性ワニ
スで被覆することによって保護することがさらに好ましい。
【００６２】 図６Ｂに示されたラベルのアンテナ１４０は、巻線がカード基板１００の表面
上に全体的にプリントされており、アンテナに結合された導電性トラックを形成
するアンテナの先端１４１、１４２のみが凹部の底内に達することから、図６Ａ
に示されたアンテナとは異なる。この実施の形態によって、凹部の底内へのチッ
プの位置付けが容易になる。反対に、この場合、アンテナの巻線はカードの表面
の少なくとも１つの点Ｃで重なり合う。従って、ショートが起こることを避ける
ために、重なり合うこの（これらの）点の上に絶縁性ワニスを塗布することが必
要である。
【００６３】 アンテナがこのようにカードの表面上に実現される時、後の過程は、保護の絶
縁性ワニスを巻線上に塗布することから成る。
【００６４】 プリントされたカードの表面上に別のプラスチックシートを貼ってアンテナを
埋め込み、非接触式チップカードを実現することも可能である。
【００６５】 また、パッケージング樹脂は、チップを保護するために、およびアンテナが凹
部内に位置する際にはそれを保護するために、凹部１２０内に付着される。
【００６６】 ハイブリッドカードもまた、本発明による方法に従って実現することができる
。図７Ａおよび７Ｂはそのようなカードを示している。この場合、インターフェ
ース要素は、接続リードフレーム１１０とアンテナ１４０とから構成される。導
電性インキプリントで印刷されるモチーフは、まず、接続リードフレーム１１０
を含み、該接続リードフレームは、凹部の底内に達する導電性トラック１１２に
よって延長され、また更にアンテナ１４０を含み、該アンテナの先端１４１、１
４２は少なくとも凹部１２０の底内に達する。次に、チップが凹部１２０の底内
に位置付けされ、ボンディングパッドが、まず、アンテナの先端１４１、１４２
に、それから、接続リードフレーム１１０の接触領域１１１に結合された導電性
トラック１１２に接続される。
【００６７】 分かり易くするために、チップは図７Ａおよび７Ｂには示されていない。図７
Ａは、好適な実施態様を示しており、それによると、接続リードフレーム１１０
の接触領域１１１のみがカード基板１００の表面上に見えるように、アンテナ１
４０は完全に凹部１２０の中で実現される。この場合、アンテナのトラックが重
なり合うので、ショートが起こるのを避けるために、重なる点の上に絶縁性ワニ
ス１４３が付着される。
【００６８】 しかしながら、図７Ｂに示されているように、アンテナの巻線も接続リードフ
レームもカード本体の表面上に実現することは、当然考えられ得る。この場合、
アンテナの先端１４１、１４２のみが凹部１２０の底内に達する。ショートが起
こるのを避けるために、アンテナの巻線の重なる点の上に、同様に、絶縁性ワニ
ス１４３が付着される。
【００６９】 図７Ａの例では、ショートが起こるのを防ぐために、絶縁性ワニスによってア
ンテナ１４０の巻線を保護してから、チップを位置付けることが好ましい。
【００７０】 チップの位置付けは、前述された様々な方法によって行うことができる。しか
しながら、第二の方法によって、即ち能動面を上にして、ボンディングパッドを
導電性樹脂、例えば銀の接着剤で接続して、それを位置付けることが好ましい。
この位置付け態様は、実際のところ、アンテナの先端１４１、１４２が形成する
導電性トラックの、およびリードフレーム１１０に結合された導電性トラック１
１２の、チップのボンディングパッドに対する位置に関して要求される精度はよ
り低い；そして、それは、チップの非能動面を、凹部の底内かつアンテナ１４０
の巻線上に、絶縁性接着剤で接着することにより、起こり得るショートを避ける
ことができる。
【００７１】 本発明による方法によって、チップカードを大量に製造することが可能となり
、というのも、製造スピードが大幅に速くなるからである。実際、マイクロモジ
ュールの製造の中間過程が削除され、接続リードフレーム、および／またはアン
テナ、および相互接続トラックの実現が、導電性インキでのプリントから成るた
だ１つの同一過程で実現されるからである。その結果、原価が大幅に減少する。
【００７２】 さらに、本発明による方法は、コストがあまりかからず、というのも、導電性
インキは、金属被覆および接続を実現するために従来の方法で使用されてきた銅
、ニッケルそして金よりも安いからである。
【００７３】 さらに、本発明は、高価な設備を使用せず、そのことによって製造コストが減
少する。
【００７４】 また、傾斜した壁および底（典型的には、４００μｍ未満の深さ）上に導電性
インキでの良質なプリントを可能にするために、凹部は十分に浅い深さで実現さ
れているので、チップの裏、つまり凹部の下に位置するカードの下部には、従来
のチップカードにおいてよりも多量の材料が残ることになる。凹部の下に残存す
る厚みは、実際、３５０から５００μｍの間に含まれる。この残存する厚みによ
って、起こりうるひび割れの形成のリスクが大幅に減少する。従って、カード本
体内でのチップの力学的強度は改良される。さらに、この形状は、簡単な設計の
中子を用いて射出成形により製造するのが非常に容易となる。
【図面の簡単な説明】
【図１】 図１は、接触式チップカードの従来の製造方法を示す横断面図である。
【図２】 図２は、周知の技術によって製造されるチップカードの平面図である。
【図３】 図３は、本発明の方法によって得られる接触式チップカードの図である。
【図４】 図４Ａおよび４Ｂは、それぞれ、本発明による接触式チップカードの平面図お
よび断面図であって、チップは「フリップチップ」マウントによって位置付けら
れている。
【図５】 図５Ａおよび５Ｂは、それぞれ、本発明による接触式チップカードの平面図お
よび断面図であって、チップが別のタイプのマウントによって位置付けられてい
る。図５Ｃおよび５Ｄは、本発明による接触式チップカードの２つの平面図であ
って、チップがそれぞれ、別のタイプのマウントによって、位置付けされ、つい
で接続されている。
【図６】 図６Ａおよび６Ｂは、それぞれ、製造途中での２枚の電子ラベルの平面図であ
る。
【図７】 図７Ａおよび７Ｂは、本発明の方法に従って実現された、２枚のハイブリッド
カードの平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブリュネ，オリヴィエ フランス共和国，エフ−13008 マルセイ ユ，バチマン アー２，リュ パラディ， 550 Ｆターム(参考） 2C005 MB05 MB08 NA02 NA08 NB08 NB34 PA18 RA12 TA21 TA22 5B035 AA04 BB09 CA01 CA23 CA25

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの集積回路チップ（２００）を含む、チップ
    カードのような電子装置の製造方法であって、該集積回路チップは、カード基板
    （１００）内に埋め込まれており、かつボンディングパッド（２２０）を備えて
    おり、該ボンディングパッドは、接続リードフレーム（１１０）および／または
    アンテナ（１４０）で構成されるインターフェース要素に、導電性トラック（１
    １２；１４１，１４２）を介して接続され、以下のことから成ることを特徴とす
    る方法。 ‐カード基板（１００）内に、傾斜した壁を有する凹部（１２０）を実現する。
    ‐３次元で、導電性インキでのプリントを実現して、インターフェース要素（１
    １０；１４０）および導電性トラック（１１２；１４１，１４２）を含むモチー
    フを形成し、前記モチーフは、カード基板（１００）の表面から、凹部（１２０
    ）の傾斜した壁に沿って、その底まで延長する。 ‐チップ（２００）を凹部（１２０）の底に位置付け、接続する。 ‐保護樹脂（３００）でチップ（２００）を封止する。
  2. 【請求項２】インターフェース要素が接続リードフレーム（１１０）から構
    成され、該接続リードフレームは、カード基板（１００）の表面にプリントされ
    凹部（１２０）の底に達する導電性トラック（１１２）によって延長することを
    特徴とする、請求項１に記載の露出する接触式チップカードの製造方法。
  3. 【請求項３】インターフェース要素がアンテナ（１４０）から構成され、該
    アンテナの巻線がカード基板（１００）上および／または凹部（１２０）内にプ
    リントされていること、および導電性トラック（１４１，１４２）がアンテナの
    先端によって形成され、凹部の底内に達することを特徴とする、請求項１に記載
    の非接触式チップカードまたは電子ラベルの製造方法。
  4. 【請求項４】インターフェース要素が、まず接続リードフレーム（１１０）
    から構成され、該接続リードフレームはカード基板（１００）の表面上にプリン
    トされ、かつ凹部（１２０）の底内に達する導電性トラック（１１２）によって
    延長すること、また更に、インターフェース要素がアンテナ（１４０）から構成
    され、該アンテナの先端（１４１，１４２）が少なくとも凹部（１２０）の底内
    に達することを特徴とする、請求項１に記載のハイブリッドチップカードの製造
    方法。
  5. 【請求項５】凹部（１２０）が、１００から６００μｍの間に含まれる深さ
    で実現されることを特徴とする、請求項１から４のいずれか１つに記載の方法。
  6. 【請求項６】凹部（１２０）の傾斜した壁が５から３０°の間に含まれる傾
    斜角度で実現されることを特徴とする、請求項１から５のいずれか１つに記載の
    方法。
  7. 【請求項７】導電性インキでのプリントが、凹部の形状に適合するのに適し
    た変形可能なインキスタンプを使用するスタンプ印刷によって実現されることを
    特徴とする、請求項１から６のいずれか１つに記載の方法。
  8. 【請求項８】使用されるスタンプは垂直または回転移動式スタンプであるこ
    とを特徴とする、請求項７に記載の方法。
  9. 【請求項９】導電性インキでのプリントが、カード基板上へインキを転写す
    るためのブランケットタイプのローラーを用いるオフセット技術によって実現さ
    れ、ローラーは、凹部（１２０）の形状に適合するように変形可能であることを
    特徴とする、請求項１から６のいずれか１つに記載の方法。
  10. 【請求項１０】導電性インキでのプリントが、インクジェットによって実現
    されることを特徴とする、請求項１から６のいずれか１つに記載の方法。
  11. 【請求項１１】用いられる導電性インキが、溶剤型インキ、複合成分の熱硬
    化性インキ、紫外線下で重合可能なインキ、蝋付けペーストまたは金属合金であ
    ることを特徴とする、請求項７から１０のいずれか１つに記載の方法。
  12. 【請求項１２】チップ（２００）が、「フリップチップ」マウントによって
    、凹部（１２０）の底内に位置付けられることを特徴とする、請求項１に記載の
    方法。
  13. 【請求項１３】チップ（２００）が、凹部（１２０）の底内に、絶縁性接着
    剤（５００）を用いた能動面の裏面の接着によって位置付けられ、チップ（２０
    ０）のボンディングパッド（２２０）上と導電性トラック（１１２；１４１，１
    ４２）上とに同時に与えられる導電性樹脂（４００）によって接続されることを
    特徴とする、請求項１に記載の方法。
  14. 【請求項１４】アンテナの先端（１４１，１４２）上に導電性接着剤の小滴
    ２つを付着させた後に、凹部（１２０）の底内に、能動面を下にひっくり返して
    チップ（２００）が位置付けられることを特徴とする、請求項３に記載の方法。
JP2000551358A 1998-05-27 1999-05-26 少なくとも１つの集積回路チップを有する携帯電子装置の製造方法 Pending JP2002517047A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR98/06684 1998-05-27
FR9806684A FR2779255B1 (fr) 1998-05-27 1998-05-27 Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
PCT/FR1999/001232 WO1999062028A1 (fr) 1998-05-27 1999-05-26 Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre

Publications (1)

Publication Number Publication Date
JP2002517047A true JP2002517047A (ja) 2002-06-11

Family

ID=9526770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000551358A Pending JP2002517047A (ja) 1998-05-27 1999-05-26 少なくとも１つの集積回路チップを有する携帯電子装置の製造方法

Country Status (8)

Country Link
EP (1) EP1084481A1 (ja)
JP (1) JP2002517047A (ja)
CN (1) CN1309796A (ja)
AU (1) AU3832299A (ja)
BR (1) BR9910718A (ja)
CA (1) CA2333431A1 (ja)
FR (1) FR2779255B1 (ja)
WO (1) WO1999062028A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601031B2 (en) 2005-05-12 2009-10-13 Matsushita Electric Works, Ltd. Memory card adapter

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP4500214B2 (ja) * 2005-05-30 2010-07-14 株式会社日立製作所 無線ｉｃタグ、及び無線ｉｃタグの製造方法
CN101025796B (zh) * 2006-02-17 2010-05-12 上海英内电子标签有限公司 一种电子标签的倒封装工艺
JP4950627B2 (ja) * 2006-11-10 2012-06-13 株式会社日立製作所 Ｒｆｉｃタグとその使用方法
FR3009411A1 (fr) * 2013-08-02 2015-02-06 Ask Sa Couverture de livret d'identite muni d'un dispositif radiofrequence et son procede de fabrication
FR3027433A1 (fr) 2014-10-16 2016-04-22 Ask Sa Procede de fabrication d'un support de dispositif radiofrequence constitue d'une seule couche
CN106299623A (zh) * 2016-09-27 2017-01-04 北京小米移动软件有限公司 无线保真WiFi天线及制造方法
CN106897766A (zh) * 2017-03-31 2017-06-27 金邦达有限公司 带ic芯片的智能卡及智能卡的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684471B1 (fr) * 1991-12-02 1994-03-04 Solaic Procede de fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
EP0688050A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
US6329213B1 (en) * 1997-05-01 2001-12-11 Micron Technology, Inc. Methods for forming integrated circuits within substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601031B2 (en) 2005-05-12 2009-10-13 Matsushita Electric Works, Ltd. Memory card adapter

Also Published As

Publication number Publication date
CN1309796A (zh) 2001-08-22
WO1999062028A1 (fr) 1999-12-02
CA2333431A1 (fr) 1999-12-02
FR2779255A1 (fr) 1999-12-03
EP1084481A1 (fr) 2001-03-21
AU3832299A (en) 1999-12-13
BR9910718A (pt) 2001-01-09
FR2779255B1 (fr) 2001-10-12

Similar Documents

Publication Publication Date Title
JP3430339B2 (ja) チップカードまたは類似の電子デバイスの製造方法
RU2575988C2 (ru) Электронная карточка с внешним разъемом
RU2398280C2 (ru) Способ монтажа электронного компонента на подложке и устройство для монтажа такого компонента
KR20010075628A (ko) 실장된 전자 소자를 갖는 제조품 및 그 제조 방법
CN107209870B (zh) 芯片卡制造方法和利用该方法获得的芯片卡
US6111303A (en) Non-contact electronic card and its manufacturing process
CN108352374B (zh) 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法
US6548888B1 (en) Integrated circuit card comprising an interface terminal strip and method for making same
US5913110A (en) Method for producing a plastic material composite component, a plastic material composite component and a mold for injection molding same
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
CN113728331A (zh) 用于芯片卡的生物识别传感器模块及所述模块的制造方法
JP2002517047A (ja) 少なくとも１つの集積回路チップを有する携帯電子装置の製造方法
US20060261456A1 (en) Micromodule, particularly for chip card
JPS5892597A (ja) Ｉｃカ−ドの製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
US8119458B2 (en) Placement method of an electronic module on a substrate
TWI420606B (zh) 電子模組於基底上之配置方法及該方法製造的裝置
MXPA00011656A (es) Procedimiento de fabricacion de un dispositivo electronico portatil que comprende cuando menos una parte magnetica de circuito integrado
CN1303521A (zh) 制造微模块方法和制造含有微模块的存储媒体的方法