JP3430339B2 - チップカードまたは類似の電子デバイスの製造方法 - Google Patents

チップカードまたは類似の電子デバイスの製造方法

Info

Publication number
JP3430339B2
JP3430339B2 JP54121998A JP54121998A JP3430339B2 JP 3430339 B2 JP3430339 B2 JP 3430339B2 JP 54121998 A JP54121998 A JP 54121998A JP 54121998 A JP54121998 A JP 54121998A JP 3430339 B2 JP3430339 B2 JP 3430339B2
Authority
JP
Japan
Prior art keywords
realized
microcircuit
card
antenna
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54121998A
Other languages
English (en)
Other versions
JP2000513125A (ja
Inventor
ブラン，ルネ―ポール
フィダルゴ，ジャン−クリストフ
パトリス，フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of JP2000513125A publication Critical patent/JP2000513125A/ja
Application granted granted Critical
Publication of JP3430339B2 publication Critical patent/JP3430339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、チップカードとも呼ばれる、接触または非
接触式の集積回路カードなどの、カード基板内に埋め込
まれかつパッドおよび／またはアンテナによって構成さ
れるインターフェイス要素に接続された少なくとも一つ
のマイクロ回路から成る電子デバイスの製造に関するも
のである。
本発明はまた、とくに、製品識別に用いられ、非接触
式チップカードにたとえることができる電子ラベルにも
適用できる。
本発明はもっと具体的にはマイクロ回路と、パッドお
よび／またはアンテナなどの、インターフェイス要素の
間の接続の実現に関するものである。
インターフェイスパッドを備えた接触式チップカー
ド、カード基板内に実装されるアンテナを備えた非接触
式チップカード、インターフェイスパッドおよびアンテ
ナを備えたハイブリッドカードまたはコンビカードが存
在する。
接触式チップカードの製造には数多くの方法が存在す
る。これらの方法の大半は、従来の方法を用いて組み立
てられたマイクロモジュールと呼ばれる組立部品内にチ
ップを組み込むことに基づいている。
図１に示した第一の方法は、まず最初にチップまたは
マイクロ回路20の接着（"die attach"）を含み、鋸引き
によって輪切りにしたプレートから生じるチップ20を、
出力端子極22を備えたその能動面を上に向けて、導電性
となることのできる接着剤を用いて誘電性基板28の上に
裏側の面を接着することによって接着することから成
り、接着はプリント回路またはフィルム上で実現され
る。
つぎに、マイクロ配線または接続のハンダ付け（"wir
e bonding"）を実施して、チップ20の出力端子極22とプ
リント回路板の接触パッド24との接続をハンダ付けによ
って実現する。
最後にパッケージで封止（"potting"）を実施して、
例えば、シリコーンまたはポリウレタンを主成分とする
ことができる樹脂30を用いてチップ20とハンダ付けされ
た接続の線26を保護する。
図２に示したこの方法の変型において、樹脂30の周囲
のマイクロモジュールの剛性を高めるために周縁金属環
32が用いられる。
この方法のもう一つ別の変型（“flip−chip"）にお
いて、その能動面を下に向けて配置されるバンプまたは
突起（“bumps"）付きのチップが用いられ、電気接続は
金属製またはポリマー製のバンプによって、あるいは異
方性接着剤によって確保される。
別の変型において、図３に示したテープ上へのハンダ
付け技術（“tape automated bondingまたはTAB"）が用
いられ、それによるとチップ34は異方性接着剤36によっ
て接着され、フィルム38の様々な接触はバンプ39を備え
たチップ34上への熱圧縮によってハンダ付けされる。
マイクロモジュールを用いない接触式チップカードの
製造方法も存在する。第一の方法は接点の形成とチップ
の相互接続の確保のためにシルクスクリーン印刷を使用
することに基づいている。
もう一つの方法は、カードの本体を三次元で金属被覆
化し、ついで従来の技術（接着とマイクロ配線）または
上述の「フリップチップ」の技術によってチップを転写
する。
マイクロモジュールを用いる方法において、関連コス
トはフィルムの価格によって限定される。くわえてパッ
ケージング作業後に、全体の厚みを減じるために樹脂を
削る必要があることが多い。この作業は実施が困難であ
る、なぜなら樹脂は重合し、そのため非常に固くなって
いるからである。このフライス削りが製造不良の主原因
になっている。
上述のマイクロモジュールがない第一の方法におい
て、マイクロモジュールは表面にあり、そのため外力を
受け、そのことが関連コストを大幅に増加させる。マイ
クロモジュールのない第二の方法に関しては、過程の数
が多く、そのためコストが増大する。
したがって、大きなサイズのチップカードの製造にこ
の様な技術を使用することは考えられない。
非接触式チップカードの製造法には２つの大きなグル
ープがある。第一のグループはチップを含むマイクロモ
ジュールにハンダ付けするか、バンプ（“bumps"）を有
するチップに直接ハンダ付けした巻き線によって実現さ
れるアンテナを使用するものである。かかる技術は単純
な機能のチップにしか使用できない。
第二のグループは「平坦な」アンテナを利用するもの
で、アンテナは長方形の輪郭の螺旋の形状、または他の
適切ないっさいの形状を取ることができる。かかるアン
テナは写真製版、機械的打ち抜き、スタンプによる印刷
（スタンプ印刷）、シルクスクリーン印刷、または導電
性インクのオフセット印刷などによって実現できる。つ
ぎにチップは「フリップチップ」技術または従来の技術
によってアンテナに転写される。
非接触式チップカードのこれらの製造法においては、
上述の如く、チップ組立の多数の過程を含み、コストが
かさむマイクロモジュール製造法、あるいは製造速度が
制限され、設備コストがとくに高い「フリップチップ」
技術が使用される。
ハイブリッドチップカードに関しては、それらの方法
は接触型および非接触型の上記のカードについて先に述
べた欠点を併せ持っている。
本発明に基づく課題は、上述の欠点がなく、とくにコ
ストと製造不良率を減らすことを、それもマイクロモジ
ュールを実現することなしに可能にするパッドおよび／
またはアンテナによって構成され、かつカード基板内に
埋め込まれたインターフェイス要素に接続された出力端
子極を備えた少なくとも一つのマイクロ回路を有する
（チップカードなどの）電子デバイス内で、マイクロ回
路とインターフェイス要素の間の接続を実現する方法を
提供することである。
本発明による方法はとくに、注入器または類似の手段
を用いて低粘性の導電性物質一滴をそれぞれの出力端子
極と対応するインターフェイス要素の間に付着させ、前
記導電物質は重合によって作用し、導電性充填剤を有
し、重合の後でも柔軟なままであることを特徴とする。
この方法は、マイクロモジュールの実現を省略し、製
造過程の数を減らすことを可能にする。
くわえて、既知のタイプの接続は硬質または半硬質で
あるのに、柔軟な接続が得られ、このことは製造不良率
を大幅に低下させる。
有利には、パッドも低粘性の導電性物質の付着によっ
て実現される。
これによって該方法はさらに簡略化が可能となり、パ
ッドとその接続の実現はただ一つの作業で行われる。
有利には、アンテナも低粘性の導電性物質の付着によ
って実現される。
これによってアンテナの製造を簡略化し、アンテナの
性能を引き上げることができる。
好適には、該物質は導電性あるいは本質的には導電性
の粒子を充填したポリマー樹脂である。
本発明のその他の特徴と利点は付属の図面を参照して
以下の理解を助けるための詳細な説明を読むことによっ
て明らかになるだろう。
−図１は接触式チップカードの既知の製造法を示す横断
面概略図である。
−図２は図１の方法の変型を示している。
−図３は図１の方法のもう一つ別の変型を示している。
−図４は接触式チップカードの製造に適用された本発明
による方法の第一の実施態様を示している。
−図５は図４の方法の変型を示している。
−図６は非接触式チップカードの製造に適用された実施
態様を示している。
−図７から10は図６の方法の変型を示している。
−図11はハイブリッドチップカードの製造に適用された
実施態様を示している。
−図12と13は電子ラベルの製造に適用された実施態様を
示している。
図４は本発明による方法に従って製造された接触式チ
ップカードを示している。
第一の過程において、射出成形または熱可塑性シート
のラミネーションとそれに続く凹部の加工によって実現
することのできる凹部42を備えたカード本体40を実現す
る。
第二の過程において、チップの能動面を、とくにその
出力端子極46と48を上に向けて凹部内にチップ44を配置
し、それを例えば接着によって固定する。また凹部を局
部加熱し、ついでこの様にして溶融した熱可塑性材料内
にチップを配置することができる。チップの能動面が凹
部の底と同一高さである必要はない。
第三の過程において、流量と開口が制御された注入器
または類似の手段によって液状または低粘性物質を付着
させる、「ディスペンス」と呼ばれる技術によって導電
性あるいは本質的に導電性の粒子を充填したポリマー樹
脂などの、低粘性の導電性物質を付着させて接触パッド
と出力端子極46と48を備えた接続が実現される。
以下にディスペンスと称するこの付着作業は、例え
ば、米国のCamelot Systems Inc.社によってCAM/ALOTの
名称で市販され、電子回路ラインの実現に用いられてい
る設備によって実現される。注入器の移動と開口のパラ
メータは情報処理プログラムによって制御される。
この様にして、チップカードのインターフェイスパッ
ドの接点50と52およびこれらの接点50と52とチップの出
力端子極46と48の間の接続54と56を構成する導電性樹脂
の付着が実現される。これらの付着の厚みはシルクスク
リーン印刷法によるものよりはるかに大きくすることが
でき、そのためより大きな断面を、したがってより弱い
接触抵抗を得ることができる。
有利には、出力端子極46と48は例えば、ニッケル、チ
タンまたはタングステン製の、不銹金属被覆化を含んで
いる。
この様にして、電気接触を向上させるようにこれらの
バンプ（bumps）端子極を備えることができる。
チップの位置決めエラーを是正するために、電算機支
援視覚システム（VAO）によって提供された映像を用い
て調節することも考えられる。
好適には、活性化温度がカード本体の熱可塑性物質の
軟化温度よりも低い樹脂が選択される。
図５は上述の方法の変型を示しており、そこでは二段
階の凹部が実現される、すなわち底に刳り抜き60を有す
る凹部58が実現される。この刳り抜きのサイズはチップ
44を受納するのに十分であり、その深さはチップの能動
面が凹部58の底62の高さに来るようにチップの厚みにほ
ぼ等しくなっている。この配置によって、凹部内の樹脂
ビードの傾きの第二の変化が防止され、それによって導
電性樹脂と出力端子極46と48との接触が容易になる。
第四の最後の過程は、パッケージング（ポッティン
グ）を実現して、例えば、シリコーンあるいはポリウレ
タンを主成分とする樹脂を用いてチップを保護すること
から成る。
図６は本発明の方法によって製造した非接触式チップ
カードを示している。それは、例えば、図９に示した如
くカードの周縁に配置した長方形の螺旋の形を有するト
ラックによって形成された「平坦な」アンテナを備えて
いる。
第一の過程において、プリント回路またはフィルムへ
の接着を可能にする接着剤66を用いる「ダイ・アタッ
チ」の従来の設備と方法を用いて接続のために選択した
場所においてチップの能動面を上に向けてチップ64の接
着を実施する。アンテナ基板の使用最高温度に適合する
接着剤、例えば、紫外線への曝露の作用によって架橋す
る接合剤を選択する。この接着作業速度はとくに高く、
例えば、単一のヘッドだけで毎時5000から6000個とする
ことができる。アンテナの接続領域68と70に向かい合っ
て位置付けられたチップの周縁区域内で完全に制御され
た接着剤の面取りが得られるように努める。
第二の過程において、チップ80の出力端子極76と78と
アンテナの接続領域68と70との間に導電性樹脂で電気接
続72と74を実現する。
この第二の過程はチップの接着過程と同じ速い速度で
実現することができる。これら２つの過程は同じ設備で
実現することができる。
第一の変型によれば、平坦なアンテナは「ディスペン
ス」技術によって実現され、チップの接着は上述の「フ
リップチップ」技術によって実施される。
図７から10に示した別の変型によれば、最初にチップ
を固定し、チップの能動面上を通して「ディスペンス」
技術によってアンテナを実現する。
第一の過程（図７）において、例えば、塩化ビニルま
たはポリエチレンの基板84上に、例えば、エポキシ型の
絶縁接合剤82をディスペンスによって付着させ、ついで
その場所に、接触バンプを備えたチップを載置する。
この様にして基板に適した「ダイ・アタッチ」技術の
ための接合剤を使用することができるだろう。
第二の過程（図８）において、能動面を上に向けたチ
ップ86を接合剤82の上に配置して、「ダイ・アタッチ」
型の接着を実現する。接触バンプの利点はチップの出力
端子極88と90とアンテナの間の電気的接触を向上させる
ことである。必要に応じて、誘電性のエナメルを付着さ
せて非機能出力端子極を絶縁する。
第三の過程（図９）において、例えば、上述のCAM/AL
OT装置を用いて注入器を移動させて、例えば、インクま
たは接着剤などの導電性物質のディスペンス技術によっ
てアンテナ92を実現する。
図10に見るごとく、アンテナ92を構成する長方形の螺
旋の両端94と96は、それぞれ、チップ86の接点の端子極
88と90を覆っている。
最後の第四の過程において、ラミネーション作業を実
現して、カードを完成させる。
図11は本発明の方法に従って製作されたハイブリッド
チップカードを表している。この場合、上述の２つの方
法が組み合わされる。
第一の過程において、２つの接触端子極101と103を有
する内蔵アンテナ99を備えたカード本体98が実現され
る。第二の過程において、カード本体内に凹部100が実
現される。第三の過程において、例えば、接着によっ
て、凹部内に、その能動面と好適には不銹金属被覆化を
備えたその出力端子極104と共にチップ102を固定する。
第四の過程において、ディスペンス技術によって導電
性樹脂105を付着させて、接触パッド106とそのチップの
出力端子極104との接続108およびアンテナの接触端子極
101と103と出力端子極104との接続を実現する。端子極1
04は接触バンプを備えることができる。
チップ102の角度位置の誤差は電算機支援視覚装置を
用いて上述のごとく補正することができる。
第五の最後の過程において、チップのパッケージング
が実現される。
本発明はカード基板内に埋め込まれ、パッドおよび／
またはアンテナによって構成されたインターフェイス要
素に接続された出力端子極を備えた少なくとも一つのマ
イクロ回路を有するすべての電子デバイスの製造に応用
される。とくに、本発明は図12と13に示す如く電子ラベ
ルの製造を可能にする。
基板110は凹部112を備え、その底にアンテナ114が実
現される。ついでそこにその出力端子極118を上に向け
たマイクロ回路116を固定する。アンテナ114とチップの
出力端子極118の間の接続を実現するためにディスペン
ス技術によって導電性樹脂120を付着させる。ついで、
絶縁樹脂122を用いてパッケージングを実現する。
以上でわかるように本発明はマイクロモジュールの実
現、とくにフライス削り作業をなくすことを可能にす
る。その結果、さらに、製造不良率が大幅に低下する。
他方、過程数が減り、それによって製造がきわめて簡
略化され、原価が大幅に減少される。この効果は、チッ
プの接着と接続実現のいくつかの作業が同じ装置で実現
されることでさらに増大する。
本発明は高価な装置を使用せず、それによって製造コ
ストが縮小される。
ディスペンス技術によるアンテナの実現は最大の表面
積を得ること、ついで、従来の内蔵コイルアンテナと比
較してアンテナの性能を向上させることを可能にする。
本発明は複雑で大きなサイズのカードを簡単にかつ低
いコストで製造することを可能にする。
活性化の後でも柔軟なままの物質の「ディスペンス」
技術による接続の実現はチップカードの剛性を減じ、曲
げ・ねじれ強度を大幅に増加させることができる。この
ように、本発明に従って製造されたチップカードは現行
規格によって課されたものよりはるかに高い応力強度を
有する。
本発明は、上述の如くきわめて低い不良率で、例え
ば、チップカード毎時4000枚程度の高い生産速度が得ら
れることを可能にする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリス，フィリップ フランス共和国，エフ―13190 アロシ ュ，アヴニュ ジャン ロック，バチマ ン デー，レジダンス デ ドゥ ムラ ン (56)参考文献 特開 平９−51020（ＪＰ，Ａ) 特開 平７−321438（ＪＰ，Ａ) 国際公開97／005571（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/07 - 19/077

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】カード基板（24;40;84;98）内に埋め込ま
    れ、パッド（28;50,52;106）および／またはアンテナ
    （70;92;99;103）によって構成されるインターフェイス
    要素に接続された出力端子極（22;36;46,48;76,78;88,9
    0;104）を有する少なくとも一つのマイクロ回路を含
    む、チップカードなどの、電子デバイスの製造方法にお
    いて、付着させた後でも柔軟なままの低粘性の導電性物
    質を、注入器または類似の手段によって付着させて、出
    力端子極（46,48;76,78;88,90;104）とインターフェイ
    ス要素の間の接続（54,56;72,74;105;108）が実現さ
    れ、低粘性導電性物質の付着が電子デバイスと注入器の
    相対的移動によって実現されることを特徴とする方法。
  2. 【請求項２】パッド（106）も低粘性の導電性物質の付
    着によって実現されることを特徴とする請求項１に記載
    の方法。
  3. 【請求項３】アンテナ（92）も低粘性の導電性物質の付
    着によって実現されることを特徴とする請求項１に記載
    の方法。
  4. 【請求項４】該物質が導電性粒子を充填したポリマー樹
    脂であることを特徴とする請求項１から３のいずれか一
    つに記載の方法。
  5. 【請求項５】該物質が本質的な導電性の粒子を充填した
    ポリマー樹脂であることを特徴とする請求項１から３の
    いずれか一つに記載の方法。
  6. 【請求項６】移動が情報処理プログラムによって制御さ
    れることを特徴とする請求項１から５のいずれか一つに
    記載の方法。
  7. 【請求項７】電算機支援視覚化システムによる画像取得
    を実現して位置補正が実施されることを特徴とする請求
    項６に記載の方法。
  8. 【請求項８】物質の活性化温度がカード本体を構成する
    熱可塑性物質の軟化温度未満であることを特徴とする請
    求項４に記載の方法。
  9. 【請求項９】出力端子極が不銹金属被覆化を有すること
    を特徴とする請求項１から８のいずれか一つに記載の方
    法。
  10. 【請求項１０】デバイスが接触式チップカードであり、
    凹部（42）を有するカード本体（40）が実現され、能動
    面を上に向けてマイクロ回路（44）を凹部（42）内に固
    定し、導電性物質の付着によってパッド（50,52）と接
    続（54,56）を実現し、マイクロ回路のパッケージング
    を実現することを特徴とする請求項２に記載の方法。
  11. 【請求項１１】マイクロ回路が接触バンプを有すること
    を特徴とする請求項10に記載の接触式チップカードの製
    造法。
  12. 【請求項１２】凹部（58）がマイクロ回路（44）を受納
    するためのその底（62）内に刳り抜き（60）を有するこ
    とを特徴とする請求項10に記載の接触式チップカードの
    製造法方法。
  13. 【請求項１３】デバイスが非接触式チップカードまたは
    電子ラベルであり、平坦アンテナが実現され、その能動
    面を上に向けてカードを固定し、低粘性導電性物質の付
    着によってマイクロ回路の出力端子極（76,78）とアン
    テナのパッド（68,70）の間の接続（72,74）が実現され
    ることを特徴とする請求項１に記載の方法。
  14. 【請求項１４】デバイスが非接触式チップカードまたは
    電子ラベルであり、低粘性導電性物質の付着によって平
    坦アンテナ（92）が実現され、マイクロ回路上に接触バ
    ンプが実現され、その能動面を下に向けてマイクロ回路
    を固定することを特徴とする請求項３に記載の方法。
  15. 【請求項１５】デバイスが非接触式チップカードまたは
    電子ラベルであり、基板（84）上に絶縁性接合剤（82）
    を、注入器または類似の手段によって、付着させ、その
    能動面を上にむけてマイクロ回路（86）を接着し、低粘
    性導電性物質の付着によってマイクロ回路（86）上に平
    坦なアンテナ（92）を直接実現し、ラミネーションの最
    終作業が実現されることを特徴とする請求項３に記載の
    方法。
  16. 【請求項１６】デバイスがハイブリッドチップカードで
    あり、内蔵アンテナ（99）を有するカード本体（98）が
    実現され、カード本体（98）内に凹部（100）が実現さ
    れ、その能動面を上に向けてマイクロ回路（102）を凹
    部内に固定し、低粘性導電性物質の付着によってパッド
    （106）とその接続（108）が実現され、パッケージング
    が実現されることを特徴とする請求項２に記載の方法。
  17. 【請求項１７】マイクロ回路が接触バンプを有すること
    を特徴とする請求項16に記載のハイブリッドカードの製
    造方法方法。
  18. 【請求項１８】低粘性の導電性物質の付着が電算機支援
    視覚システムによってマイクロ回路の角度位置の誤差を
    補正して実現されることを特徴とする、請求項16に記載
    のハイブリッドカードの製造方法。
JP54121998A 1997-03-27 1998-03-25 チップカードまたは類似の電子デバイスの製造方法 Expired - Fee Related JP3430339B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9704093A FR2761497B1 (fr) 1997-03-27 1997-03-27 Procede de fabrication d'une carte a puce ou analogue
FR97/04093 1997-03-27
PCT/FR1998/000592 WO1998044452A1 (fr) 1997-03-27 1998-03-25 Procede de fabrication de carte a puce ou dispositif electronique analogue

Publications (2)

Publication Number Publication Date
JP2000513125A JP2000513125A (ja) 2000-10-03
JP3430339B2 true JP3430339B2 (ja) 2003-07-28

Family

ID=9505497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54121998A Expired - Fee Related JP3430339B2 (ja) 1997-03-27 1998-03-25 チップカードまたは類似の電子デバイスの製造方法

Country Status (14)

Country Link
US (2) US6468835B1 (ja)
EP (2) EP0970438B1 (ja)
JP (1) JP3430339B2 (ja)
KR (1) KR100568042B1 (ja)
CN (1) CN1183485C (ja)
AU (1) AU735162B2 (ja)
BR (2) BRPI9808425A8 (ja)
CA (1) CA2283696C (ja)
DE (2) DE69808605T2 (ja)
ES (2) ES2213726T3 (ja)
FR (1) FR2761497B1 (ja)
HK (1) HK1028834A1 (ja)
RU (1) RU2196356C2 (ja)
WO (1) WO1998044452A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2183600T3 (es) * 1998-09-03 2003-03-16 Fraunhofer Ges Forschung Procedimiento para la conexion de chips de conexion.
FR2797076B1 (fr) * 1999-07-30 2003-11-28 Gemplus Card Int Procede de fabrication d4une carte a puce a contact
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
FR2799306B1 (fr) * 1999-10-04 2003-09-19 Gemplus Card Int Procede d'isolation de puce de circuit integre par depot de matiere sur la face active
FR2800198B1 (fr) * 1999-10-26 2002-03-29 Gemplus Card Int Procede de protection de puces de circuit integre par aspiration sous vide
WO2001041054A2 (de) * 1999-12-02 2001-06-07 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
FR2802684B1 (fr) * 1999-12-15 2003-11-28 Gemplus Card Int Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
FR2817373B1 (fr) * 2000-11-30 2003-02-07 D Vito Antoine Orazio Procede de fabrication d'objets portables de type cartes sans contact
JP4666296B2 (ja) * 2001-01-31 2011-04-06 トッパン・フォームズ株式会社 Ｉｃチップを実装したアンテナの形成方法
EP1415270B1 (en) * 2001-07-31 2016-08-03 Quotainne Enterprises LLC Data carrier comprising an array of contacts
FR2841023B1 (fr) * 2002-06-14 2005-10-21 Store Electronic Systems Techn Antenne pour etiquette electronique
WO2004027863A2 (en) * 2002-09-17 2004-04-01 Axalto Sa Hybrid card
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
FR2847365B1 (fr) * 2002-11-15 2005-03-11 Gemplus Card Int Connexion/raccordement simultane par un percage d'adhesif d'encartage
AU2003286371A1 (en) * 2002-12-20 2004-07-14 Nagraid Sa Electronic transponder which is produced by means of conductive ink deposition
US6857552B2 (en) * 2003-04-17 2005-02-22 Intercard Limited Method and apparatus for making smart card solder contacts
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
US7243421B2 (en) * 2003-10-29 2007-07-17 Conductive Inkjet Technology Limited Electrical connection of components
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
JP2008512019A (ja) * 2004-08-31 2008-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｒｆｉｄアンテナを製造する方法
TWI241003B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Method and device for cavity-down package
US7225537B2 (en) * 2005-01-27 2007-06-05 Cardxx, Inc. Method for making memory cards and similar devices using isotropic thermoset materials with high quality exterior surfaces
US8119458B2 (en) 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
US7785932B2 (en) 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
FR2882174B1 (fr) * 2005-02-11 2007-09-07 Smart Packaging Solutions Sps Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
BRPI0520452A2 (pt) * 2005-03-23 2009-05-12 Cardxx Inc método para fabricar um cartão inteligente avançado ou dispositivo similar
JP4839668B2 (ja) * 2005-04-28 2011-12-21 凸版印刷株式会社 非接触ｉｃタグの製造方法
KR100842320B1 (ko) 2006-11-06 2008-06-30 아시아나아이디티 주식회사 금속 부착형 태그 안테나
WO2011053182A1 (ru) * 2009-11-02 2011-05-05 Leontiev Vladimir Vasilievich Устройство накопления и обработки информации (унои)
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US9439334B2 (en) 2012-04-03 2016-09-06 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
DE102012211546B4 (de) * 2012-07-03 2017-02-16 Morpho Cards Gmbh Chipkarte mit bei Raumtemperatur pastenförmiger oder flüssiger Kontaktierung
US10906287B2 (en) 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
US20150286921A1 (en) * 2014-04-03 2015-10-08 Infineon Technologies Ag Chip card substrate and method of forming a chip card substrate
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same
US9449912B1 (en) 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
CN111819577B (zh) 2018-03-07 2024-08-13 X卡控股有限公司 金属卡
US10438895B1 (en) * 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
US11600912B2 (en) 2019-12-12 2023-03-07 Au Optronics Corporation Antenna device and manufacturing method thereof
TWI788705B (zh) * 2019-12-12 2023-01-01 友達光電股份有限公司 天線裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624284B1 (fr) * 1987-12-03 1991-08-16 Sgs Thomson Microelectronics Carte comportant un composant electronique
DE4325458A1 (de) * 1993-07-29 1995-02-09 Orga Bond Technik Gmbh Trägerelement für einen IC-Baustein
FR2716555B1 (fr) * 1994-02-24 1996-05-15 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
FR2730576B1 (fr) * 1995-02-15 1997-04-04 Gemplus Card Int Procede de fabrication de cartes electroniques et cartes obtenues par un tel procede
JP2785846B2 (ja) * 1995-04-10 1998-08-13 ソニー株式会社 プリント基板回路
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
DE19529640A1 (de) * 1995-08-11 1997-02-13 Giesecke & Devrient Gmbh Spulenelement für einen Datenträger mit integriertem Schaltkreis und nichtberührender Kopplung

Also Published As

Publication number Publication date
CN1257598A (zh) 2000-06-21
BRPI9808425A8 (pt) 2018-06-19
US20030020182A1 (en) 2003-01-30
AU735162B2 (en) 2001-07-05
AU7050498A (en) 1998-10-22
JP2000513125A (ja) 2000-10-03
KR20010005637A (ko) 2001-01-15
ES2213726T3 (es) 2004-09-01
EP0970438A1 (fr) 2000-01-12
HK1028834A1 (en) 2001-03-02
CN1183485C (zh) 2005-01-05
EP0970438B1 (fr) 2002-10-09
DE69820684D1 (de) 2004-01-29
CA2283696C (fr) 2004-01-27
US6468835B1 (en) 2002-10-22
KR100568042B1 (ko) 2006-04-07
EP1260938B1 (fr) 2003-12-17
FR2761497B1 (fr) 1999-06-18
DE69820684T2 (de) 2004-09-30
EP1260938A1 (fr) 2002-11-27
DE69808605T2 (de) 2003-06-26
CA2283696A1 (fr) 1998-10-08
US6943437B2 (en) 2005-09-13
BR9808425A (pt) 2000-05-23
FR2761497A1 (fr) 1998-10-02
RU2196356C2 (ru) 2003-01-10
DE69808605D1 (de) 2002-11-14
ES2185161T3 (es) 2003-04-16
WO1998044452A1 (fr) 1998-10-08

Similar Documents

Publication Publication Date Title
JP3430339B2 (ja) チップカードまたは類似の電子デバイスの製造方法
KR100321399B1 (ko) 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ｉｃ카드
US5767009A (en) Structure of chip on chip mounting preventing from crosstalk noise
JPH0930171A (ja) 電子カードの製造及び組立て方法及び該方法により得られた電子カード
KR100400629B1 (ko) 회로 장치 및 그 제조 방법
EP0367311B1 (en) Method for mounting an electronic component and memory card using same
CN1214346C (zh) 无触点芯片卡,无触点支撑体及其制造方法
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
JPH11195096A (ja) 非接触電子カード及びその製造方法
JPH0319703B2 (ja)
US20060261456A1 (en) Micromodule, particularly for chip card
US8127997B2 (en) Method for mounting an electronic component on a substrate
US5856912A (en) Microelectronic assembly for connection to an embedded electrical element, and method for forming same
US20090085226A1 (en) Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
CN1309796A (zh) 制造包括至少一个集成电路芯片的便携式电子装置的方法
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
CN206558504U (zh) 图像传感器模组
US6365440B1 (en) Method for contacting a circuit chip
CN106571377A (zh) 图像传感器模组及其制作方法
JP3976984B2 (ja) 半導体装置及びその製造方法
US6482289B1 (en) Nonconductive laminate for coupling substrates and method therefor
JP2003067695A (ja) 半導体装置
KR100548013B1 (ko) 아이 씨 카드용 칩 모듈 및 그 제조 방법
MXPA99008742A (en) Method for making smart card or similar electronic device
JPH082704B2 (ja) 電子部品をカードに取付ける方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees