JPH0930171A - 電子カードの製造及び組立て方法及び該方法により得られた電子カード - Google Patents

電子カードの製造及び組立て方法及び該方法により得られた電子カード

Info

Publication number
JPH0930171A
JPH0930171A JP8178118A JP17811896A JPH0930171A JP H0930171 A JPH0930171 A JP H0930171A JP 8178118 A JP8178118 A JP 8178118A JP 17811896 A JP17811896 A JP 17811896A JP H0930171 A JPH0930171 A JP H0930171A
Authority
JP
Japan
Prior art keywords
integrated circuit
cavity
electronic card
tracks
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8178118A
Other languages
English (en)
Inventor
Francois Launay
ローネイ フランソワ
Jacques Venambre
ブナンブル ジャック
Jan Severin
セフェリン イアン
Noort Harry Van
ファン ノールト ハリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0930171A publication Critical patent/JPH0930171A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子カードの製造組立て方法の改良にある。 【解決手段】 第１ステップにおいて、導体トラック
（１５〜２０）を集積回路（ＩＣ４）用のキャビティ
（５）の底面及び側壁上に被着するとともにカードの同
一表面上の外部接点パッド（２）に接続する。前記トラ
ックはキャビティの底面上に交互に並んで位置する。第
２ステップにおいて、ＩＣ（４）をその接点のない表面
でキャビティの底面（７）上の前記トラック上に非導電
性接着剤により接着する。次に、ＩＣの接点とトラック
の端部との間の接続を導体ワイヤ（１２）のはんだ接続
着により実現し、キャビティを保護樹脂で充填する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路を収納す
るキャビティが設けられた電気的に絶縁性のカード支持
体を具え、その一方の表面上に、前記集積回路の接点に
それぞれ電気的に接続された複数の金属接点パッドが設
けられた電子カードを製造し組み立てる方法において、 ・前記キャビティの底面及び側壁に被着され且つ前記支
持体表面上に設けられた前記金属接点パッドの各々にそ
れぞれ接続された複数の導体トラックをＭＩＤ（モール
デッドインタコネクションデバイス）技術により設ける
第１ステップと、 ・前記集積回路を、接点を有しないその表面にて前記キ
ャビティの底面に接着することにより固定する第２ステ
ップと、 ・前記集積回路の接点と、対応する導体トラックの端部
との間の電気接続を導体ワイヤのはんだ接着により実現
する第３ステップと、 ・前記キャビティを保護樹脂で満たし、その後にこの樹
脂を重合させる第４ステップを具える電子カードの製造
組立て方法に関するものである。
【０００２】本発明はこの方法により得られる電子カー
ドにも関するものである。支持体のキャビティ内に挿入
される集積回路（又はチップ）は電子メモリ、又は簡単
なメモリより大きい表面積のマイクロプロセッサとする
ことができる。
【０００３】
【従来の技術】従来技術としてここに述べるチップカー
ドの実現に現在使用されている技術は、例えば本件出願
人の欧州特許ＥＰ０２０１９５２Ｂ１に記載されている
ように、通常エポキシガラス、ポリイミド、又はポリエ
ステルからなる支持フィルム上に堆積されたプリント回
路を使用するものである。成形リードフレームの使用も
既知である。支持フィルム又はリードフレームは一方の
表面上に、カードの外部接点用金属パッドを支持する。
他方の表面は電子チップを支持し、このチップはフィル
ム又はリードフレームを貫通して外部接点に電気的に接
続する。支持フィルムの材料及びグリッドの成形に使用
する材料は、電子チップの外部接点と内部接続が互いに
電気的に絶縁するように絶縁性にする。
【０００４】従って、チップカードの組立て処理は、集
積回路（チップ）をフィルム又はリードフレームの内表
面上に接着するステップと、チップ接点と外部接点用金
属パッドとの間の（導体ワイヤによる）電気接続を実現
するステップと、チップと電気接続を保護樹脂により保
護するステップと、このように形成した電子モジュール
を支持フィルム又はリードフレームから切り離すステッ
プと、モジュールをその集積回路（チップ）支持側から
受け入れる保持キャビティが予め設けられている合成樹
脂（通常ＰＶＣ，ＡＢＳ又はポリカーボネイト）からな
るカード支持体内に挿入し接着するステップと、を具え
る。このキャビティは射出成形又はスポットフェージン
グにより形成することができる。
【０００５】これらの技術は幾つかの欠点を有する。 ・チップを保護する処理がデリケートである。その理由
は、樹脂の厚さを注意深かく制御及び制限する必要があ
るためである。 ・電子モジュールのカード内への挿入が平面度及び位置
精度に関し極めて厳しい公差を必要とし、且つ接着をね
じり及び折り曲げ試験要件を満足するように極めて有効
なものとする必要がある。
【０００６】これらの欠点を除去するために、出願人は
未だ公開されていないフランス国特許出願第９４０７３
０８号（１９９４年６月１５日出願）, ”Manufacturin
g and Assembling Method for an Integrated Circuit
Card, and Card Obtained Thereby"，に記載された技術
を使用することを勧める。この新技術では、一方の表面
上に金属接点パッドを支持するフィルム又はリードフレ
ームをもはや必要とせず、残りの２素子、即ちカード支
持体と集積回路を必要とするのみである。この中間モジ
ュールの省略とは別に、集積回路カードの製造及び組立
ての処理工程数が減少するとともに、カード上の外部接
点用金属パッドに対する機械的位置決め制約が除去され
る。この新技術の他の利点は、カードの厚み内に回路を
埋め込む程度を制御しうるとともに、接点の平均的な位
置をモジュールを用いる現行の技術より支持体の半分の
厚さ近くにすることにより、カードの及ぼされる折り曲
げ及びねじれに十分に耐えるものとすることができる点
にある。
【０００７】
【発明が解決しようとする課題】上述の２つの技術の他
の差異は、これらの技術の一方を使用するのか他方を使
用するのかに応じて、集積回路が電子カードアセンブリ
に対し互いに反対位置を占める点にある。頭書に記載し
た新技術を簡単に実行する必要がある場合には、この新
技術に特別に適応する集積回路、即ちモジュールを使用
する慣用の技術と適合する市販の回路に対し対称な回路
を使用する必要がある。本発明が解決すべき技術的問題
は、上述の新技術を通常のモジュール使用電子カード用
の市販の集積回路にいかに適応させるかにある。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明の好適実施例においては、頭書に記載の電子
カードの製造及び組立て方法において、第１ステップ中
に、導体トラックをキャビティの底面全体を横切って延
在させるとともに交互に並べて位置させ、それらの端部
をこれらの導体トラックが接続されたそれぞれの接点パ
ッドの配列に対し逆の配列に配置し、且つ第２ステップ
中に、集積回路をこれらのトラックの上に非導電性接着
剤により接着することを特徴とする。
【０００９】この実施例は、接点（接地接点も含む）が
一つの同一面側に設けられている集積回路を使用すると
きに好適である。従って、集積回路下部の接着領域にお
けるトラック間の短絡の恐れがなくなる。
【００１０】この第１の実施例においては、トラックが
交互に並んで位置する領域には他の領域より良いトラッ
ク分解能が必要とされる。この場合には、第１及び第２
ステップ間に、キャビティ底面の少なくともこの中心領
域において固定又は可動レーザビームを用いるエッチン
グ処理によりこれらのトラックの配列を完成させる補助
ステップを導入するのが有利である。
【００１１】本発明の第２の実施例においては、第１ス
テップ中に、キャビティ底面の一側及び他側に交互に対
向して位置するトラックの端部をキャビティ底面の２つ
の対角線方向に対向するコーナの方向にオフセットさせ
て、第３ステップにおいて実現される導体ワイヤが接点
を支持する集積回路の表面の上方でインターディジタル
配列になるようにすることを特徴とする。
【００１２】この第２の実施例は、カード支持体が２レ
ベルの深さのキャビティを具えるとき、即ち導体トラッ
クの端部を支持する中間レベルの棚状周縁部及び集積回
路を接着するもっと深いレベルの中心部を有するキャビ
ティを具えるときに有利である。接続ワイヤをはんだ接
着する第３ステップ中に導体が集積回路の上部エッジに
接触し、許容しえない電気的障害を生ずる恐れが減少す
る。
【００１３】導電トラックを設ける第１ステップは熱硬
化性接着剤が設けられたトラックの熱圧下の切断及び接
着処理（箔押エンボス処理）を具えるのが有利である。
【００１４】
【発明の実施の形態】図面を参照する以下の説明は本発
明をどの様に実現しうるか明瞭にするものであるが、本
発明はこれに限定されるものではない。図１は従来のモ
ジュールを用いる電子カードの断面図である。図１にお
いて、この電子カードはモジュール１００を具え、モジ
ュール１００は回路支持フィルム（１０１、１０２）及
びキャビティ１０４内に固定された集積回路１０３を具
え、集積回路１０３はこれがキャビティ１０４内に位置
するとともにその接点がキャビティ１０４の底面１０５
に対面するように支持フィルム（１０１、１０２）の下
面に配置される。回路１０３は支持フィルム（１０１、
１０２）上に慣例の方法で接着され、接続ワイヤ１０７
が集積回路１０３の接点と支持フィルム（１０１、１０
２）との間にはんだ接着される。支持フィルムはカード
リーダと協働する金属接点パッドを構成する導電層を有
している。本例では、支持フィルムは銅箔の上にＮｉ層
が電気化学的に堆積され、次いでＡｕ層が堆積された導
電層１０２と絶縁層１０１を具え、このアセンブリが可
撓性支持体を構成する。モジュール１００の構成のもっ
と詳細な説明はフランス国特許出願ＦＲ２５８０４１６
号（１９８５年４月１２日出願）を参照することができ
る。
【００１５】切断して得たモジュール１００を裏返して
キャビティ１０４内に位置１０８で接着する。ＦＲ２５
８０４１６に記載されているように、両面ピールオフ接
着剤を位置１０８に使用することができ、そのピールオ
フ層を保護ラッカーのマスクとして作用させることがで
きる。最後に、位置１０９における接着をポリウレタン
樹脂の層により行う。この樹脂は比較的硬いため、アセ
ンブリの満足な機械的剛性が得られる。
【００１６】新しい組立て技術は図２及び図３に示すよ
うにモジュールを作製する中間段を省略することができ
る。図２及び図３はカードリーダのプローブと協働する
金属接点パッドが存在する電子カードのアクティブ部分
を示す。カード支持体１はカードの表面３（上面）上に
標準の寸法及び位置のこれらの金属接点パッドを具えて
いる。これらの金属接点パッドはそれらの少なくとも幾
つかが、本体又はカード支持体１の厚み内に収納された
集積回路（又はチップ）４の接点に電気的に接続され
る。
【００１７】頭書に述べた方法を実現するために、支持
体１はキャビティ５を具える。その側壁は壁６のように
約４５度の角度で傾けるのが好ましく、その底面７は集
積チップ４を受けるように設計され、パッド２に電気的
に接続された導体トラック８（金属化ラインともいう）
がカードの表面３からキャビティ５の側壁上を通過しキ
ャビティの底面７まで延在し、そこにそれらの端部９が
存在するものとする。キャビティ５は、カードの底部に
十分な厚さの合成樹脂を残してこのカードの底部の破壊
を避けるとともに電子チップを保護するために、６００
μm 以下の深さにする必要がある。支持体１（そのキャ
ビティと一緒にＡＢＳ又はポリカーボネイトのような熱
可塑性材料から射出成形により製造するのが好ましい）
上に実際上銅からなるトラック８を設けるには種々の方
法を使用することができる。好適な方法の幾つかについ
て以下に説明する。キャビティ内に位置させた集積回路
の接点とキャビティ底面の導体トラックとの間の電気接
続を実現する種々の方法の選択についても述べる。図２
に示す伝統的な方法では、集積回路４をその基部におい
てキャビティ５の底面に重合可能接着層１１（通常エポ
キシ接着剤）により接着して取り付け、次いで例えば金
又はアルミニウムからなる導体ワイヤ１２を集積回路４
の接点と導体トラックの端部９との間にはんだ接着す
る。集積回路用の種々のマウンティング（取り付け）及
びワイヤリング（配線）方法が当業者に既知であり、種
々の刊行物、特にＦＲ２４３９４３８，ＦＲ２５４８８
５７，ＥＰ０１１６１４８，ＦＲ２５２０５４１に記載
されている。集積回路の基部が接地接点を構成するよう
な取り付け方法においては、一つのトラックの一端がキ
ャビティの底面の中心に位置し（図２に図示せず）、こ
の金属化された基部を導電性接着剤、例えば７０堆積％
の銀を含有する接着剤によりそこに接着する。接着処理
は半導体工業で慣用されている接着剤及び装置（タイプ
ＫＳ，ＥＳＳＥＣ等）で行うことができる。図２に示す
取り付け方法においては、集積回路は全ての接点（接地
接点も含む）を一つの同一の面（図２では上側面）上に
有している。
【００１８】導体ワイヤのはんだ接着による配線処理に
は金又はアルミニウムワイヤを使用することができ、金
ワイヤのほうがはんだ接着速度が速いために好ましい
（金ワイヤの超音波熱圧着はアルミニウムより３〜４倍
速い）。この処理は組立て処理の中で最もデリケートで
ある。その理由は、この処理はプラスチック支持体の予
備加熱を必要とするためである。この予備加熱はプラス
チック支持体のガラス転移温度Ｔｇを越えると望ましく
ないため（変形の恐れがある）、高いＴｇを有する材料
（ポリカーボネイト、ＡＢＳ、ＡＢＳ−ＰＶＣ複合体又
はＡＢＳ−ポリカーボネイト複合体）からなるカードを
使用するのが好ましい。
【００１９】チップの取り付け及び接着後に、キャビテ
ィ５の樹脂充填処理は、樹脂１３の溶滴をキャビティ５
内に堆積する簡単なポット処理により実現することがで
きる。平坦な外部表面を得るために、極めて低粘度の樹
脂、例えばＡＢＬＥＳＴＩＣＫのアメリカ工場で生産さ
れている樹脂Ｎｏ．９３１−１のような樹脂を使用する
のが好ましい。この樹脂は、電子チップを耐候試験にお
いて有効に保護するために高いイオン純度を有するとと
もに良好な耐給水性を有するものとする必要がある。キ
ャビティ内に充填後、樹脂を重合させる。この工程が電
子カードの製造及び組立て方法の最終工程を構成し、こ
の方法では中間モジュールを使用しない。
【００２０】図１と図２を比較すると、図２の集積回路
４は図１の集積回路１０３の位置に対し１８０度回転し
た位置を占めることがわかる。実際上、図２では集積回
路の接点及び金属パッドが図１のように互いに反対方向
に向く代わりに同一の方向に向き、図２ではともに上向
きに向いている。カードとリーダの協働のために各金属
パッドは集積回路の特定の接点に接続されるように設計
され且つ標準化されているものとすると、集積回路１０
３（図１）及び４（図２及び３）は、同一の基本構造及
び同一の機能のものでも、それらの接点に関し左右逆転
するため、同一にならない。
【００２１】
【実施例】本発明の目的は図２及び３につき説明した技
術を図１の集積回路１０３のような多量生産素子を使用
して実行することにある。この問題の解決は、図４及び
図５に示すようなキャビティ５の底面上の導体トラック
のインターディジタル配列にあり、トラック１５、１６
及び１７の端部をキャビティ５の底面上を左から右へ延
長させ、トラック１８、１９及び２０の端部を逆方向に
延長させる。これにより上述した接点の逆転が補償され
る。さもなければ、図２及び図３の技術を直接適用する
ためにはこの逆転をプリント回路で与える必要がある。
しかし、このような解決方法は２つの特殊性を有する。
【００２２】第１に、図２及び図３に示す場合と異な
り、集積回路をカード支持体に固定するために金属トラ
ック上に部分的に接着する必要がある。従って、図４及
び図５の実施例ではすべての接点が同一側に設けられて
いる集積回路を使用する必要がある。更に、使用する接
着剤はトラック間の短絡もトラックと集積回路との間の
短絡も生じないものとする必要がある。図５に２１で示
す集積回路の固定用に好適な絶縁性接着剤はエポキシ接
着剤、例えばＧＲＡＣＥ社（正式にはEmerson &Cuming)
により市販されているタイプＤ１２５Ｆであり、或い
はまた絶縁性接着剤ＡＢＬＥＳＴＩＣＫ９３１−１（１
２０℃で６分で重合する）であり、この接着剤はカリフ
ォルニア州９００２１、ランチョー ドミンゲス、スザ
ンナ ロード２００２１所在のNational Starch and Ch
emical Companyの子会社であるABLESTICK のアメリカ工
場で製造されている。
【００２３】図４及び図５に示す本発明の第１実施例の
第２の特殊性は、キャビティ５の底面上のトラックのイ
ンターディジタル配列のためにトラックに高い分解能が
要求される点にある。６つのトラックが交互に配列され
ているだけである図４に示す例では、トラック間に２５
０μm の分解能を与えるＭＩＤ（モールデッドインタコ
ネクションデバイス）技術で十分である。この目的のた
めには、箔押しエンボス技術、即ち熱硬化性接着剤が設
けられたトラックの熱圧下での切断及び接着技術が好適
である。カード支持体上に印刷により所望のトラック構
造の中間媒体を付与し、かかる後にこれに基づいて所望
の位置の金属化を自動的に実現することもできる。
【００２４】しかし、特に図６に示すように８つのトラ
ックが並んで位置する場合にはトラック間にもっと微細
な分解能、例えば１００μm の分解能を必要とする。こ
のような場合には、トラックを設けるステップは２つの
サブステップに分け、第１のサブステップにおいて、上
の段落で述べたように、微細な分解能を必要としない部
分及びキャビティ５の底面の主部分、例えば図６の仮想
破線２２内に位置する部分の金属化を行い、第２のサブ
ステップ（又は補助ステップ）において、固定又は可動
レーザビームを用いるエッチング処理を実行してキャビ
ティの底面上の少なくともトラックが並んで位置する領
域におけるトラック配列を完成させる。可動ビームは赤
外放射のＹＡＧレーザにより得ることができ、この場合
には３ｍ／ｓの除去速度を達成しうる。紫外線放射を発
生する光ポンプクリプトン−フルオリンレーザを使用す
ることもでき、これにより実現すべきトラックの構造の
静止像を適応する光学系を介してキャビティ５の底面に
投写する。このレーザは処理すべき全表面からパルスご
とに１μm の厚さを剥がすことができる。
【００２５】図７及び図８に示す本発明の第２の実施例
は一方の表面に接地面を有し、他方の表面に他の接点を
有する集積回路、又は図７及び図８に示すようにすべて
の接点が同一の表面に位置する集積回路に好適である。
【００２６】図７において、集積回路４は図４と同一の
位置、即ち他の構造に対し中心且つ平行な位置を占め、
図の左側に位置するトラック２５、２６、２７が右側の
トラック２８、２９、３０と交互に並んで位置しない。
その代わりに、この技術は図３の既知の技術から３つの
点で相違し、最初の２つの相違点は必須であり、第３の
相違点は任意である。図７から明らかな第１の相違点
は、キャビティ底面の各側に互いに対向して位置するト
ラックの端部がキャビティ底面の２つの対角線方向に対
向するコーナの方向にオフセットされている点にある。
即ち、図において、右側の金属トラックに対しては右下
コーナに位置する部分及び左側の金属トラックに対して
は左下コーナに位置する部分へオフセットさせてトラッ
クの端部が図３のように軸対称にならないで、キャビテ
ィの中心に対し対称になるようにする。第２の相違点
は、電気接続が接点を支持する集積回路４の表面の上方
でインターディジタル配列である点にある。このように
実現すべき導体ワイヤのはんだ接着はかなりデリケート
である。その理由は、隣接する導体間のピッチが図３の
場合に比較して小さくなるためである。カードの平面に
平行なワイヤを折り曲げる必要があるとともに、一般
に、図７に示すように導体が集積回路の回りで湾曲しな
いようにするのが好ましい。その理由は、このような湾
曲は導体と集積回路のエッジとの間の接触を生ずる恐れ
があるためあり、このような寄生接触は絶対に避けなけ
ればならない。この障害接触の恐れを低減するために
は、カード本体内のキャビティが中間の棚３２（図７及
び図８）を具えるものとするのが有利である。この中間
棚は集積回路を取り囲み、第１ステップにおいて導体ト
ラックの端部がこの中間棚上に配置され、第３ステップ
において集積回路の接点及び導体トラックの端部が、図
８に明瞭に示されるように、キャビティ５の半分の深さ
においてほぼ同一のレベルに位置するように設ける。図
７のカードのこの後者の特徴が図３と図７との間の第３
の相違点を構成し、この相違点は好適であるがオプショ
ンである。
【００２７】本発明の方法の種々のステップを実現する
ために当業者であれば種々の既知の技術を使用しうる。
以下に好適な技術のみを示せば十分である。キャビティ
５を有する支持体は良好な耐熱性を有するＡＢＳ又は好
ましくはポリカーボネイト（ＰＣ）のような熱可塑性樹
脂材料の射出成形により実現するのが好ましい。選択し
うるポリカーボネイトはゼネラルエレクトリック社によ
り製造されているＬＥＸＡＮ ＨＦ１１１０Ｒである。
ゼネラルエレクトリック社にから製造販売されているＣ
ＹＣＯＬＬＯＹ Ｃ１１００ＨＦのようなＡＢＳ−ＰＣ
複合樹脂、又はイーストマンケミカルスのアメリカ会社
から製造販売されている例えばＥａｓｔａｌｌｏｙ Ｄ
Ａ００３を使用することもできる。熱成形及びワイヤは
んだ接着処理に必要な温度は、実際に作業温度にさらさ
れる時間が数秒を越えないかぎり、使用するプラスチッ
ク支持体との適合性を維持しながら１００℃を著しく越
えさせることができる。
【００２８】本発明方法の第１ステップに好適なＭＩＤ
処理は箔押しエンボス加工、即ち接着したトラックの配
列の箔押し加工（ホットスタンピング）である。これに
ついては、例えばＥＰ００６３３４７の内容を参照する
ことができる。２秒程度の持続時間の熱サイクルを与え
ると、１２〜７０μm の厚さの金属トラックの配列を、
この目的のために設計された形状、即ち約４５°の角度
で傾斜した壁を有するキャビティ５の区域に、８０Ｎ／
ｍｍ2 程度の圧力及び２００℃程度の温度で設けること
ができる。トラック配列を形成する箔押しエンボス加工
用の箔はこの目的のための多層構造を有し、即ち１〜４
μm の厚さの１〜数層の熱硬化性接着剤（通常フェノー
ル樹脂系）と、かなり延性であるとともに１２〜３５μ
m 厚さを有する銅層と、できれば数μm の厚さの錫又は
ニッケル層とを有する。圧印されなかった箔の部分を次
に巻き取りステーションにおいて粘着テープを用いて取
り除く。
【００２９】銅の良好な延性を得るために、支持体がポ
リカーボネイトからなる場合には、１４０℃で３０分間
アニール処理を実行することができる。他方、ＡＢＳ支
持体はもっと感温性であり、この処理に耐えないため、
この場合にはトラック用の銅として予め延性のものを使
用する必要がある。導体トラックの箔押しエンボス加工
は電子カードの組立てライン内に良好に組み込むことが
できる。
【００３０】第１ステップにおいてプリント処理に続い
て自触反応による金属化を行うこともできる。パラジウ
ム含有ラッカーを、２秒のサイクル時間を有するプリン
ト処理において、カード支持体１の、キャビティ５の壁
面及び底面及びキャビティ周囲の表面３上に、これらの
位置に生成すべき金属トラックの配列に必要なパターン
に従って印刷する。印刷品質は良いため、この方法によ
れば導体トラックの幅及びトラックの離間隔に対し５０
μm の精度を得ることができる。
【００３１】支持体上の金属化用標識位置に堆積された
触媒として作用するＰｄ含有ラッカーを次に１００℃に
加熱する。次に、自触媒作用による金属化（銅又はニッ
ケル）を実行する。この処理は既知であり、長年に亘っ
て実用されている。銅（又はニッケル）は支持体１上の
触媒が存在する位置にのみ堆積される。堆積された銅の
厚さは１〜１０μm とする。この電気化学金属化処理の
主な利点は、数千〜数万のカードを同一の浴内に数時間
以下の期間に亘って一緒に浸漬させることにより同時に
処理することができる点にある。
【００３２】集積回路をキャビティの底面に接着する第
２ステップに使用しうる接着剤は既に開示した。
【００３３】電気接続を実現する第３ステップにおける
好適なワイヤはんだ接着処理は２５又は３２μm の直径
の金線を使用するサーモソニック処理である。実際の処
理は、支持体がポリカーボネイトからなる場合には１１
０〜１６０℃の温度で、支持体がＡＢＳからなる場合に
は１１０℃程度の温度で実行する必要がある。安定な支
持体が得られるようにプラスチックの軟化ははんだ接着
処理前に避けなければならず、これは高品質の接続の達
成に不可欠である。この軟化は、プラスチックは熱伝導
が良くないので支持体をはんだ接着前に予備加熱するの
が望ましいという事実から生じうる。従って、支持体に
与えられる温度がガラス転移温度Ｔｇ（ポリカーボネイ
トに対しては１２０〜１４０℃及びＡＢＳに対しては８
０〜１００℃）を越えないように加熱する必要がある。
更に、集積回路及び金属化部分を熱風により局部的に加
熱する局部加熱を集積回路がはんだ接着処理位置に位置
している間に実行して、６０〜１００ｍｓ程度の極めて
短い期間（即ちガラス転移温度を越えてもプラスチック
が軟化するには十分でない時間）中所望の温度にするこ
ともできる。
【００３４】最終組立て処理、即ち第４ステップにおい
て、キャビティ５を簡単な注封処理により極めて低い粘
度、代表的には３００〜７００ｍＰの樹脂で充填する。
使用する樹脂は、満足な耐吸水性を有し、カードの折り
曲げ及びねじれ時に集積回路を有効に保護する高いイオ
ン純度の樹脂が好ましい。注封に使用する樹脂は、重合
時に、所定の可撓性を有する必要があり、その硬度は７
０〜８０ショアＤである。熱の影響又は紫外放射の影響
の下で重合しうる、当業者に既知の幾つかの樹脂も好適
である。
【００３５】図７及び図８に示す本発明方法の第２の実
施例の実施においては、第２ステップにおいて集積回路
をキャビティの中心に接着する必要がなく、またそのエ
ッジを金属パッドに平行に配置する必要がない。実際
上、中心及び／又は平行配置でない配置を採用し、導体
ワイヤのインターディジタル配列をカード平面に平行な
折り曲げを必要とすることなく容易にすることができ
る。また、このような配置は導体トラックの端部を図３
に示す従来の高度に対称な配列に対しあまり大きくオフ
セットさせる必要がないようにするのが望ましい場合に
も採用することができる。また、集積回路の接着は接着
直後の紫外線照射により予備重合しうる接着剤により行
うこともできる。この場合には紫外線照射がこの接着剤
の硬化反応をトリガする触媒を活性化する。
【００３６】導体トラックの形成にプリント処理を用い
る場合には、相当多数のカーソースを具える板を成形に
より実現し、これらの板上に金属化層を設け（第１ステ
ップ）、次に板を切断してカード支持体を分離すること
ができる。
【図面の簡単な説明】
【図１】モジュールを用いる従来の電子カードの断面図
である。
【図２】新技術を用いる従来の電子カードの断面図であ
る。
【図３】図２に示す電子カードの平面図である。
【図４】本発明の第１実施例の平面図である。
【図５】本発明の第１実施例の断面図である。
【図６】本発明の第１実施例の変形例の平面図である。
【図７】本発明の第２実施例の平面図である。
【図８】本発明の第２実施例の断面図である。
【符号の説明】
１ カード支持体 ２ 金属接点パッド ３ 支持体表面 ４ 集積回路（チップ） ５ キャビティ ６ 壁面 ７ 底面 １２ 導体ワイヤ １５，．．２０ 導体トラック ２５，．．３０ 導体トラック ２１ 接着剤 ３２ 中間棚
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャック ブナンブル フランス国 14123 イフス アブニュ ジャン ビラール ６ (72)発明者 イアン セフェリン オランダ国 5581 ハーセー ワーレ リ ンデラーン ３ (72)発明者 ハリー ファン ノールト オランダ国 5506 アー イクス フェル ドホーフェン デ ウェファー 78

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を収納するキャビティが設けら
    れた電気的に絶縁性のカード支持体を具え、その一方の
    表面上に、前記集積回路の接点にそれぞれ電気的に接続
    された複数の金属接点パッドが設けられた電子カードを
    製造し組み立てる方法において、 ・前記キャビティの底面及び側壁に被着され且つ前記支
    持体表面上に設けられた前記金属接点パッドの各々にそ
    れぞれ接続された複数の導体トラックをＭＩＤ（モール
    デッドインタコネクションデバイス）技術により設ける
    第１ステップと、 ・前記集積回路を、接点を有しないその表面にて前記キ
    ャビティの底面に接着することにより固定する第２ステ
    ップと、 ・前記集積回路の接点と、対応する導体トラックの端部
    との間の電気接続を導体ワイヤのはんだ接着により実現
    する第３ステップと、 ・前記キャビティを保護樹脂で満たし、その後にこの樹
    脂を重合させる第４ステップを具える電子カードの製造
    及び組立て方法において、 ・第１ステップにおいて、導体トラックをキャビティの
    底面全体を横切って延在させるとともに交互に並べて位
    置させ、それらの端部をこれらの導体トラックが接続さ
    れたそれぞれの接点パッドの配列に対し逆の配列に配置
    し、且つ第２ステップにおいて、集積回路をこれらのト
    ラックの上に非導電性接着剤により接着することを特徴
    とする電子カードの製造及び組立て方法。
  2. 【請求項２】 第１ステップと第２ステップとの間に、
    キャビティ底面における導体トラックが並んで位置する
    領域では固定又は可動レーザビームを用いるエッチング
    処理によりこれらのトラックの配列を完成させる補助ス
    テップを具えることを特徴とする請求項１記載の方法。
  3. 【請求項３】 集積回路を収納するキャビティが設けら
    れた電気的に絶縁性のカード支持体を具え、その一方の
    表面上に、前記集積回路の接点にそれぞれ電気的に接続
    された複数の金属接点パッドが設けられた電子カードを
    製造し組み立てる方法において、 ・前記キャビティの底面及び側壁に被着され且つ前記支
    持体表面上に設けられた前記金属接点パッドの各々にそ
    れぞれ接続された複数の導体トラックをＭＩＤ（モール
    デッドインタコネクションデバイス）技術により設ける
    第１ステップと、 ・前記集積回路を、接点を有しないその表面にて前記キ
    ャビティの底面に接着することにより固定する第２ステ
    ップと、 ・前記集積回路の接点と、対応する導体トラックの端部
    との間の電気接続を導体ワイヤのはんだ接着により実現
    する第３ステップと、 ・前記キャビティを保護樹脂で満たし、その後にこの樹
    脂を重合させる第４ステップを具える電子カードの製造
    及び組立て方法において、第１ステップにおいて、キャ
    ビティ底面の一側及び他側に交互に対向して位置するト
    ラックの端部をキャビティ底面の２つの対角線方向に対
    向するコーナの方向にオフセットさせて、第３ステップ
    において実現される導体ワイヤが集積回路の接点支持表
    面の上方でインターディジタル配列になるようにするこ
    とを特徴とする電子カードの製造及び組立て方法。
  4. 【請求項４】 第１ステップにおいて、導体トラックの
    端部を集積回路を取り囲む中間の棚上に配置することを
    特徴とする請求項３記載の方法。
  5. 【請求項５】 導体トラックを設ける第１ステップは、
    熱硬化性接着剤が設けられたトラックを熱圧下で切断及
    び接着する処理（熱箔押しエンボス処理）を具えること
    を特徴とする請求項１〜４のいずれかに記載の方法。
  6. 【請求項６】 導体トラックを設ける第１ステップは、
    触媒層をトラックの所望の配列に印刷し、次いで自触媒
    作用により金属化することを特徴とする請求項１〜５の
    いずれかに記載の方法。
  7. 【請求項７】 請求項５又は６に記載された方法により
    得られた集積回路を具えた電子カード用のカード支持
    体。
  8. 【請求項８】 請求項１〜６のいずれかに記載された方
    法により得られた集積回路を具えた電子カード。
JP8178118A 1995-07-11 1996-07-08 電子カードの製造及び組立て方法及び該方法により得られた電子カード Pending JPH0930171A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9508369 1995-07-11
FR9508369A FR2736740A1 (fr) 1995-07-11 1995-07-11 Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue

Publications (1)

Publication Number Publication Date
JPH0930171A true JPH0930171A (ja) 1997-02-04

Family

ID=9480879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8178118A Pending JPH0930171A (ja) 1995-07-11 1996-07-08 電子カードの製造及び組立て方法及び該方法により得られた電子カード

Country Status (5)

Country Link
US (1) US5850690A (ja)
EP (1) EP0753827B1 (ja)
JP (1) JPH0930171A (ja)
DE (1) DE69618505T2 (ja)
FR (1) FR2736740A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023034A (ja) * 2002-11-13 2011-02-03 Sandisk Corp メモリコントローラを備える様々な異なる規格のカードとともに用いられる汎用不揮発性メモリカード

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158031B2 (en) 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
FR2756648B1 (fr) * 1996-11-29 1999-01-08 Solaic Sa Carte a memoire du type sans contact
US6329213B1 (en) * 1997-05-01 2001-12-11 Micron Technology, Inc. Methods for forming integrated circuits within substrates
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
US6339385B1 (en) 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
FR2769441A1 (fr) * 1997-10-07 1999-04-09 Philips Electronics Nv Carte electronique sans contact et son procede de fabrication
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
FR2786317B1 (fr) * 1998-11-24 2002-12-27 Gemplus Card Int Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
FR2795204B1 (fr) * 1999-06-17 2001-08-31 Gemplus Card Int Procede pour la fabrication d'un support de memorisation comportant une grille de metallisation tridimensionnelle support obtenu
JP3532123B2 (ja) * 1999-07-06 2004-05-31 日本圧着端子製造株式会社 集積回路内蔵カード
FR2799678A1 (fr) * 1999-10-15 2001-04-20 Information Technology Dev Disposition d'insertion d'une etiquette electronique sans contact, dans un objet, et procedes de mise en oeuvre
FI112288B (fi) * 2000-01-17 2003-11-14 Rafsec Oy Menetelmä älytarrasyöttörainan valmistamiseksi
FI112287B (fi) * 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI112121B (fi) 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
FI117331B (fi) * 2001-07-04 2006-09-15 Rafsec Oy Menetelmä ruiskuvaletun tuotteen valmistamiseksi
TW561802B (en) * 2001-09-26 2003-11-11 Triplex Electronic Co Ltd Printed circuit board and the manufacturing process thereof
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
FI119401B (fi) * 2001-12-21 2008-10-31 Upm Raflatac Oy Älytarraraina ja menetelmä sen valmistamiseksi
DE10340129B4 (de) * 2003-08-28 2006-07-13 Infineon Technologies Ag Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
FR2895547B1 (fr) * 2005-12-26 2008-06-06 Oberthur Card Syst Sa Procede de fabrication d'une carte a microcircuit
US20080179404A1 (en) * 2006-09-26 2008-07-31 Advanced Microelectronic And Automation Technology Ltd. Methods and apparatuses to produce inlays with transponders
TWI485825B (zh) * 2009-07-28 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
USD691610S1 (en) * 2011-11-07 2013-10-15 Blackberry Limited Device smart card
US8950681B2 (en) 2011-11-07 2015-02-10 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714709A (en) * 1970-07-06 1973-02-06 Rca Corp Method of manufacturing thick-film hybrid integrated circuits
SU657680A1 (ru) * 1977-01-31 1979-04-15 Предприятие П/Я В-2438 Способ проводного электрического монтажа микросхем
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
DE3116078A1 (de) * 1981-04-22 1983-01-20 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen "praegefolie"
FR2520541A1 (fr) * 1982-01-22 1983-07-29 Flonic Sa Procede d'insertion d'un circuit integre dans une carte a memoire et carte obtenue suivant ce procede
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4578573A (en) * 1983-03-23 1986-03-25 Datakey, Inc. Portable electronic information devices and method of manufacture
FR2548857B1 (fr) * 1983-07-04 1987-11-27 Cortaillod Cables Sa Procede de fabrication en continu d'une carte imprimee
JPS61108195A (ja) * 1984-11-01 1986-05-26 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 基板上に電気的に連続した層を形成する方法
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
FR2581480A1 (fr) * 1985-04-10 1986-11-07 Ebauches Electroniques Sa Unite electronique notamment pour carte a microcircuits et carte comprenant une telle unite
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
JPS6276640A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路装置
US4855868A (en) * 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
GB8706857D0 (en) * 1987-03-23 1987-04-29 Bradley International Ltd Alle Chip carriers
ATE56050T1 (de) * 1987-04-24 1990-09-15 Siemens Ag Verfahren zur herstellung von leiterplatten.
US4859632A (en) * 1987-12-28 1989-08-22 Siemens Corporate Research And Support, Inc. Method for manufacturing the same
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
JPH0220032A (ja) * 1988-07-08 1990-01-23 Seikosha Co Ltd 半導体素子の樹脂封止方法
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
FR2662000A1 (fr) * 1990-05-11 1991-11-15 Philips Composants Carte a microcircuit.
JP2875591B2 (ja) * 1990-05-29 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
FR2674052A1 (fr) * 1991-03-15 1992-09-18 Philips Composants Carte a microcircuit.
FR2677785A1 (fr) * 1991-06-17 1992-12-18 Philips Composants Procede de fabrication d'une carte a microcircuit.
FR2684471B1 (fr) * 1991-12-02 1994-03-04 Solaic Procede de fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
DE4235019C1 (de) * 1992-10-16 1994-04-21 Ame Gmbh Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung
ES2112992T3 (es) * 1992-09-16 1998-04-16 Inst Nat Rech Inf Automat Filtro adaptable.
DE69512137T2 (de) * 1994-06-15 2000-05-25 Rue Cartes Et Systemes Paris D Herstellungsverfahren und Montage für IC-Karte.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023034A (ja) * 2002-11-13 2011-02-03 Sandisk Corp メモリコントローラを備える様々な異なる規格のカードとともに用いられる汎用不揮発性メモリカード

Also Published As

Publication number Publication date
DE69618505D1 (de) 2002-02-21
US5850690A (en) 1998-12-22
DE69618505T2 (de) 2002-08-29
EP0753827B1 (fr) 2002-01-16
EP0753827A1 (fr) 1997-01-15
FR2736740A1 (fr) 1997-01-17

Similar Documents

Publication Publication Date Title
JPH0930171A (ja) 電子カードの製造及び組立て方法及び該方法により得られた電子カード
RU2196356C2 (ru) Способ изготовления электронной карточки или аналогичного электронного устройства
US5647122A (en) Manufacturing method for an integrated circuit card
KR100299949B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
US4674175A (en) Process for manufacturing electronic modules for microcircuit cards
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
KR100332282B1 (ko) 반도체장치및제조방법
US6111303A (en) Non-contact electronic card and its manufacturing process
JPH03503699A (ja) 予備成形したチップキャリヤキャビティパッケージ
KR20010078385A (ko) 마이크로 트랜스폰더 제조방법
JPH1095189A (ja) 半導体装置の製造方法
JP2970411B2 (ja) 半導体装置
US5533664A (en) Method of manufacturing a semiconductor device
US20060261456A1 (en) Micromodule, particularly for chip card
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
AU4043699A (en) Method for producing an integrated circuit card and card produced according to said method
CN1149512C (zh) 用于制造至少包含一个装在底座上的芯片的器件的装置和方法
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JPS61217298A (ja) Ｉｃカ−ド
JP3381375B2 (ja) 電極集合体及びその製造方法ならびに電極集合体を用いたリードフレーム
JPH05509268A (ja) 携帯可能なデータ媒体装置の製造方法
JPH01210394A (ja) 集積回路装置
JP3288973B2 (ja) 半導体装置、積層体及びモジュール構造体
JPS62224033A (ja) テ−プキヤリア装置