JPH11195096A - 非接触電子カード及びその製造方法 - Google Patents

非接触電子カード及びその製造方法

Info

Publication number
JPH11195096A
JPH11195096A JP10285202A JP28520298A JPH11195096A JP H11195096 A JPH11195096 A JP H11195096A JP 10285202 A JP10285202 A JP 10285202A JP 28520298 A JP28520298 A JP 28520298A JP H11195096 A JPH11195096 A JP H11195096A
Authority
JP
Japan
Prior art keywords
winding
integrated circuit
electronic card
contact
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10285202A
Other languages
English (en)
Other versions
JP4287925B2 (ja
Inventor
Francois Launay
ローネイ フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH11195096A publication Critical patent/JPH11195096A/ja
Application granted granted Critical
Publication of JP4287925B2 publication Critical patent/JP4287925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【課題】 製造の処理工程の数が低減した非接触電子カ
ード及びその製造方法を提供する。 【解決手段】 本発明によるカードは、アンテナとして
用いられる捲線（４）及び捲線の端部（７，８）に電気
的に接続した集積回路（９）を支持する絶縁性の支持体
を具える。本発明においては、支持体（１）は構造形成
面（２）上に凹部（３）を具え、この凹部の壁部凹部底
部に捲線（４）のトラックが形成され、このトラックは
構造形成面上にも形成される。凹部（３）は捲線（４）
の端部（７，８）も含む共とにトラックに対して押圧さ
れた集積回路（９）も含む。凹部（３）はポリマー化さ
れた保護樹脂（１４）で充填され、絶縁材料層（１５）
が構造形成面（２）を覆う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電磁界の誘導効果
により情報を伝達するアンテナとして用いられる少なく
とも１個の捲線と、この捲線の端部に電気的に接続した
集積回路とを支持する電気的絶縁性のカード支持体を具
える非接触電子カードに関するものである。
【０００２】本発明は、このようなカードの製造及び組
み立てプロセスにも関するものである。
【０００３】
【従来の技術】この数年にわたって、道路の通行料の支
払い等の目的のため磁気カード及び電子カードを利用し
たデータが実用化されている。特に、より通常なデータ
保持システムは、比較的短い距離で信号の送信及び受信
を行うことができる非接触電子カードのデータ保持シス
テムである。このシステムにおいて、データを読み出し
及び書き込みできる質問デバイスから送信された電磁波
により、非接触電子カードとなる応答装置に配置された
アンテナを構成する捲線付近の磁界が変更され、アンテ
ナを構成する捲線に電圧を誘導し発生した電圧が電流源
として用いられている。
【０００４】
【発明が解決しようとする課題】従来の非接触カードは
より複雑な方法で製造されている。この理由は、これら
のカードが相互接続された集積回路及び電気コイルによ
り構成されるモジュールを具えており、単一のモジュー
ルが製造される前に一連の予備的な処理が必要となるた
めである。モジュールを有し又は有しない場合、これら
のカードはラミネートされ３個又はそれ以上の絶縁材料
の層を有し、その厚さは０．７６ｍｍに標準化されてい
る。組み立てるべき層の数が増大することにより、カー
ドの厚さを精密に維持することが困難になってしまう。
【０００５】電気素子（集積回路及びコイル）の予め製
造された支持モジュールを具えない非接触カードについ
ては、欧州特許出願公開第０７３７９３５号が援用され
る。この文献において、十分に薄くカードと同一の表面
を有する層１により構成される組立体、並びにこれに取
り付けられ機能的に動作する集積回路及びコイル６がモ
ジュールを形成している。この疑似モジュールにおい
て、コイルは層１の上側面である同一面内で延在してい
る。電気素子が保護されるようにカードを構成するため
には、コイル及び集積回路を埋設するための接着性絶縁
性のペースト状の中央層９を層１の全表面にわたって平
坦な表面が得られるまで形成する共にこのようにして得
られた組立体を保護フォイルにより覆う必要がある。
【０００６】本発明の目的は、中間のモジュールを具え
ず製造に必要な処理の数が低減した非接触電子カードを
提供することにある。本発明の別の目的は、製造に必要
な絶縁材料の層又はフォイルの数を低減することにあ
る。
【０００７】
【課題を解決するための手段】上述した目的を達成する
と共に従来技術の欠点を解消するため、本発明による電
子カードは冒頭部で述べた電子カードにおいて、カード
支持体が、構造形成面上に凹部を有し、この凹部の壁部
及び底部に前記捲線のトラックが存在し、このトラック
は前記構造形成面上にも形成され、前記凹部は前記捲線
の端部を収容し、前記凹部は前記集積回路を収容すると
共にポリマー化された保護樹脂が充填され、絶縁性材料
の膜が前記構造形成面を覆うことを特徴とする。
【０００８】このような非接触電子カードを得るための
好適なプロセスは、支持体の構造形成面と称する面に凹
部を形成する工程と、ＭＩＤ（モールデッド相互接続デ
バイス）技術により、前記構造形成面に、前記捲線の前
記凹部の壁部及び前記捲線の端部を収容する底部を通る
トラックを形成する工程と、前記集積回路を前記凹部内
に位置決めする工程と、前記集積回路のコンタクトを前
記捲線の端部に接続する電気的接続を形成する工程と、
前記凹部にポリマー化される保護樹脂を充填する工程
と、前記支持体の構造形成面に固着することにより絶縁
性の膜を被着する工程とを具えることを特徴とする。
【０００９】このようにして、絶縁材料の層を２個だけ
有すると共に機械的な耐久試験に対して良好な耐久性を
有する電子カードを、少ない数の処理で製造することが
できる。ＭＩＤ技術を用いることにより、レリーフ構造
を有する支持体上に、本例の場合トラックが通る凹部を
有するカード支持体の構造形成面上に単一の工程で被着
することができる。ＭＩＤ技術において、ホットフォイ
ルエンボス技術が好適である。この処理は２００μｍの
分解能を達成することができ、しかも安価であり組立ラ
インに良好に配置することができる。
【００１０】集積回路のコンタクトを捲線の端部に接続
する電気的を接続の形成工程については、種々の方法が
考えられる。
【００１１】この工程の好適実施例は、非導電性接着剤
を用いて前記集積回路をそのベースを前記凹部の底部に
接着し、前記集積回路のコンタクトと前記捲線の端部と
の間に導電性ワイヤをハンダ付けする工程を具える。
【００１２】この工程の別の好適実施例は、集積回路の
フリップチイップ実装技術により構成され、前記接続が
局在した位置におけるハンダ付け、絶縁性接着又は導電
性接着により行われ、集積回路のコンタクトがバンプを
有する。別のフリップチイップ実装技術においては、接
続が、圧力と関連する接着により、又は集積回路がバン
プを含まない場合予備成形されたフォイル又はペースト
の形態の異方性の導電性接着剤により行われる。
【００１３】凹部はミーリングによりカード本体に形成
することができるが、凹部を有するカード支持体は射出
成形技術により好ましくは形成することができ、凹部の
底部の捲線の端部が設けられている位置にバンプを有す
ることができる。
【００１４】
【発明の実施の形態】図１に非接触（コンタクトレス）
電子カードの支持体１を示す。この支持体１は電子的に
絶縁され、構造形成表面と称する上側表面２に凹部３及
び導電性捲線４を有する。この導電性の巻線４は、上側
表面２上に延在し、本発明では凹部３を横断すると共に
凹部３の壁部５及び底部６を通る複数のトラックを具え
る。捲線の２個の端部７及び８は凹部３の底部上に位置
する。さらに、集積回路（又はチイップ）９を底部６に
接着すると共にその２個のコンタクト１１及び１２を捲
線４の端部７，８に電気的に接続する。これらの処理が
終了したとき、凹部３に保護樹脂１４（図２及び６を参
照）を充填し、例えばポリビニルクロライド（ＰＶＣ）
のような絶縁材料の膜１５を構造形成表面２に接着する
（図２及び６参照）。膜１５はポリカーボネート又はＡ
ＢＳで構成することもできる。膜１５及び支持体１は、
好ましくは同一の材料で形成することができることに注
意されたい。支持体をＡＢＳ又はポリカーボネートで形
成する場合、凹部３は射出成形で形成され、ＰＶＣで形
成する場合座ぐり処理により形成する。
【００１５】支持体１及び膜１５の厚さ並びに凹部３の
深さは、プリント回路９が非接触電子カードのほぼ半分
の厚さ、すなわち中立素分に位置し、使用中にカードの
曲げ歪みに対して適切な抵抗が形成されるように選択す
る。好ましくは、凹部の側壁５はわずかに傾斜させる。
支持体１は、好ましくは凹部３と共にＡＢＳ又はポリカ
ーボネートのような熱可塑性材料の射出成形により形成
する。支持体はＰＶＣにより作ることもでき、この場合
凹部３は機械加工処理により形成する。凹部３は、カー
ドの底部において２００μｍ以上のプラスチックの十分
な厚さが残存してこのカードの割れが防止されシリコン
チイップが保護されるような深さを有する。
【００１６】ほぼ銅から成る捲線４を支持体１に固定す
るために種々の処理を用いることができる。これらの処
理のうちのある処理について後述する。種々の処理を選
択して凹部中に収容されている集積回路のコンタクトを
凹部の底部の捲線４の端部に接続する電気的接続部を確
立することができ、これにより本発明を実施する種々の
態様に到達する。
【００１７】図２に示す通常の実施例は、一般にはエポ
キシ接着剤であるポリマー化可能な層１６によりベース
を介して凹部３の底部に接着される集積回路９の実装、
及び集積回路９のコンタクト１１，１２と捲線４の端部
７，８との間での例えば金又はアルミニウムの導電性ワ
イヤ１７の半田付けを含む。集積回路の種々の実装及び
ワイヤリング方法が当業者にとって既知であり、種々の
刊行物に記載されており、その中フランス国特許第２４
３９４３８号、フランス国特許第２５４８８５７号、欧
州特許第０１１６１４８号及びフランス国特許第２５２
０５４１号を援用する。
【００１８】導電性ワイヤをハンダ付けするワイヤリン
グに関して、金のワイヤは高速性に関して好適（金ワイ
ヤをハンダ付けするために用いられるサーモソニック法
はアルミニウムワイヤのハンダ付けよりも３倍から４倍
高速である）であるが、金又はアルミニウムを用いるこ
とができる。この処理は組み立てプロセスのうち最もデ
リケートである。この理由は、この処理がプラスチック
の支持体の予備加熱を必要とするからである。プラスチ
ックの支持体のガラス転移温度Ｔｇを超える予備加熱は
望ましくないので（変形のおそれ）、高いＴｇを有する
材料（ポリカーボネート、ＡＢＳ、ＡＢＳ−ＰＶＣ化合
物、又はＡＢＳ−ポリカーボネート化合物）のボードを
用いることが望ましい。
【００１９】チイップを実装及び接着した後、凹部３内
に樹脂１４の滴下による堆積から成る簡単な処理により
凹部３の充填処理を行うことができる。平坦な外側表面
を得るため、例えばアメリカのＡＢＬＥＥＳＴＩＣＫ社
から販売されている番号９３１−１の樹脂のような極め
て低い粘度の樹脂を用いる。この樹脂は、環境試験中に
シリコンチイップを有効に保護するためイオンが極めて
少なく水分吸収に対して耐久性を有する必要がある。凹
部に塗布した後、本発明による製造及び組み立てプロセ
スでの最終工程となる樹脂のポリマー化を行う。
【００２０】最後の工程は、支持体の構造形成面２にＰ
ＶＣ膜１５をラミネートすることによる接着である。
【００２１】捲線４の導体トラックを平坦でない３次元
表面である支持体１に形成する好適なプロセスはとして
以下の方法がある。 接着可能なトラック（巻回部）構造体のホット膜エンボ
ス処理による形成 自動触媒作用を利用したメタライゼーションによるパッ
ド印刷 レーザホログラム又は３次元マスクに基づいて得られる
リソグラフィによるトラックの形成
【００２２】これらの３個のプロセスのうち、初めの２
個のプロセスは周知であり比較的経済的に改善される
が、トラックの形成に際し高い解像度を実現することは
できない。高い解像度を必要とする場合、３番目のプロ
セスはより精度が高いためこの３番目のプロセスを用い
ることができる。
【００２３】パッド印刷及びリソグラフィ技術は、支持
体１の射出成形中に凹部の底部に形成された導体トラッ
クの端部７，８の形成に匹敵する。
【００２４】ホット膜エンボス（又は、スタンプング）
方法の一例として、欧州特許第００６３３４７号を援用
する。この目的のために、すなわち好ましくは傾斜した
壁部を有するように設計された凹部３の区域において２
秒程度の熱サイクルを用いて厚さ１２μｍから７０μｍ
の金属トラックの構造体をカード支持体に形成すること
ができ、このときの加えられる圧力は８０Ｎ／ｍｍ2 で
あり温度は２００°Ｃとする。この目的のため、トラッ
ク構造体を構成するホットエンボス用の膜は図３に示す
構造を有する。すなわち、熱により再活性されることが
でき（通常は、ヘェノールをベースとする接着剤）１か
ら４μｍの厚さを有する接着層２１と、１２μｍと３５
μｍとの間の厚さを有うし比較的延伸性に富む銅層２２
と、必要に応じて形成される数μｍの厚さの錫又はニッ
ケルの層２３とを具える。次に、この膜のエンボス処理
されない部分は捲線ステーションにおいて接着テープを
用いて除去することができる。
【００２５】パッド印刷処理において、２秒のサイクル
で、作成すべき金属トラックの構造体に必要なパターン
に基づいてカード支持体１の壁部、凹部３の底部凹部必
要２の凹部３の周囲にパラジウムを含むラッカを被着す
ることができる。この印刷品質は良好である。この理由
は、導体トラックの幅及びトラック間の間隔の両方につ
いて５０μｍ程度の精度が得られるからである。
【００２６】触媒を構成すると共に支持体１の正確な位
置に堆積されるＰｄを含有するラッカは、その後１００
℃に加熱される。そして、自動触媒作用によりメタライ
ゼーション（銅又はニッケル）が達成され、この後者の
処理は既知であり長時間にわたって試験される。支持体
１の触媒が存在する位置だけに銅（ニッケル）が堆積さ
れる。堆積した銅の厚さは１μｍと１０μｍとの間に存
在する。この電気化学的メタライゼーションの主要な利
点は、数時間の期間中に数千又は数万個のカードを同一
のバスに浸すことにより同一に処理することができるこ
とである。
【００２７】凹部３内の導体トラックについて一層高い
精度が必要な場合、フォトリソグラフィ処理を用いこと
ができ、この処理は前述した処理よりも高価である。こ
の技術は、平坦な表面をメタライゼーションする通常の
フォトリソグラフィ技術を斜めの表面をメタライゼーシ
ョンすること、本例の場合支持体の表面２上の壁部及び
凹部３の底部並びにその周囲のメタライゼーションへの
変形を含む。この目的のため、３Ｄマスク又はレーザホ
ログラムによる既知の結像技術が開発されており、この
技術は凹部の表面と一致する表面上にトラックの像を３
次元で形成することを含み、これにより凹部の所望の区
域だけについてポリマー化することができる。
【００２８】例えば、半付加性のプロセスを用いてトラ
ックを形成することができる。このプロセスは現在主要
な開発国で用いられており、合成樹脂の支持体を処理し
て好ましくは銅の堆積した金属の接着性を改良し、堆積
した金属上に電気的コンタクト層を形成しフォレジスト
マスクを用いて成長形成する。露光した後、コンタクト
の周りのマスク及びコンタクト層を除去する。この処理
により、３Ｄマスク又はレーザ技術（ホログラムを形成
する）により平坦でない支持体上にメタライゼーション
を形成することができ、５０μｍ程度の解像度が得られ
る。上述した種々のメタライゼーションプロセスを用い
ることにより、電気的コンタクトは従来技術のように膜
により支持されず、カード支持体自身により支持される
ことになる。さらに、コンタクトを形成するための絶縁
性材料を貫通するスルーホールを形成する処理はもはや
必要ではない。
【００２９】図２に示す通常の実装技術に加えて、以下
に述べる好適な技術としてフリップチイップ実装があ
る。このため、捲線４の端部７，８は、形態がチイップ
コンタクトの形態に対称な（面に対して）なバンプを有
することができ、これらのバンプはチイップコンタクト
と協働する。このようなバンプは図４の符号２５により
線図的に表示され、カード支持体１の射出成形中に好適
に形成される。その形状は図４に示すように円筒形とす
ることができ、又は球形の膨らみを有することができ、
その高さは数１０μｍとする。バンプの形成は、上述し
たパッド印刷又はリソグラフィ処理により捲線４の形成
と同時に行うことができる。
【００３０】既知の通常のフリップチイップ実装処理プ
ロセスによれば、実装する前にアルミニウムから成る集
積回路のコンタクトにバンプを設ける必要があり、これ
らのバンプは金又は銅から成り電気メッキにより（その
製造後、集積回路のデリケートな位置決め処理が必要で
ある）又は通常のサーモソニック金ハンダ付けユニット
による金ネールヘッドの半田付けにより形成される。実
装するために数個のプロセスを利用することができ、そ
のプロセスは、チイップのバンプと捲線の端部とを対と
して相互接続して良好な電気的接点を確立すること、圧
力と関連してチイップを素早く加熱してバンプの各対を
一緒にハンダ付けすること、又はチイップを支持するプ
レスにより誘導される６０ｋＨｚの超音波振動と関連す
る加圧すること（導電性ワイヤをハンダ付けするものと
し既知である）を含む。この３番目の接続プロセスは、
捲線４の端部７，８のバンプ上に正確に滴下され又はバ
ンプを接着剤の収容容器中に浸すことにより素子のバン
プ上に形成された液滴の形態として以前に堆積した銀が
７０％充填されている例えばエポキシ接着剤のような導
電性接着剤を用いる。これらの通常の技術は図５及び図
６に示され、図６は図５のVI−VI線断面図である。これ
らの技術は国際特許出願ＷＯ９２／１３３１９号及びＷ
Ｏ９２／１３３２０号に詳細に記載されている。絶縁性
の接着剤を用いることもでき、これは、素子のメタライ
ゼーションパッド上に形成した金属バンプ上に正確に堆
積する必要がないことを意味する。この場合、素子を取
り付ける前に、絶縁性の接着剤の液滴を凹部の底部に堆
積する。この接着剤の予備メタライゼーション中に、素
子に圧力を作用して良好なオーミックコンタクトを得る
必要がある。
【００３１】好適なフリップチイップ実装技術を図７に
示し、この技術は前述した技術よりも一層重要である。
ここで、バンプをチイップのコンタクトに設ける処理は
書を略する。凹部３の底部上の導体トラック９の端部
は、円筒形のバンプ（図４、２５）を有する。
【００３２】用いる接着剤は、特に能動素子の表面実装
に既に用いられている特別に異方性の導電性の接着剤と
する。この形式の接着剤は低濃度の導電性粒子を含んで
いる。これらの粒子は弾性変形可能であり１０から２０
μｍ程度の直径を有し、２個の粒子間で接触し圧縮され
ると導電性となり、接触しない場合絶縁性を維持する。
大きさが１００μｍで間隔が１００μｍの四角形のメタ
ライゼーションは、導電性が維持されると共に（接着の
際にメタライゼーション上に存在する粒子密度に関し
て、実際には単一の粒子ではなく数個の粒子が存在し、
これは良好なコンタクトを達成するのに理論的に十分で
ある）、導体トラック間の短絡が排除される限り、これ
らの接着剤を用いることに匹敵する。これらの接着剤
は、現在膜の形態として（アメリカの３Ｍ社又は日本の
ＨＩＴＡＣＨＩ社により製造されている）又はペースト
の形態として（アメリカのＡＩＴ社及びＺＹＭＥＴ社に
より、又はドイツのＬＣＤ ＭＩＫＲＯＥＬＥＫＴＲＯ
ＮＩＫ社により製造されている）入手することができ
る。紫外線硬化性のものも入手可能である。本発明を実
施するに際し、ペースト状の異方性接着剤は膜の形態の
ものとして好適である。このコンタクト技術を用いる場
合、チイップの各コンタクトにおける良好な導電性を確
立することとトラック間の粒子の凝集により生ずる短絡
が生じないこととの間で調和が図られる。コンタクトの
寸法を等しくくびれた形状にすれば、調和は一層容易に
はかることができ、粒子の濃度を増加しその大きさを小
さくすることが可能になるような比率を得ることができ
る。一方、この一層小さなサイズを可能にするために
は、凹部の底部上のトラック端部の組の良好な平坦性を
達成する必要がある（一方、集積回路のコンタクトの平
坦性は別の方法で達成される）。トラック間の短絡を防
止するために好適な別の方法は、トラックの縁の形態で
得られる精度及び接着中に集積回路の正確な位置決めで
得られる精度であり、これら２個の事項の良好な精度に
よりトラックを一層細くすることができると共にトラッ
ク間の間隔を増大することができ、これにより短絡の可
能性が減少する。
【００３３】図７は異方性接着剤で構成した接続部を詳
細に示す。集積回路９は捲線の端部７と対向する一方の
コンタクト１１及びコンタクト１１と１２との間の表面
不動化層３１と共に示す。カード支持体１の凹部の底部
６にはトラックの端部７，８が設けられ、本例ではトラ
ックの端部はバンプを有してしない。ある加圧処理と組
み合わせた接着処理において、導電性粒子３２が接着剤
３３中に捕獲され、コンタクト７と１１との間の対が加
圧される。別の粒子３４はコンタクトの外側に位置し電
気的な導通に作用しない。接着処理中、集積回路はその
導電性パッド（コンタクト）がトラックの端部４（バン
プを有し又は有しない）とほぼ整列するように予め位置
決めされる。異方性接着剤の液滴を凹部の底部に堆積
し、次に集積回路を配置し接着剤に対して加圧する。オ
ーブン又はＵＶ装置紫外線硬化樹脂の場合）のいずれか
により接着剤のポリマー化を行う。
【００３４】図２に基づいて説明したように、次に簡単
な滴下処理により凹部３を充填する（図示せず）。この
簡単な処理により一度に数個の凹部を充填するシステム
を用いることができ、装置のユニット当たりの高い製造
能力が達成される。用いる樹脂は、好ましくは水分吸収
に対して良好な耐久性を有すると共にカードを曲げ及び
捩じっても集積回路を有効に保護するイオンが極めて少
ない樹脂とする。
【００３５】チイップを接着するための接着剤及び保護
樹脂を用いることは相互に両立することであり同一のポ
リマー化モードを有しており、これらを使用することに
より同一の装置を用いてチイップの接着処理及び凹部の
充填処理を実行することができる。この処理の順序は以
下の通りである。 ・チイップの接着 ・接着装置のローダに取り付けた樹脂供給装置による樹
脂の充填 ・集積回路の接着剤及び封止樹脂の同時ポリマー化。こ
の場合、凹部の底部に異方性樹脂を被着する前に異方性
樹脂を予備ポリマー化することが望まれる。この場合、
単一の装置により組み立て処理全体を実行することがで
きる。
【００３６】凹部３を充填する樹脂のポリマー化の後、
最後の処理は、図２の実施例で行われているように、好
ましくは支持体１の構造形成面２上に絶縁材料、ＰＶ
Ｃ、ポリカーボネート、又はＡＢＳの膜を接着すること
である。この処理はコールド又はホットローリングによ
り行うことができる。
【００３７】同一の支持部材に膜又はバンドの形態の複
数のカードを形成し、ＰＶＣフォイルをローリングする
ことにより接着するまでの上述した全ての処理を行い、
この共通の支持部材をプレス装置において切断すること
によりカードを得ることは有益である。
【００３８】図６の実施例（フリップチイップ回路）の
集積回路のコンタクト上にバンプを形成することに関し
て、種々の処理が可能である。 ・電着による成長 ・蒸着による成長 ・ディスペンシング（dispensing） ・インプレッション（impression） ・ハンダ付け 上述した初めの４個の処理は２個の欠点を有している。
すなわち、 ・電子カード用に用いられる集積回路にはコストが高価
になり過ぎてしまう。 ・組み立てラインで処理するのが困難である。
【００３９】好適なプロセスは、切断する前に集積回路
プレートに対して行う通常のサーモソニックワイヤハン
ダ付け処理によるハンダ付けバンプによる処理である。
【００４０】非接触（コンタクトレス）電子カードは２
個の捲線を具えることができ、一方の捲線は電源用のも
のであり他方の捲線はデータ交換用のものとすることが
できる。この場合でも、本発明を適用して集積回路用の
凹部の底歩を通る２個の捲線のトラック及び２個の捲線
の端部を凹部の底部に位置させることができる。また、
本発明は、混合カード、すなわちガルバノ（galvanic）
チャネルにより情報を伝達する両方のコンタクト及び電
磁チャネルにより情報を伝達する少なくとも１個の捲線
を有するカードにも適用することができる。
【図面の簡単な説明】
【図１】組立前の本発明による電子カードの一部を示す
斜視図である。
【図２】本発明の第１実施例の電子カードの一部の断面
図である。
【図３】本発明による電子カードの製造に利用できる高
温反応性接着剤を有する導体トラックの構造を示す断面
図である。
【図４】捲線を構成する導体トラックの端部のバンプを
示す部分的斜視図である。
【図５】本発明の第２実施例の電子カードの部分的斜視
図である。
【図６】図５のＶＩ−ＶＩ線断面図である。
【図７】異方性の導電性接着剤を用いる集積回路の好適
なフリップチイップ実装技術の細部を示す部分的断面図
である。
【符号の説明】
１ 支持体 ２ 構造形成面 ３ 凹部 ４ 捲線 ５ 壁部 ６ 底部 ７，８ 捲線の端部 １４ 保護樹脂 １５ 膜 ２１ 接着剤層 ２３ ニッケル層
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電磁界の誘導効果により情報を伝達する
    アンテナとして用いられる少なくとも１個の捲線と、こ
    の捲線の端部に電気的に接続した集積回路とを支持する
    電気的絶縁性のカード支持体を具える非接触電子カード
    において、前記カード支持体が、構造形成面上に凹部を
    有し、この凹部の壁部及び底部に前記捲線のトラックが
    存在し、このトラックは前記構造形成面上にも形成さ
    れ、前記凹部は前記捲線の端部を収容し、前記凹部は前
    記集積回路を収容すると共にポリマー化された保護樹脂
    が充填され、絶縁性材料の膜が前記構造形成面を覆うこ
    とを特徴とする非接触電子カード。
  2. 【請求項２】 アンテナとして用いられる少なくとも
    １個の誘導性捲線及び前記捲線の端部に電気的に接続し
    た集積回路を支持する電気的に絶縁性のカード支持体を
    具える非接触電子カードを製造し組み立てるに当たり、 前記支持体の構造形成面と称する面に凹部を形成する工
    程と、 ＭＩＤ（モールデッド相互接続デバイス）技術により、
    前記構造形成面に、前記捲線の前記凹部の壁部及び前記
    捲線の端部を収容する底部を通るトラックを形成する工
    程と、 前記集積回路を前記凹部内に位置決めする工程と、 前記集積回路のコンタクトを前記捲線の端部に接続する
    電気的接続を形成する工程と、 前記凹部にポリマー化される保護樹脂を充填する工程
    と、 前記支持体の構造形成面に固着することにより絶縁性の
    膜を被着する工程とを具えることを特徴とする非接触電
    子カードの製造方法。
  3. 【請求項３】 前記捲線のトラックを前記構造形成面に
    被着する工程が、高温反応可能な接着剤を用いる高温加
    圧接着することを含むことを特徴とする請求項２に記載
    の非接触電子カードの製造方法。
  4. 【請求項４】 前記電気的接続を行う工程が、非導電性
    接着剤を用いて前記集積回路をそのベースを前記凹部の
    底部に接着し、前記集積回路のコンタクトと前記捲線の
    端部との間に導電性ワイヤをハンダ付けする工程を具え
    ることを特徴とする請求項２又は３に記載の非接触電子
    カードの製造方法。
  5. 【請求項５】 前記カード支持体が射出成形技術により
    凹部が形成され、このカード支持体が前記凹部の縁部の
    前記捲線の端部が設けられている位置にバンプを有する
    ことを特徴とする請求項２又は３に記載の非接触電子カ
    ードの製造方法。
  6. 【請求項６】 前記電気的コンタクトを形成する工程
    が、集積回路のフリップチイップ実装技術により構成さ
    れ、前記接続が、局在した位置におけるハンダ付け、絶
    縁性接着又は導電性接着により行われ、集積回路のコン
    タクトがバンプを有することを特徴とする請求項２、３
    又は５に記載の非接触電子カードの製造方法。
  7. 【請求項７】 前記電気的コンタクトを形成する工程
    が、集積回路のフリップチイップ実装技術を含み、前記
    接続が圧力と関連する接着により、又は集積回路がバン
    プを含まない場合予備成形されたフォイル又はペースト
    の形態の異方性の導電性接着剤により行われることを特
    徴とする請求項２、３又は５に記載の非接触電子カード
    の製造方法。
  8. 【請求項８】 前記電気的接続が行われる前に前記異議
    方性導電性接着剤を予備ポリマー化し、その最終的なポ
    リマー化を前記保護樹脂のポリマー化と同時に行うこと
    を特徴とする請求項７に記載の非接触電子カードの製造
    方法。
  9. 【請求項９】 請求項２から８までのいずれか１項に記
    載の非接触電子カードの製造方法により製造された非接
    触電子カード。
JP28520298A 1997-10-07 1998-10-07 非接触電子カード及びその製造方法 Expired - Fee Related JP4287925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9712475A FR2769441A1 (fr) 1997-10-07 1997-10-07 Carte electronique sans contact et son procede de fabrication
FR9712475 1997-10-07

Publications (2)

Publication Number Publication Date
JPH11195096A true JPH11195096A (ja) 1999-07-21
JP4287925B2 JP4287925B2 (ja) 2009-07-01

Family

ID=9511907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28520298A Expired - Fee Related JP4287925B2 (ja) 1997-10-07 1998-10-07 非接触電子カード及びその製造方法

Country Status (5)

Country Link
US (1) US6111303A (ja)
EP (1) EP0908843B1 (ja)
JP (1) JP4287925B2 (ja)
DE (1) DE69824679T2 (ja)
FR (1) FR2769441A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085973A (ja) * 2009-10-13 2011-04-28 Toppan Printing Co Ltd 非接触ｉｃカードの製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630370B2 (en) * 1998-10-02 2003-10-07 Shinko Electric Industries Co., Ltd. Process for manufacturing IC card
FR2785072B1 (fr) * 1998-10-23 2001-01-19 St Microelectronics Sa Circuit electronique autocollant
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
JP3517374B2 (ja) * 1999-05-21 2004-04-12 新光電気工業株式会社 非接触型ｉｃカードの製造方法
FR2796208B1 (fr) * 1999-07-08 2002-10-25 Gemplus Card Int Antenne pour carte a puce sans contact, cartes hybrides et etiquettes electroniques
FR2803413A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Element de carte a circuit integre monte en flip-chip
US6492725B1 (en) * 2000-02-04 2002-12-10 Lumileds Lighting, U.S., Llc Concentrically leaded power semiconductor device package
EP1344178B1 (de) 2000-12-20 2004-06-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und verfahren zum gleichzeitigen auslesen von passiven induktiven transpondern
GB2372012A (en) * 2001-01-18 2002-08-14 Pioneer Oriental Engineering L Forming a high frequency contact-less smart card with an antenna coil
DE10151940A1 (de) * 2001-10-22 2003-02-13 Infineon Technologies Ag Chipkarte und Inlay für Chipkarte
DE50311245D1 (de) * 2002-07-17 2009-04-16 Oebs Gmbh Sicherheitsdokument
DE10232569A1 (de) * 2002-07-18 2004-02-05 Agfa-Gevaert Ag Identitätskarte
FR2844078A1 (fr) * 2002-08-30 2004-03-05 St Microelectronics Sa Procede de communication par antenne pour carte a puce et appareil associe
KR20090099235A (ko) * 2008-03-17 2009-09-22 삼성전자주식회사 안테나 구조체
FR2932910B1 (fr) * 2008-06-20 2011-02-11 Smart Packaging Solutions Sps Carte sans contact avec logo securitaire
WO2010000806A1 (en) * 2008-07-02 2010-01-07 Imec Rfid device
DE102009012255A1 (de) 2009-03-07 2010-09-09 Michalk, Manfred, Dr. Schaltungsanordnung
DE102009043587A1 (de) * 2009-09-30 2011-05-19 Smartrac Ip B.V. Funktionelles Laminat
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
EP2369616A1 (fr) * 2010-03-22 2011-09-28 Gemalto SA Procédé de fabrication d'un module électronique comportant une puce électronique fixée sur un substrat contenant une antenne
US10320054B2 (en) 2016-10-28 2019-06-11 Avery Dennison Retail Information Services, Llc RFID tags designed to work on difficult substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69512137T2 (de) * 1994-06-15 2000-05-25 Rue Cartes Et Systemes Paris D Herstellungsverfahren und Montage für IC-Karte.
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
DE19543426C1 (de) * 1995-11-21 1997-05-07 Siemens Ag Kontaktlose Chipkarte und Verfahren zur Herstellung derselben
DE19601202A1 (de) * 1996-01-15 1997-03-06 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
FR2744863B1 (fr) * 1996-02-13 1998-03-06 Schlumberger Ind Sa Procede de realisation d'un objet portatif a antenne bobinee

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085973A (ja) * 2009-10-13 2011-04-28 Toppan Printing Co Ltd 非接触ｉｃカードの製造方法

Also Published As

Publication number Publication date
US6111303A (en) 2000-08-29
DE69824679T2 (de) 2005-07-07
EP0908843B1 (fr) 2004-06-23
EP0908843A1 (fr) 1999-04-14
FR2769441A1 (fr) 1999-04-09
DE69824679D1 (de) 2004-07-29
JP4287925B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4287925B2 (ja) 非接触電子カード及びその製造方法
US5647122A (en) Manufacturing method for an integrated circuit card
US5880934A (en) Data carrier having separately provided integrated circuit and induction coil
TWI257584B (en) IC card and manufacturing method thereof
JP3430339B2 (ja) チップカードまたは類似の電子デバイスの製造方法
US20020170974A1 (en) Hybrid IC card
JP3687783B2 (ja) コンタクトレスチップカードを製造する方法およびコンタクトレスチップカード
JP2004310619A (ja) Ｉｃカードの製造方法
JPH11353439A (ja) 非接触型ｉｃカードとその製造方法、非接触型ｉｃカード用基体
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
US10163820B2 (en) Chip carrier and method thereof
JPH087065A (ja) Ｉｃカードの構築方法及びｉｃカード
JP3517374B2 (ja) 非接触型ｉｃカードの製造方法
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP4306352B2 (ja) 接触型非接触型ハイブリットｉｃモジュールとそれを使用した接触型非接触型ハイブリットｉｃカード
JPH05509268A (ja) 携帯可能なデータ媒体装置の製造方法
JPH0216234B2 (ja)
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたｉｃカード
WO2021123862A1 (en) A card-type substrate having biometric functionality and a method of forming the same
JPH0324383Y2 (ja)
JPH11238956A (ja) 電子部品の実装構造、並びに、電磁波読み取り可能なｉｃシート
JP3557128B2 (ja) 半導体装置の製造方法
JP2001056850A (ja) 非接触交信機能付きｉｃモジュールと接触型非接触型共用ｉｃカード
JP3986641B2 (ja) 非接触型ｉｃモジュールの製造方法および非接触型ｉｃカードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees