CN1351733A - 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法 - Google Patents

一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法 Download PDF

Info

Publication number
CN1351733A
CN1351733A CN00807974A CN00807974A CN1351733A CN 1351733 A CN1351733 A CN 1351733A CN 00807974 A CN00807974 A CN 00807974A CN 00807974 A CN00807974 A CN 00807974A CN 1351733 A CN1351733 A CN 1351733A
Authority
CN
China
Prior art keywords
chip
grid
manufacture method
insulation strip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00807974A
Other languages
English (en)
Inventor
L·多赛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of CN1351733A publication Critical patent/CN1351733A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)
  • Electric Clocks (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种便携式集成电路电子设备的制造方法,由此,使一种集成电路芯片(10)移植到绝缘载体(60)上并连接到包含接触垫(19a)和连接垫(19b)的金属格栅(18)上。本发明的特征在于,其中包括这样一道工序:通过将金属格栅(18)做拱型弯曲(80),为格栅(18)上的芯片(10)做出一个框罩(85)。框罩(85)的大小是使其能够容纳卡(10)及其接触垫(11)的厚度。本发明的特征还在于,格栅(18)层压于绝缘载体(60)上,从而卡(10)的每一个接触垫(11)可以正对格栅(18)上的连接垫(19b)并相互连接。

Description

一种采用廉价绝缘材料的便携式集 成电路电子设备的制造方法
本发明涉及制造一种便携式电子设备，其中至少包括一块集成电路芯片，而芯片被埋入一种载体并与接线板和/或天线组成的转换元件进行电连接。
这类便携式电子设备，譬如，构成了各种接触式和/或非接触式的智能卡或者电子标签。
接触式和/或非接触式的智能卡旨在完成各种作业，诸如银行业务、电话通讯、各种识别操作、或者自动提款之类的操作。
接触式智能卡具有设置在卡面或卡体上的敷金属裸露部分，根据通常的ISO 7816标准定义，置于卡身上精确的一点。这些敷金属的部分要与读卡机的读出头发生接触，以便电传输数据。
非接触式智能卡设有一种天线，通过智能卡中的电子器件与接受器或读卡机之间的电磁耦合，与外界交换信息。这种电磁耦合可以在读模式或读/写模式下实现，而数据传输是用无线通信频率或微波频率进行的。
还有一种混合卡或称“组合卡(combicards)”，这种卡既在卡表面设有敷金属裸露部分，又在卡体内嵌入天线设备。因此这种智能卡与外界交换数据时，可以在触点模式也可在无触点模式下进行。
目前生产的接触式或非接触式的智能卡都是标准尺寸的薄片型便携组件。ISO 7810标准相应于长85mm、宽54mm、厚0.76mm的标准规格的卡体。
大多数智能卡的制造过程，是基于将集成电路芯片组装到一个称之为微型模块的部件之中，该模块连接一个通信接口并嵌入卡内，就是说使用专家们所熟知的技术将其放入卡体上提供的一个凹座之中。
图1说明一种传统的制作方法。这一方法在于粘结一种集成电路10，将其工作面及其接触垫11朝上，而将其反面胶合在一个绝缘支板15上。绝缘支板15本身置放在用诸如镀镍铜板和镀金铜板做成的接触格栅18之上。在绝缘支板15上做出连接井16，以便通过接线17能使芯片10上的接触垫11与格栅18上的触点区相连接。
依照某些不同的方法，可以将芯片10工作面朝上直接胶结在接触格栅18上，然后用硬连线17将其连接。
在这种不同的方法中，格栅18是被沉敷在绝缘支板15上的，而格栅上的触点连接区是用蚀刻法或其它已知的办法确定的。
然后是一个保护或封装的步骤，用以保护芯片10和焊接起来的连线17。通常所用的技术英文中称作“滴顶(glob top)”法，将芯片从上面覆盖起来。这种技术是在芯片10及其连线17上浇铸一滴树脂20，例如根据环氧树脂的热成形原理，或者在紫外线照射下交叉连接的作用，形成密封的滴珠。
图2说明一种不同的实施方案，其中芯片10是按照一种“倒装法(flip chip)”连接到金属格栅18上的，这是一种已知的方法，其中芯片是翻转放置的。
所示例子中，芯片10与金属格栅18之间是通过一种导电性各向异性的胶350连接起来的，这种胶是众所周知的，常常用于在表面上粘接无源部件。芯片10上的输出垫11面对格栅18上的连接区。事实上，这种胶350中含有能发生弹性形变的导电粒子，所以在输出垫11和格栅18的连接区之间加压时，可使其沿着z轴(即沿着厚度的方向)具有导电性能，而其它的方向(x，y)却呈现出绝缘的性质。
在一种变化的实施方案中，芯片10与格栅18之间的导电连接可通过做在芯片10输出垫11上的突起物得到改进，它们是用锡/铅类的热熔合金或者是用导电聚合物做成的。
绝缘支板15粘接着用树脂20保护的芯片10，切割成型，构成微型模块100。
在接触式智能卡的情况下，微型模块100是嵌入预先在卡体上准备好的凹座之内的。嵌入操作的过程是，先在卡体凹座里放入胶液，再将微型模块100粘在其上。
图3说明另一种嵌入技术。卡体110是按照传统的方法，例如将塑料注入模具而生产出来的。获得凹座120的办法，要么是通过在卡体上铣削加工，或者是使用适当的模具用注入法制做出带有凹座的卡体。
用加热层压方法将一种热活性粘膜23附着在绝缘膜15上，最好是在微型模块100切割出来之前进行。将该模块埋入智能卡体110的凹座之中，并通过一种适合凹座120形状的压具24的热压处理，重新激活热活性粘合剂23进行胶结。
上述这些制造接触式智能卡的技术存在着许多缺点。
实际上，这些方法需要许多操作。当用树脂作保护的时候，为使形状和厚度满足要求通常需对树脂进行加工打磨，构成一种错综复杂的昂贵的作业，而且给芯片施加了一种应力。
尤其是，标准的工艺要用到昂贵的技术和高质量的绝缘材料。所用的绝缘材料通常是用一种玻璃状的环氧复合材料或称Kapton做成的。
这是因为所选绝缘材料必须具有良好的绝热性能，以便适合上述的嵌入技术。
另外，不同的触点区和连接区的几何定界，一般是通过化学蚀刻的办法对均匀沉积在绝缘支板上的金属格栅进行处理而得到的。然而化学蚀刻是一项昂贵的作业。
在非接触式智能卡或电子标签的情况下，像图4所示的例子，微型模块100与天线55连接。
天线55做在用PVC或PE或任意其它合适的材料(聚氯乙烯，聚乙烯)做成的绝缘支撑体52上。
天线55是用导体材料做成线圈，是用导电墨水进行丝网印刷，或在绝缘载体上沉积某种金属进行化学蚀刻处理而制成的。其形状可以是螺线形或其它任意的形状，依所需的应用而定。
芯片10胶结在并且用硬连线17连接在金属格栅18的连接区，或者使用任何其它已知的方法，例如“倒装法”进行连接。
然后，按照上述的譬如“滴顶”技术，将芯片10及其连线16用一种树脂20加以保护。
天线55和金属格栅18之间的连接，可以通过锡/铅焊接，或者通过导电胶粘接或层压技术实现。
为了具有最终确定的厚度，非接触式智能卡体热层压一层塑料薄膜，或者在支柱分开的两个绝缘板15和52之间加入树脂衬层的办法制作。
在电子标签的情况下，最后定型天线的选择，是通过在电子设备周围浇铸标签本体、或是通过层压塑料薄膜、或是通过插入一个塑料护套来实现的。
这些制作非接触式电子设备的技术有许多缺点。
前面引证的制造接触式智能卡技术的缺点，发现亦存在于非接触式智能卡的制作中。
另外，保护芯片是复杂的工作，因为如果条带52上的模块稠密，密封常常是不可能的，迫使制造者在微型模块上过度浇铸。
本发明的目的就是要减少早先技术的各种缺点。
为此，本发明提出一种制作电子设备的方法，使之可以使用廉价的材料，特别是可以使用花费不多的绝缘材料。
另外，本发明通过生产一种拱型的格栅，将芯片上的接触垫与格栅上的触点区面面相对地放置，从而简化了连接芯片的步骤。
本发明的目的更为详细地说是，提出一种制造集成电路电子设备的方法，其中包括一个集成电路芯片，附于绝缘支板上并与一个具有触点区和连接区的金属格栅连接。该方法的特征在于，包括一个生产步骤，将金属格栅做成拱型的，形成一个芯片框罩，其厚度正好可以容纳芯片及其接触垫片；该方法的特征还在于，所述的格栅层压在绝缘支板上，从而可以使芯片上各接触垫与格栅上的触点区，面面相对并进行连接。
依照本发明的一个特征，绝缘支板是条状的，与金属格栅上的触点区分离开来。
依照本发明的另一个特点，金属格栅还有一个第二拱型，能够容纳绝缘支板条的厚度，使之与金属格栅上的触点区处于同一平面。
在一种不同的实施方案中，绝缘条是由聚酯乙烯(PET)组成的。
在另一种不同的实施方案中，绝缘条是由一种丙烯腈-丁二烯-苯乙烯(ABS)组成的。
在另一种不同的实施方案中，绝缘条是由纸组成的。
在另一变化实施方案中，绝缘条(60)是由一种聚氯乙烯(PVC)组成的。
根据其一个特征，绝缘条有一个粘胶的表面，能够将芯片胶结在绝缘条上。
根据其一个特征，基准孔和/或目标都做在绝缘条上，从而能把芯片精确地胶结在所说的绝缘条上。
依照一种不同的实施方案，芯片上的接触垫和格栅上的触点区是用激光焊接连接到一起的。
依照另一种不同的实施方案，用导电的聚合物做成的突起置于芯片的接触垫上，该接触垫与格栅上连接区是用热层压的办法连接在一起的。
根据本发明的第一种应用，其制作方法包括将微型模块粘附在卡体凹座的一个步骤。
粘附微型模块是通过活化预先压制在整个金属格栅表面上的胶膜来实现的。
这种胶膜也是一种绝缘体，给芯片提供一种保护。
根据本发明的第二种应用，其制作方法包括将微型模块连接一只天线的步骤。
通过将整个金属格栅表面压制一种绝缘膜，从而使芯片得到保护。
优越性在于，绝缘条方便地解决了天线中心部分线圈匝与匝之间的绝缘问题。
本发明还涉及一种集成电路电子模块，一个集成电路芯片附于绝缘支板上并与一个具有触点区和连接区的通信接口连接。其特征在于，通信接口由一个拱型金属格栅组成，形成一个芯片框罩，其尺寸能够容纳芯片及其接触垫的厚度；其特征还在于，格栅上的连接区与芯片的接触垫面面相对，并连接在一起。
依照本发明的一个特征，绝缘支板是条状的，与触点区分离开来。
依照本发明的另一个特征，金属格栅有两个不同的拱型，第一个拱型容纳芯片及其接触垫的厚度，而第二拱型容纳绝缘条的厚度。
依照本发明的一个特征，在整个金属格栅的表面上，压制了一层保护膜。
本发明适用于任何便携式集成电路设备，诸如各种智能卡或电子标签等，其中包括一个本发明的电子模块。
本发明使我们有可能用一种简单而经济的方法，制备一种具有抗潮性能的薄片型电子微型模块。
尤其重要的是，本发明的这种方法使我们有可能使用一种质量较低的绝缘材料，这种材料不要求具有与常用的嵌入技术相兼容的传统性质。
这是因为，并将在下面更加精确地显现出来，这种绝缘体不包括金属格栅的触点区。但是在嵌入过程中，正是这些触点区要进行压制处理，或用氰基丙烯酸酯一类的粘胶进行胶结。
本发明的这种方法的优越性是能够在线施工，无须中断。
另外，本发明的制造方法的优越性是，大大简化了将芯片连接到格栅上连接区的制造工艺。
另外，完全省略了密封和铣削的步骤，因为芯片是由格栅保护，而整个格栅的表面上压制了一层薄膜。
其它的特征和优点，请阅读如下说明性的非限定性的举例，并参考所附插图，其中：
-图1，已做过说明，表示生产微型模块传统方法的横切面图；
-图2，已做过说明，表示生产微型模块传统方法的横切面图，和连接芯片的一种变化实施方案；
-图3，已做过说明，表示根据已知的方法嵌入微型模块的示意图；
-图4，已做过说明，表示根据已知的方法将微型模块固定在天线上的示意图；
-图5是本发明制造方法的第一种实施方案的横切面图；
-图6是本发明制造方法的第二种实施方案的横切面图；
-图7表示本发明制造方法嵌入微型模块的示意图；
-图8是根据本发明制造方法得到的微型模块，从下看去，从组装部件一边看去的示意图；
-图9是根据本发明制造方法得到的微型模块，从上看去，从触点一边看去的示意图；
-图10是本发明制造微型模块各个步骤的示意图；
-图11是本发明制造方法的第三种实施方案的示意平面图；
-图12是本发明微型模块连接到一个丝网印刷天线的横切面图。
图5和图6表示本发明微型模块第一和第二实施方案。
这前两种实施方案适用于接触式智能卡。
集成电路芯片10胶结在绝缘条60上，而后者层压于金属格栅18；格栅18做一个或两个拱型弯曲，第一个弯是为了容纳芯片10及其接触垫11的厚度，以便使得格栅18上的连接区19b面对芯片10上的接触垫11；而第二个弯是为了容纳绝缘条60的厚度，以便使得它与格栅18上的触点区19a处于同一平面。
优选的方案是，在芯片10的每一个接触垫11上预先做出突起物12。这些突起物12是要改善芯片10上的接触垫11与格栅18上的连接区19b之间的导电性能。因此它们必须是用一种导电材料做成的，例如用黄金，或用富含金属粒子的聚合材料做成的。
在整个格栅18的表面上覆盖一层具有交叉连接粘着性质的保护膜25。这一保护膜25不是多孔的，不象前面的情况那样，使芯片10和它的连接区分开。
本发明的制造方法至少包括以下各个步骤。
这些步骤在图10中用图解法进行示意说明。
将一种廉价的绝缘材料切割成条带形状。这种绝缘条60可以是PET(聚酯乙烯)、PEN(polyethylene nerephthalate)、纸板、ABS(丙烯腈-丁二烯-苯乙烯)、PVC(聚氯乙烯)或任何其它已知的廉价绝缘材料。
绝缘条60可以方便地具有一个不导电的粘着面，用来胶合芯片10。
当绝缘材料裁剪成绝缘条60的形状时，按一定的间距(例如9.5毫米)做出基准孔，以便其后精确地胶结芯片10。
依照各不同的实施方案，可以通过预先将粘接标志印制在绝缘条60上，来确定基准孔的位置。
然后按照所选间距模式精确地将芯片10胶结在绝缘条60之上。
根据各不同的实施方案，绝缘条60的粘合剂要么是热活性的，将芯片10进行热粘；或者由一个“粘块”所构成，在室温下将芯片10进行冷粘。
还可能通过在绝缘条60上沉积一层粘胶，而将芯片10粘贴在该沉积胶层上。
根据基准孔和/或预先在绝缘条60上所做的标志，精确的胶结将得以保证。
与其并行，金属格栅18例如是以铜合金为基础做成的，覆盖一层电解沉积，为适应连接类型，希望生成诸如镀金薄膜或镀镍薄膜。
依照本发明的一个特征，这一格栅18用传统的拱型弯曲方法，例如使用冲床的方法，做出一个或两个拱型弯曲。
在图5所示变化的实施方案中，该格栅进行拱型弯曲两次。
第一个拱型80是要包容芯片10及其突起物12，以便将格栅11上的连接区19b和突起物12相对而放。
第二个拱型81是要容纳绝缘条60的台阶，以得到一个在触点区19a一边是完全平坦的微型模块100。这样，绝缘条60与格栅18上的触点区19a平齐，使之自由地从电路向外提供通讯。
在图6所示变化的实施方案中，仅有第一个拱型弯曲80。
格栅18和绝缘条60就这样层压在一起。
第二个拱型81能使绝缘条60方便地层压在格栅18上，同时为绝缘条60形成一种引导器。
依照绝缘条60上的参考标志和/或依照第二个拱型81所进行的层压成型，使得格栅18上的连接区19b面对芯片10上的接触垫11，其上或许还提供有突起物12。
应该指出，连接在格栅18下面的芯片10，格栅18上的触点区19a通过连接区19b，与芯片10上的接触垫11直接相联系。因此，将不会提出象在上述“倒装”法中不得不做一种适合的复杂的连接模式的问题。
这时必须将芯片10上的接触垫和格栅18上的连接区19b连接在一起。
为此，可用不同的已知的方法，例如激光焊接法，或者涂一种各向异性粘合剂或者热压的方法，或者通过激活预先安放在芯片10上接触垫11之上的导电聚合体突起物的方法等，进行这种连接。
较为有利的方法是，正如我们参考以前的技术所指出的，在格栅18上覆盖一层粘合剂薄膜25，可通过对整个有用的表面加热或施压的方法，使其激活，进行粘接处理。
粘合剂薄膜25具有绝缘的性质甚为有利，对芯片10起到附加的保护作用。这是因为与以前通常的技术不同，粘合剂薄膜25上没有打孔挖洞。
因此，在这一种制造方法中，可以完全排除在芯片10上涂刷一层保护树脂的工艺。
然后用冲床或激光束切割出微型模块100，重新激活粘合剂薄膜25或涂一滴氰基丙烯酸盐粘合剂，将模块安装到智能卡体上的凹座中。
图7说明用热压的技术激活粘合剂薄膜25，将微型模块100嵌入卡体100上凹座120之中的步骤。
该图清楚地表明，不对绝缘条60而是仅对金属格栅18进行热压，冲床24有一个对应于绝缘条60的凹槽。
同样，如果选用了一种使用氰基丙烯酸盐粘合剂进行胶结的方法，那么只在卡体100的凹座120和可有可无粘合剂薄膜25的金属格栅18之间用胶，而绝缘条60上不用胶。
图8和图9分别表示从微型模块下面和上面看去的示意图，该模块是按照本发明用于接触式智能卡的制造方法而得到的。
图5和图6是表示图8中的A-A剖面。
图8清楚地表明金属格栅18上的拱型80和81，触点区19a和连接区19b之间的第一分界，以及绝缘条60所处区域的第二可能分界。
图9表示微型模块的外面，ISO接触面。
根据前面公开的一种不同的实施方案，绝缘条60与金属格栅18上触点区19a平齐。因此，这样得到的智能卡的外侧面是完全平直的。
另一种不同的实施方案中，绝缘条60将在触点区19a的顶部形成一个小的台阶。
另外，卡上芯片连接终端块18有一个相应于绝缘条60的中心区，其上可以印上标志或图案(最好是在将绝缘材料切割成条型时立刻印制)。绝缘条60的这一面可能具有不同的颜色和/或带有卡件的系列号码。
图11和图12说明本发明微型模块的第三种实施方案，适用于非接触式卡件或电子标签。
图11和图12分别表示根据本发明第三种实施方案制造方法的平面视图和横截面视图。
这里是在重复前面对接触式智能卡所介绍的方法，将拱型格栅18层压在绝缘条60上的操作更加容易。因为芯片10上的接触垫18的数目仅仅是两个，有无突起物12皆可，是要被连接到连接区19b的。
而且，在微型模块100的整个表面上层压一种固体薄膜26，可以对芯片10起到保护作用。因此先前技术中有关浇铸一滴树脂，用封装或超量浇铸加以保护的问题，都被免掉了。
另外，如图11所表示的，与这种应用相联系，可能压制上尽可能多的绝缘条60，用以优化格栅18上微型模块的数目。
图12表示微型模块100和天线50的连接，使用标准技术完成。
有利的地方是，在丝网印刷天线的情况下，绝缘条60可以起到将触点55与天线50上其它线圈隔离开来的作用。这就可能避免在中心线圈部分再去丝网印刷一种绝缘材料。

Claims (22)

1.一种制造便携式集成电路电子设备的方法，集成电路芯片(10)置于绝缘载体(60)上并与具有触点区(19a)和连接区(19b)的金属格栅(18)相连接，该制造方法的特征在于，其中包括一个步骤是通过对金属格栅(18)做拱型弯曲(80)，为格栅上的芯片(10)做出一个框罩(85)，其大小尺寸可以接受芯片及其接触垫(11)的厚度；并且，格栅(18)是层压在绝缘载体(60)上的，以致能把芯片(10)上的每一个接触垫(11)面对格栅(18)上的连接区(19b)，且相互连接。
2.根据权利要求1的制造方法，其特征在于，绝缘载体(60)由一条带组成，它将金属格栅(18)上的触点区(19a)分离出来了。
3.根据权利要求2的制造方法，其特征在于，金属格栅(18)还有第二个拱型(81)，能容纳绝缘条(60)的厚度，将后者放入后，与金属格栅(18)上的触点区(19a)平齐。
4.根据1到3任意一项权利要求的制造方法，其特征在于，绝缘条(60)是由一种聚酯乙烯(PET)组成的。
5.根据1到3任意一项权利要求的制造方法，其特征在于，绝缘条(60)是由一种丙烯腈-丁二烯-苯乙烯(ABS)组成的。
6.根据1到3任意一项权利要求的制造方法，其特征在于，绝缘条(60)是由纸组成的。
7.根据1到3任意一项权利要求的制造方法，其特征在于，绝缘条(60)是由一种聚氯乙烯(PVC)组成的。
8.根据以上任意一项权利要求的制造方法，其特征在于，绝缘条(60)有一个胶粘面能将芯片(10)粘接在绝缘条(60)上。
9.根据以上任意一项权利要求的制造方法，其特征在于，绝缘条(60)上做出基准和/或标志孔，以便精确地把芯片(10)粘接在绝缘条(60)上。
10.根据1到9任意一项权利要求的制造方法，其特征在于，用激光焊接法将芯片(10)上的接触垫(11)连接到格栅(18)上的连接区(19b)。
11.根据1到9任意一项权利要求的制造方法，用导电聚合物做成的突起物置于芯片(10)上的接触垫之上，其特征在于，芯片(10)上的接触垫(11)是用热层压的技术粘接在格栅(18)上连接区(19b)之上的。
12.根据1到11任意一项权利要求的制造方法，其特征在于，其中包括将微型模块(100)粘贴到智能卡体上的凹座之中的步骤。
13.根据权利要求12的制造方法，其特征在于，粘贴微型模块(100)是通过激活预先层压在整个金属格栅(18)表面上的一层粘合剂薄膜(25)而实现的。
14.根据权利要求13的制造方法，其特征在于，粘合剂薄膜(25)也是一种绝缘体，为芯片(10)提供保护作用。
15.根据1到11任意一项权利要求的制造方法，其特征在于，其中包括一道工序是将微型模块(100)连接到一天线(50)上。
16.根据权利要求15的制造方法，其特征在于，整个金属格栅(18)的表面层压了一层绝缘薄膜(26)，使得芯片(10)得到保护。
17.根据权利要求15的制造方法，其特征在于，天线(50)中心部分各个圈匝之间的绝缘是由绝缘条(60)提供的。
18.一种集成电路电子模块，集成电路芯片(10)粘接在绝缘载体(60)上并与具有触点区(19a)和连接区(19b)的通信接口(18)相连接，其特征在于，通信接口(18)是由一个拱型的金属格栅(18)所组成，拱型(802)为芯片(10)确定了一个框罩(85)，其大小尺寸可以容纳芯片(10)及其接触垫(11)的厚度；并且，格栅(18)上的连接区(19b)面对芯片(10)上的接触垫(11)，并相互连接。
19.根据权利要求18的电子模块，其特征在于，绝缘载体(60)是由一个将触点区(19a)分离开来的条带组成的。
20.根据权利要求19的电子模块，其特征在于，金属格栅(18)具有两个分开的拱型，第一个拱型(80)容纳芯片(10)及其接触垫(11)的厚度，而第二个拱型(81)容纳绝缘条(60)的厚度。
21.根据权利要求18到20其中之一的电子模块，其特征在于，一种保护薄膜(25)置于整个金属格栅(18)的表面。
22.一种便携式集成电路设备，诸如智能卡、电子标签，包含了权利要求18到21其中之一的电子模块。
CN00807974A 1999-05-25 2000-05-11 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法 Pending CN1351733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9906585A FR2794266B1 (fr) 1999-05-25 1999-05-25 Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
FR99/06585 1999-05-25

Publications (1)

Publication Number Publication Date
CN1351733A true CN1351733A (zh) 2002-05-29

Family

ID=9545963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00807974A Pending CN1351733A (zh) 1999-05-25 2000-05-11 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法

Country Status (8)

Country Link
US (1) US6521985B1 (zh)
EP (1) EP1190377B1 (zh)
CN (1) CN1351733A (zh)
AT (1) ATE236436T1 (zh)
AU (1) AU4415800A (zh)
DE (1) DE60001943D1 (zh)
FR (1) FR2794266B1 (zh)
WO (1) WO2000072254A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102663474A (zh) * 2010-12-06 2012-09-12 欧贝特科技公司 制造微电路装置的方法
US9594999B2 (en) 2012-04-03 2017-03-14 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9688850B2 (en) 2012-04-03 2017-06-27 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
CN111129272A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置
US10906287B2 (en) 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
US11361204B2 (en) 2018-03-07 2022-06-14 X-Card Holdings, Llc Metal card

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817207A (en) 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US20050266611A1 (en) * 2004-06-01 2005-12-01 Jack Tu Flip chip packaging method and flip chip assembly thereof
EP1739596A1 (de) * 2005-06-21 2007-01-03 VisionCard PersonalisierungsgmbH Karte und Herstellungsverfahren
US7777317B2 (en) * 2005-12-20 2010-08-17 Assa Abloy Identification Technologies Austria GmbH (Austria) Card and manufacturing method
US10043541B1 (en) * 2015-12-12 2018-08-07 Magnecomp Corporation Disk drive head stack assembly having height-controlled suspension circuit tail tack

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
JPH01108095A (ja) * 1987-10-20 1989-04-25 Ryoden Kasei Co Ltd Ｉｃカード
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
TW258829B (zh) * 1994-01-28 1995-10-01 Ibm
EP0688050A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
FR2733553B1 (fr) * 1995-04-25 1997-07-11 Pem Sa Protection Electrolytiq Dispositif de contre-collage pour la solidarisation d'une bande metallique et d'une bande de materiau isolant
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
DE19621044A1 (de) * 1996-05-24 1997-11-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines kartenförmigen Datenträgers
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102663474B (zh) * 2010-12-06 2017-08-22 欧贝特科技公司 制造微电路装置的方法
CN102663474A (zh) * 2010-12-06 2012-09-12 欧贝特科技公司 制造微电路装置的方法
US10570281B2 (en) 2012-04-03 2020-02-25 X-Card Holdings, Llc. Information carrying card comprising a cross-linked polymer composition, and method of making the same
US10611907B2 (en) 2012-04-03 2020-04-07 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
CN104487988B (zh) * 2012-04-03 2017-12-01 X卡控股有限公司 包含交联聚合物组合物的信息承载卡及其制造方法
US10127489B2 (en) 2012-04-03 2018-11-13 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US10255539B2 (en) 2012-04-03 2019-04-09 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US10392502B2 (en) 2012-04-03 2019-08-27 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US11555108B2 (en) 2012-04-03 2023-01-17 Idemia America Corp. Information carrying card comprising a cross-linked polymer composition, and method of making the same
US9688850B2 (en) 2012-04-03 2017-06-27 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US11390737B2 (en) 2012-04-03 2022-07-19 X-Card Holdings, Llc Method of making an information carrying card comprising a cross-linked polymer composition
US10836894B2 (en) 2012-04-03 2020-11-17 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US11359084B2 (en) 2012-04-03 2022-06-14 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US11560474B2 (en) 2012-04-03 2023-01-24 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US11359085B2 (en) 2012-04-03 2022-06-14 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US9594999B2 (en) 2012-04-03 2017-03-14 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US10906287B2 (en) 2013-03-15 2021-02-02 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
US11884051B2 (en) 2013-03-15 2024-01-30 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
US11361204B2 (en) 2018-03-07 2022-06-14 X-Card Holdings, Llc Metal card
US11853824B2 (en) 2018-03-07 2023-12-26 X-Card Holdings, Llc Metal card
CN111129272B (zh) * 2018-10-31 2021-03-16 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置
CN111129272A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置

Also Published As

Publication number Publication date
EP1190377B1 (fr) 2003-04-02
US6521985B1 (en) 2003-02-18
DE60001943D1 (de) 2003-05-08
EP1190377A1 (fr) 2002-03-27
FR2794266A1 (fr) 2000-12-01
WO2000072254A1 (fr) 2000-11-30
FR2794266B1 (fr) 2002-01-25
ATE236436T1 (de) 2003-04-15
AU4415800A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
US8819918B2 (en) Manufacturing method for a dual interface card
CN1131563C (zh) 半导体组件
CN101385402B (zh) 卡片型存储媒介物及其制造方法
CN1969287A (zh) 复合卡及其制造方法
KR101145535B1 (ko) 기판에 전자 조립품을 적용하는 방법 및 전자 조립품을적용하는 장치
JP2004521429A (ja) 繊維質材料製アンテナ支持体及びチップ支持体を有するコンタクトレス・スマートカード
CN102663474B (zh) 制造微电路装置的方法
US10461057B2 (en) Dual-interface IC card module
CN1050681C (zh) 非接触型集成电路卡及其制造方法和设备
JP2006252390A (ja) Ｉｃカードの製造方法およびｉｃカード
CN1351733A (zh) 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法
CN1214346C (zh) 无触点芯片卡,无触点支撑体及其制造方法
JP2000182017A (ja) 接触型非接触型共用ｉｃカードおよびその製造方法
CN1324470A (zh) 用于制造无接触型芯片卡的方法
CN106991466A (zh) 双界面智能卡及其制造方法
US20060131427A1 (en) RFID tag and method of manufacturing the same
JP5042627B2 (ja) 基板への電子部品の実装方法
JP2000148949A (ja) 非接触ｉｃカードおよびその製造方法
CN1309796A (zh) 制造包括至少一个集成电路芯片的便携式电子装置的方法
CN1351732A (zh) 制造带有低成本介电质的接触型智能卡的方法
JP2005070915A (ja) 複合ｉｃカードと複合ｉｃカードの製造方法
JP6040732B2 (ja) Ｉｃカードの製造方法
CN1384979A (zh) 用于生产芯片卡便携存储介质的方法
JP2004334639A (ja) Ｉｃカード及びその製造方法
JP2000322547A (ja) 非接触ｉｃカード及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication