CN1351732A - 制造带有低成本介电质的接触型智能卡的方法 - Google Patents

制造带有低成本介电质的接触型智能卡的方法 Download PDF

Info

Publication number
CN1351732A
CN1351732A CN00807970A CN00807970A CN1351732A CN 1351732 A CN1351732 A CN 1351732A CN 00807970 A CN00807970 A CN 00807970A CN 00807970 A CN00807970 A CN 00807970A CN 1351732 A CN1351732 A CN 1351732A
Authority
CN
China
Prior art keywords
metal gate
dielectric
chip
grid
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00807970A
Other languages
English (en)
Inventor
L·多塞托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of CN1351732A publication Critical patent/CN1351732A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Ceramic Capacitors (AREA)
  • Wire Bonding (AREA)
  • Manufacture Of Switches (AREA)

Abstract

本发明涉及制造接触芯片卡的方法,其特征在于包括下列步骤:提供条形介电支持膜(60);在其顶面上产生限定接触垫(19a)的金属栅(18),并且在其底面产生连接垫(19b);介质支持膜(60)不可移动地固定在金属栅(18)的顶面,使栅(18)的接触区域呈现自由状态;将芯片(10)胶合并连接到栅(18)的连接区域;切割金属栅来获得卡体(110)的空腔中的微型组件。在一实施例中,栅是成拱型的,以便包封介质(60)的工作。

Description

制造带有低成本介电质的接触型智能卡的方法
本发明涉及便携电子设备的制造，该设备包括嵌置在支持件中并电连接于由连接终端块构成的接口元件的至少一个集成电路芯片。
这些便携电子设备构成例如接触型智能卡。
智能卡用于执行各种操作，如银行交易或电话通信操作，各种识别操作，或现金分配型操作。
接触型卡具有与卡表面齐平的在卡体上的准确位置处淀积的金属，该卡体由一般标准ISO7816限定。这些金属用来与读出器的读出头接触，以查看数据的电子传输。
目前制造的智能卡是标准尺寸的薄的便携元件。ISO7810对应于具有标准规格的85mm长、54mm宽和0.76mm厚的卡。
大部分智能卡制造过程基于已知为嵌入物的微型组件的部件中的集成电路芯片的组装，也就是说使用本领域的专家所熟知的技术放置在卡体中设置的空腔中。
传统方法表示于图1中。这种方法包括：通过将活性面以其接触垫11朝上设置来胶合集成电路芯片10，并且将其相对的面胶合于介电支持薄层15。介电薄层15自身设置在接触栅18上，如镀镍和镀金的铜金属板。连接井16形成在介电薄层15中来使连接导线17将芯片10的接触垫片11与栅18上的连接区域相连。
根据某些变形例，可使芯片10活性面朝上直接胶合于接触栅18，然后通过硬导线17连接。
在这种变形例中，栅18淀积在介电支持件15上并且所述栅上的接触和连接区域通过化学蚀刻或一些其他方式限定。
然后保护和封装步骤保护芯片10和焊接的连接导线17。一般使用在英语术语上叫作“glob top”的技术，其指定从上方开始涂覆芯片。这个技术构成为：向芯片10和其连接导线17上浇注环氧基的树脂滴20，该树脂例如是热固性或紫外线下交联的。
切割带有通过树脂20胶合和保护的芯片10的介电支持件15，以构成微型模块100，其被嵌入在前面修整过的卡体的空腔中。这个嵌入操作可通过在添加微型模块之前将液体胶淀积在卡体的空腔中来实施。
图2表示另一嵌入技术。卡体110根据传统方法制造，例如通过将塑性材料注入模子中。空腔120通过碾磨卡体获得，或通过在制造卡体同时在适当模子中进行注射获得。
最好在切割微型模块100之前将热活化粘结膜23通过层叠淀积在介电膜15上。后者被嵌入在卡体110的空腔120内并且通过压床24进行热压来再活化可热活化粘结剂23后进行胶合。
制造智能卡的已知技术有很多缺点。
实际上，标准技术使用昂贵的手段和高质量的介电件。使用的介电件通常由环氧玻璃复合体或kapton制成。
这是因为介电选择必须具有对温度的良好抵抗性能，这样才可与前面提到的嵌入技术兼容。
另外，不同接触和连接区域的几何限定通常通过均匀淀积在介电支持件上的金属栅的化学蚀刻获得。但是，化学蚀刻是一个昂贵的操作。
法国专利No.2632100公开另一制造智能卡的方法。
这种方法在图3表示，使用把集成电路芯片直接固定的传导框架(英语叫作引线框架)。该引线框架通过从连续金属带剪切或冲压得到，这可免除化学蚀刻操作。
接触区域19a和连接区域19b在金属带18的各个引线框架中进行限定。
该专利公开的方法主要构成为：在金属栅18的外表面上层叠第一绝缘带50，使接触区域19a呈自由状态，以及在栅18的内表面上层叠另外两个绝缘带52和54，其包围芯片10的连接区域19b。然后芯片通过硬导线或根据翻转芯片(英语术语叫作“翻装”)的传统方法被固定到栅的内表面。
这个技术必须把3个绝缘材料条层叠在金属栅上，这要求转位方面精确。
另外，外绝缘带50被暂时固定，并且实际上在卡使用后去除。
此外，芯片10及其连接导线17通过涂覆树脂保护不容易，因为两个绝缘带52和54位于芯片10的每一侧上的栅11的内表面上。
最后，这个技术不能提供一种解决介电质选择问题的完好的方案，因为后者必须总是具有与传统嵌入技术兼容的热性能。
本发明的目的是缓解已有技术的缺点。
结果，本发明提出一种制造智能卡的方法，可使用廉价的材料，并且尤其是低质量的介电质。
特别是，本发明提出不把介电支持膜固定在栅的底面，而是固定到栅的顶面，介电膜具有条形形状，带有一个宽度，使得其可被设置在金属栅的ISO接触区域之间。
本发明的目的尤其是指一种制造接触型智能卡的方法，其特征在于它包括下面的步骤：
-提供条形介电支持膜；
-在其顶面上产生限定接触区域的金属栅，并且在其底面产生连接区域；
-将介电支持膜可移动地固定于金属栅的顶面，以便使金属栅的接触区域呈自由状态；
-将芯片和连接件胶合于金属栅的连接区域；
-切割金属栅来获得微型组件，并将所述微型组件附接在卡体的空腔中。
根据本发明的一个特定实施例，金属栅被作成拱型，介电条被固定在拱型件中，以便将所述条与栅的接触区域齐平放置，同时使后者呈自由状态。
根据一个特定实施例，介电条具有在室温下不剥离的、预定和金属栅固定一起的粘结面。
根据一个实施例，介电条通过层叠被固定在金属栅。
根据一个实施例，介电条由聚对苯二甲酸聚亚乙酯(PET)构成。
根据一个实施例，介电条由丙烯腈-丁二烯-苯乙烯树脂(ABS)构成。
根据一个实施例，介电条由纸构成。
根据一个变形例，介电条由聚氯乙烯(PVC)构成。
根据第一实施例，芯片由硬导线连接于金属栅，将可再活化粘结膜层叠在金属栅上，穿透所述粘结膜，以便使芯片及其连接导线呈自由状态。
根据第二实施例，芯片通过翻转连接于金属栅，将可再活化粘结膜层叠在金属栅上，并且覆盖芯片的后面。
根据优选实施例，通过活化粘结膜将微型组件安装在卡体的空腔中。
本发明还涉及一种集成电路电子模块，具有与金属栅一体固定的介电支持膜，金属栅在其顶面上限定接触区域，其特征在于介电支持膜部分延伸过栅的顶面，同时使接触区域呈自由状态。
根据一个特征，介电支持膜是设置在接触区域的分区之间的中间分区上的条状物。
优选地，金属栅具有至少局部地承接介电支持膜的厚度的拱度。
根据一个特定实施例，集成电路电子模块具有附接于介电支持膜并连接于通信接口的集成电路芯片，其特征在于接口由作成拱型来嵌入介电支持膜的厚度的金属栅构成，所述条固定于金属栅的顶面并且使栅的接触区域呈自由状态。
本发明应用于带有电子芯片的支持件，如卡，包括根据本发明的电子模块。
本发明可用简单经济的方法获得具有对潮湿具有良好抵抗性并带有完全平坦的ISO连接终端块的薄模块。
尤其，根据本发明的方法使得可使用低质量介电质，因为后者不要求与通常嵌入技术兼容的传统性能。
这是因为介电质不覆盖金属栅的接触区域，这一点后面将更准确地解释。但是，在嵌入期间，正是这些区域被施加压力或与氰基丙烯酸酯型胶合剂胶合。
另外，根据本发明的制造方法具有允许在介电条上沿着接触区域印刷边印或序号或任何其他指示标记的优点。
此外，根据本发明的方法，可以使用涂覆在介电条上的粘结剂将芯片附接上，从而避免另外的胶合步骤。
本发明的其他特性和优点在阅读了参考附图给出的示意性而非限制性实施例后将显现出来，其中：
图1是已经作了说明的制造智能卡的传统方法的横断面图；
图2是已经作了说明的根据已知方法嵌入微型模块的简图；
图3是已经作了说明的根据已有技术的方法制造智能卡的简图；
图4是根据本发明的制造方法的第一实施例的横断面图；
图5是根据本发明的制造方法的第二实施例的横断面图；
图6是根据本发明的制造方法的第三实施例的横断面图；
图7是根据本发明的方法嵌入微型模块的简图；
图8是通过根据本发明的方法得到的微型模块在组装侧从下面看去的简图；
图9是通过根据本发明的方法得到的微型模块在接触侧从上面看去的简图。
根据本发明的制造方法包括下面的步骤：
低成本绝缘材料以条形提供并且涂覆上单面粘结剂。介电条60可通过把介电材料切割到预定宽度来得到。
这个介电质60可由PET(聚对苯二甲酸乙二酯)、PEN(nerephthalic polyethlene)、纸、ABS(丙烯腈-丁二烯-苯乙烯树脂)、PVC(聚氯乙烯)或其他已知的低成本绝缘材料构成。
另外，金属栅18基于例如铜合金制造，并且用适合于要求生产的连接类型的电解淀积物来覆盖，如金或镍。
接触区域19a和连接区域19b在栅18的各个传导框架中限定。
栅18和介电质60通过层叠或通过任何其他方式相邻地集成一体。
介电条60有利地用粘结剂涂覆，该粘结剂不剥离，即在室温下不可移动。这个粘结剂将介电质60与金属栅18一体固定。
例如粘结剂可以在炉子中交联，在栅18上层叠介电条60后活化。
介电支持膜60优选非常好，以便通过本发明的方法得到的微型模块100的最终厚度满足ISO标准。
根据本发明的一个特定实施例，栅18根据传统方法例如通过钻穿被作成拱型。
金属栅18上的拱型件80用于至少局部地嵌入介电条60的厚度台阶，以得到实际上在ISO接触侧平坦的微型模块100。
优选地，介电质60在栅19上与接触区域19a齐平，同时把后者保持为自由状态，以便确保从电路向外部通信。
此外，弯曲件80促使介电质60层叠在栅18上，同时构成介电条的引导件。
芯片10然后被胶合。
图4中，芯片10以选择图案的间距用导电或不导电的胶合剂胶合到栅18。
图5中，芯片直接胶合到介电质60。这个胶合可加热进行，然后介电条60的粘结剂被热活化，或者在室温下在粘结剂上冷却，这叫作“钉住”。根据使用的芯片10，选择的胶合剂可以是导电或不导电的。
芯片10通过硬导线连接，连接导线17将芯片10上的垫片11连接到栅18上的连接区域19b。
图6表示一个变形实施例，其中，芯片10根据“翻转芯片”的方法被连接于连接区域19b，该方法代表一种芯片被反转的公知方法。
在示出的例子中，芯片10通过带有各向异性的电传导性能的胶合剂350连接于金属栅18，该胶合剂350是公知的并通常用于在表面上安装无源组件。芯片10的输出垫片18与栅18上的连接区域19b相对放置。这个胶合剂350实际包含可弹性变形的导电粒子，这使得在将其压在输出垫片11与连接区域19b之间时可沿着z轴(即沿着厚度)建立电传导，同时确保在其他方向(x，y)上的绝缘。
在变形实施例中，芯片10与连接区域19b之间的电连接可通过在芯片10上的垫片11上产生的Sn/Pb型热熔合金或导电聚合物制成的突起12改善。
在把芯片10附接和连接在金属栅18上之后，微型模块100必须被嵌入卡体的空腔中。
如参考已有技术说明的那样，有利的是通过层叠或其他方式在栅18的整个可用宽度上淀积粘结剂25。
在通过硬导线把芯片10连接于栅18的情况下，粘结剂25实现事先被穿透，以使芯片10及其连接导线17呈自由状态。
如果需要，封装步骤通过淀积树脂20来覆盖芯片10和导线17来保护芯片10的活性面及其连接导线17。
有利地，粘结剂25可用作限制保护树脂20的扩散的阻挡件。
在通过“反转芯片”方法把芯片10连接于栅18的情况下，粘结剂25被层叠在栅18的整个表面上并且覆盖芯片10的后面。
微型模块100例如通过冲床或激光束来切割，然后通过再活化粘结剂25或通过在空腔中淀积滴落例如氰基丙烯酸型胶合剂被附接于卡体的空腔中。
图7表示通过热压技术来活化粘结剂25在卡体110的空腔120中嵌入微型模块100的步骤。
该图清楚地表示热压并不被施加于介电质60，而只是施加于金属栅18。
同样，如果已选择了用氰基丙烯酸型胶合剂附接的技术，胶合剂将被应用在卡体110的空腔120和金属栅18之间，用或不用可再活化粘结剂25覆盖，并且不应用到介电质60。
这样，本发明使得可不用把介电支持膜放置在金属栅的下面，因为其在嵌入微型模块期间必须具有的特性而使这种必备膜非常昂贵。
根据本发明的制造方法通过设置在栅的顶部并在栅上局部延伸的普通介电支持膜补偿了机械强度的损失。
图8是根据本发明的方法得到的微型模块的在卡体的空腔内从下面看去的简图。
弯曲件80实际限定接触区域19a和连接区域19b之间的界线，仅后者由介电质60覆盖。
图9表示本发明的方法得到的微型模块的在ISO接触侧从上面看去的简图。
优选地，介电质60在金属栅18上与接触区域19a齐平。这样得到的智能卡的外侧是完全平坦的。
另外，智能卡上的连接终端块18具有与介电质60对应的中间分区，在该介电质60上印刷上边印或图形(优选地在把绝缘材料切割成条形期间直接进行)。
介电质60的这一侧可以有不同颜色和/或带有不同的卡序号。

Claims (16)

1.一种制造接触型智能卡的方法，其特征在于包括下面的步骤：
-提供条形介电支持膜(60)；
-在其顶面上产生限定接触区域(19a)的金属栅(18)，并且在其底面产生连接区域(19b)；
-将介电支持膜(60)可移动地固定于金属栅(18)的顶面，以便使金属栅(18)的接触区域(19a)呈自由状态；
-将芯片(10)和连接件胶合于栅(18)的连接区域(19b)；
-切割金属栅(18)来获得微型组件(100)，并将所述微型组件(100)附接在卡体(110)的空腔(120)中。
2.根据权利要求1的制造方法，其特征在于将金属栅(18)拱起，介电条(60)被固定在拱型件(80)中，以便将所述条(60)与接触区域(19a)齐平放置在栅(18)上，同时使其呈自由状态。
3.根据权利要求1-2之一的制造方法，其特征在于介电条(60)具有在室温下不剥离的、预定和金属栅(18)固定一起的粘结面。
4.根据权利要求1-3之一的制造方法，其特征在于介电条(60)通过层叠被固定在金属栅(18)。
5.根据权利要求1-4之一的制造方法，其特征在于介电条(60)由聚对苯二甲酸聚亚乙酯(PET)构成。
6.根据权利要求1-4之一的制造方法，其特征在于介电条(60)由丙烯腈-丁二烯-苯乙烯树脂(ABS)构成。
7.根据权利要求1-4之一的制造方法，其特征在于介电条(60)由纸构成。
8.根据权利要求1-4之一的制造方法，其特征在于介电条(60)由聚氯乙烯(PVC)构成。
9.根据权利要求1-8之一的制造方法，芯片(10)由硬导线(17)连接于金属栅(18)，其特征在于将可再活化粘结膜(25)层叠在金属栅(18)上，穿透所述粘结膜，以便使芯片(10)及其连接导线(17)呈自由状态。
10.根据权利要求1-8之一的制造方法，芯片(10)通过反转连接于金属栅(18)，其特征在于将可再活化粘结膜(25)层叠在金属栅(18)上，并且覆盖芯片(10)的后面。
11.根据权利要求9或10的制造方法，其特征在于通过活化粘结膜(25)将微型组件(100)安装在卡体(110)的空腔(120)中。
12.一种集成电路电子模块，具有与金属栅(18)一体固定的介电支持膜(60)，金属栅(18)在其顶面上限定接触区域(19a)，其特征在于介电支持膜(60)部分延伸过栅(18)的顶面，同时使接触区域(19a)呈自由状态。
13.根据权利要求12的电子模块，其特征在于介电支持膜(60)是设置在接触区域(19a)的分区之间的中间分区上的条状物。
14.根据权利要求12-13之一的电子模块，其特征在于金属栅(18)具有至少局部地承接介电支持膜(60)的厚度的曲率(80)。
15.一种集成电路电子模块，具有附接于介电支持膜(60)并连接于通信接口(18)的集成电路芯片(10)，其特征在于通信接口(18)由作成拱型来嵌入介电支持膜(60)的厚度的金属栅(18)构成，所述条(60)固定于金属栅(18)的顶面并且使栅(18)的接触区域(19a)呈自由状态。
16.一种电子芯片支持件，如卡，包括权利要求12-15之一的电子模块。
CN00807970A 1999-05-25 2000-05-11 制造带有低成本介电质的接触型智能卡的方法 Pending CN1351732A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/06584 1999-05-25
FR9906584A FR2794265B1 (fr) 1999-05-25 1999-05-25 Procede de fabrication de cartes a puce a contact avec dielectrique bas cout

Publications (1)

Publication Number Publication Date
CN1351732A true CN1351732A (zh) 2002-05-29

Family

ID=9545962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00807970A Pending CN1351732A (zh) 1999-05-25 2000-05-11 制造带有低成本介电质的接触型智能卡的方法

Country Status (9)

Country Link
US (1) US6617672B1 (zh)
EP (1) EP1190379B1 (zh)
CN (1) CN1351732A (zh)
AT (1) ATE229205T1 (zh)
AU (1) AU4575400A (zh)
DE (1) DE60000941T2 (zh)
ES (1) ES2188541T3 (zh)
FR (1) FR2794265B1 (zh)
WO (1) WO2000072253A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473593A (zh) * 2012-06-05 2013-12-25 德昌电机(深圳)有限公司 智能卡、智能卡接触垫载板及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003274560A1 (en) * 2002-11-12 2004-06-03 Koninklijke Philips Electronics N.V. Data carrier with a module with a reinforcement strip
EP2447886A1 (fr) * 2010-10-07 2012-05-02 Gemalto SA Module électronique sécurisé, dispositif à module électronique sécurisé et procédé de fabrication
EP4371033A1 (en) * 2021-07-15 2024-05-22 Linxens Holding Lead-frame, card body of a smart card, smart card, and method of forming a smart card

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222516A (en) * 1975-12-31 1980-09-16 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Standardized information card
NL191959B (nl) * 1981-03-24 1996-07-01 Gao Ges Automation Org Identificatiekaart met IC-bouwsteen en dragerelement voor een IC-bouwsteen.
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
JPH01108095A (ja) * 1987-10-20 1989-04-25 Ryoden Kasei Co Ltd Ｉｃカード
FR2632100B1 (fr) 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
EP0688050A1 (fr) * 1994-06-15 1995-12-20 Philips Cartes Et Systemes Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
FR2733553B1 (fr) * 1995-04-25 1997-07-11 Pem Sa Protection Electrolytiq Dispositif de contre-collage pour la solidarisation d'une bande metallique et d'une bande de materiau isolant
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473593A (zh) * 2012-06-05 2013-12-25 德昌电机(深圳)有限公司 智能卡、智能卡接触垫载板及其制造方法
CN103473593B (zh) * 2012-06-05 2018-10-19 德昌电机(深圳)有限公司 智能卡、智能卡接触垫载板及其制造方法

Also Published As

Publication number Publication date
EP1190379B1 (fr) 2002-12-04
FR2794265A1 (fr) 2000-12-01
EP1190379A1 (fr) 2002-03-27
DE60000941T2 (de) 2003-09-04
FR2794265B1 (fr) 2003-09-19
ES2188541T3 (es) 2003-07-01
ATE229205T1 (de) 2002-12-15
DE60000941D1 (de) 2003-01-16
US6617672B1 (en) 2003-09-09
AU4575400A (en) 2000-12-12
WO2000072253A1 (fr) 2000-11-30

Similar Documents

Publication Publication Date Title
US8819918B2 (en) Manufacturing method for a dual interface card
CN1050681C (zh) 非接触型集成电路卡及其制造方法和设备
JP2004521429A (ja) 繊維質材料製アンテナ支持体及びチップ支持体を有するコンタクトレス・スマートカード
CN1969287A (zh) 复合卡及其制造方法
CN1292129A (zh) 一种带有无接触电子存储器的电子器件及其制作方法
CN1343340A (zh) 一种非接触卡类型的电子装置的制作方法
CN1606142A (zh) 电子电路装置及其制造方法以及制造装置
EP3151167A1 (en) Dual-interface ic card module
EP0942392A3 (en) Chip card
CN1722430A (zh) 电路模块以及电路模块的制造方法
CN1155997C (zh) 各向异性导电膜、半导体芯片的安装方法和半导体装置
CN1351733A (zh) 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法
US7317395B2 (en) RFID tag and method of manufacturing the same
CN1955985A (zh) Rfid标签和rfid标签的制造方法
CN109583552B (zh) 用于制造便携式数据载体的方法及数据载体主体
JPS6347265B2 (zh)
AU2004239501B2 (en) Method for mounting an electronic component on a substrate
CN1351732A (zh) 制造带有低成本介电质的接触型智能卡的方法
EP2791873B1 (en) Method for manufacturing smart cards
CN1309796A (zh) 制造包括至少一个集成电路芯片的便携式电子装置的方法
CN206619163U (zh) 带ic芯片的智能卡
CN1384979A (zh) 用于生产芯片卡便携存储介质的方法
JP2005070915A (ja) 複合ｉｃカードと複合ｉｃカードの製造方法
JP6040732B2 (ja) Ｉｃカードの製造方法
JPH0216234B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication