CN104022097A - 具有不锈钢引线框的ic封装 - Google Patents

具有不锈钢引线框的ic封装 Download PDF

Info

Publication number
CN104022097A
CN104022097A CN201410072319.5A CN201410072319A CN104022097A CN 104022097 A CN104022097 A CN 104022097A CN 201410072319 A CN201410072319 A CN 201410072319A CN 104022097 A CN104022097 A CN 104022097A
Authority
CN
China
Prior art keywords
lead frame
tube core
opening
contact
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410072319.5A
Other languages
English (en)
Other versions
CN104022097B (zh
Inventor
皮拉迪克·坤普迪
博丹·格森善
厄内斯特·艾珀
克里斯蒂安·延斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN104022097A publication Critical patent/CN104022097A/zh
Application granted granted Critical
Publication of CN104022097B publication Critical patent/CN104022097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开的多个方面涉及集成电路(IC)管芯引线框封装。根据一个或多个实施例，不锈钢引线框设备具有基于聚合物的层，所述基于聚合物的层粘附至不锈钢和IC管芯封装两者，所述不锈钢在与封装的IC管芯通信的相应表面之间传导信号/数据。在一些实施例中，所述设备包括经由粘合剂粘附至基于聚合物的层的IC管芯、与用于传递信号/数据的不锈钢引线框相连的引线接合、以及包封IC管芯和引线接合的包封环氧树脂。

Description

具有不锈钢引线框的IC封装
技术领域
多个实施例的方面涉及集成电路(IC)封装，并且涉及具有不锈钢引线框的IC封装，例如用于智能卡应用的封装。
背景技术
诸如智能卡封装之类的许多IC封装采用引线框，经由包封材料将IC管芯附着至所述引线框，并且在引线框中经由一个或多个连接将IC管芯与引线框电连接。然后可以经由通过引线框的连接实现与IC管芯的连接。
对于许多应用，例如包含具有嵌入式IC封装的智能卡的那些应用，封装的厚度可以是重要的。例如，当将封装嵌入到智能卡中时，可能需要相对较薄的封装。除了所需较小的厚度之外，在智能卡中使用的IC封装可以受益于强度和柔性、抗磨损性和良好的电学接触特性。
尽管多种IC封装已经用于许多不同的应用，要在获得实现所需要的强度、导电率和其他特性的同时，实现所需厚度的IC封装仍然具有挑战性。针对多种应用，这些和其他主题已经向实现包括引线框的IC封装的实现提出了挑战。
发明内容
多个示例实施例涉及IC封装及其实现。
根据示例实施例，一种设备包括：集成电路(IC)管芯，具有与不锈钢引线框相连的第一和第二触点，所述不锈钢引线框具有第一和第二部分，通过具有由引线框限定的侧壁的至少一个开口分离所述第一和第二部分。第一材料位于并且粘附至不锈钢引线框的第一表面上，并且第二材料通过粘附至IC管芯和第一材料两者来将IC管芯粘附至第一材料。第一和第二导体(经由第一材料中的开口)分别连接在第一触点与引线框的第一部分之间以及第二触点与引线框的第二部分之间，其中所述引线框的部分通过其中的一个或多个开口电隔离。导体操作用于在触点和触点所连接的引线框的相应部件之间传递信号。第三材料包封IC管芯的至少一部分或者全部，其中第一和第三材料彼此粘附并且将IC管芯相对于引线框固定。
在一些实施例中，第一材料包括聚合物(所述聚合物粘附到引线框中的不锈钢)、第二材料、第三材料和第四粘合材料(所述第四粘合材料将引线框粘附至具有凹入区域的智能卡)。所述凹入区域容纳并经由第四粘合材料和第一材料之间的粘附来粘附至IC管芯和引线框封装，并且经由引线框的平面(例如，与智能卡共面)来提供接触。
另一个实施例涉及如下的方法。通过在引线框中形成至少一个开口将不锈钢引线框的第一和第二部分分离并且电隔离，所述开口具有由引线框限定的侧壁。第一材料形成于不锈钢引线框的第一表面上，并且粘附至引线框。通过在第一材料上形成第二材料并且使用第二材料粘附至第一材料和IC管芯两者，将具有第一和第二触点的IC管芯粘附至第一材料。第一导体经由第一材料中的第一开口连接在第一触点和引线框的第一部分之间，提供了在第一触点和引线框的第一部分之间传递信号的电连接。第二导体经由第一材料中的第二开口连接在第二触点和引线框的第二部分之间，提供在第二触点和引线框的第二部分之间传递信号的电连接。用第三材料包封IC管芯的至少一部分，并且第一和第三材料用于彼此粘附并且相对于引线框固定IC管芯。
以上讨论/概述并非意欲描述本公开的每一个实施例或者每一种实施方式。以下的附图和详细描述也示范了各种实施例。
附图说明
考虑结合附图的以下详细描述，可以更加全面地理解各种示例实施例，其中：
图1示出了根据示例实施例的IC封装；
图2示出了根据另一个示例实施例的IC封装；
图3A-3E示出了在根据一个或多个实施例的各种制造阶段的引线框设备，其中：
图3A示出了不锈钢引线框底座，
图3B示出了具有开口的引线框，
图3C示出了包括其上具有镀覆触点的引线框的设备，
图3D示出了可以根据一个或多个实施例实现的第一实施方式，其中所述设备具有基于聚合物的涂层，所述基于聚合物的涂层粘附至引线框和封装包封材料，以及
图3E示出了可以根据一个或多个实施例实现的第二实施方式，其中所述设备具有基于聚合物的涂层，所述基于聚合物的涂层粘附至引线框和封装包封材料、并且填充引线框中的开口的一部分；
图4A-4D示出了根据一个或多个实施例的各种制造阶段的IC封装设备，其中：
图4A示出了例如图3D所示的引线框，在基于聚合物的涂层上具有粘合材料，
图4B示出了具有粘附至粘合材料的IC管芯的引线框，
图4C示出了具有与引线框的引线接合连接的IC管芯，以及
图4D示出了具有包封的IC管芯以及基于聚合物的涂层的IC封装，所述基于聚合物的涂层粘附至引线框和包封材料两者；
图5示出了在根据另一个示例实施例的卷至卷制造阶段的多个IC封装设备；以及
图6示出了根据另一个示例实施例的具有IC封装的智能卡设备。
具体实施方式
尽管这里讨论的各种实施例可以修改为改进和替代形式，已经在附图中作为示例示出了各种实施例的方面，并且将详细进行描述。然而应该理解的是并非意欲将本发明局限于所述的具体实施例。相反，意欲覆盖落在包括权利要求中限定的各个方面的本公开范围内的所有改进、等同和替代。此外，贯穿该申请使用的术语“示例”只是作为说明而不是限制。
本公开的各个方面确信可以应用于多种不同类型的涉及具有与引线框相连的IC管芯的IC封装的设备、系统和方法，例如用于智能卡应用。尽管不必这样限制，通过使用上下文对示例的讨论可以理解各个方面。
多个示例实施例涉及采用不锈钢引线框和基于聚合物的材料的集成电路封装，所述基于聚合物的材料粘附至引线框中的不锈钢以及封装的包封材料两者。粘合剂将IC管芯粘附至基于聚合物的材料(从而粘附至引线框)，并且诸如金属线之类的导体将IC管芯与引线框电连接。诸如环氧材料注模化合物或顶部包封环氧树脂之类的包封材料包封了IC管芯和导体，并且也粘附至基于聚合物的材料。在一些实现中，经由引线框上的一个或多个触点焊盘(例如银焊盘(经由引线框在读取器管脚和触点焊盘之间的纯直接接触))实现导体和引线框中的不锈钢之间的触点。所得到的封装经由与不锈钢引线框和导体的接触而表现出与IC管芯的直接电连接，有利于实现针对多种应用的所需接触。
在更具体的实施例中，利用不锈钢智能卡引线框实现上述集成电路封装，其中不锈钢提供抗侵蚀和抗刮擦、同时便于实现与IC管芯通信的触点。结合一个或多个这种实施例，已经发现了基于聚合物的材料可以用于粘附至不锈钢和IC管芯封装材料两者，其组合可以在相对较低的厚度(例如，小于100微米)提供足够的强度和柔性，并且另外可以经由不锈钢引线框提供与IC管芯的电连接。各种实施例涉及与不锈钢和粘附至不锈钢和管芯包封/粘合剂两者的聚合物之间的直接连接有关的这些意想不到的效果。此外，通过促进使用不锈钢作为引线框并且提供与引线框的电连接，所得到的智能卡封装通过引线框表现出银型抛光面(例如不要求另外的镀覆/抛光来实现这种抛光)。例如，可以利用各种智能卡封装应用来实现这些实施例，展现出所需的强度、可靠性、防侵蚀性、外观和尺寸(薄封装)以及允许读取器经由与引线框的直接接触从IC管芯读取数据的电连接性。例如，这种智能卡应用可以包含银行卡、交易卡或者身份卡(例如，驾照、医保卡和个人ID卡)，通过将封装与卷至卷热熔粘合剂层压、并且穿透封装到智能卡的本体上来将智能卡耦合至封装。
使用多种材料的一种或多种来实现如这里描述并且用于粘附至不锈钢和包封材料两者的基于聚合物的材料，以适应具体的应用。在一些实施例中，聚合物材料包括PI(聚酰亚胺)、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)或者其改性中的一种或多种。因此，基于聚合物的材料将不锈钢与包封材料和管芯粘合剂两者粘附，并且也粘附至附加的粘合剂(例如，热熔粘合剂)，所述附加的粘合剂用于将IC封装耦合至智能卡。在一些实施例中，基于聚合物的材料保护引线框免受例如可能由于用于将封装附着至卡本体的热熔粘合剂流引起的沾污。
因此，多个实施例涉及具有粘附的聚合物的不锈钢引线框，其中基于聚合物的材料操作用于粘附至不锈钢、管芯包封和管芯粘合剂。其他实施例涉及整个这种IC管芯封装。另外的其他实施例涉及具有例如经由基于聚合物的材料和智能卡之间的粘附而粘附的IC管芯封装的智能卡。关于与智能卡封装或模块有关的一般信息并且对于与可以利用一个或多个示例实施例实现的这些方面有关的特定信息，可以参考由国际标准化组织(ISO)以及国际电子协会(IEC)公布的标准，包括ISO/IEC 10373、ISO/IEC 7810、ISO/IEC 7816和ISO/IEC24789；另外还可以参考万事达卡质量管理：基础结构质量要求版本1.9D，所有这些都通过引用全部合并在此。
现在转到附图，图1示出了根据另一个示例实施例的IC封装设备100的截面图。设备100包括不锈钢引线框110，所述不锈钢引线框具有由开口114和115分离的第一、第二和第三部分111、112和113。在一些实施例中，只有一个这种开口用于分离第一和第三部分111和113(例如，第二部分112是第一或第三部分的邻接部分)。开口将引线框110的相应部分111和113彼此电隔离，促进了通过每一个相应部分的数据通信。参考开口114作为示例，通过引线框110限定了侧壁116和117。
第一聚合物材料120在不锈钢引线框110的第一表面上，并且第二粘合材料130通过粘附至集成电路管芯和第一材料两者来将集成电路(IC)管芯140粘附至第一材料。聚合物材料120减少和/或防止了材料进入开口中，例如用于在另外的工艺中固定设备的包封材料150或者热熔材料，并且聚合物材料还可以用于密封所述开口以便进行(例如，真空)工艺。
聚合物材料120包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二酯)的一种或多种以适应具体的实施例。可以利用聚合物材料120(例如，改性的聚酰亚胺材料)实现的示例性的基于聚合物的材料可以从瑞典马尔摩的Mectec获得。在一些实施例中，使用聚合物的类型以及不同的聚合物膜形式(例如，无色、黄色、橙色或黑色以及透明或不透明)来设置针对引线框的不同结构的外表/颜色。例如，粘合材料可以包括可分配的粘合剂、环氧树脂、管芯附着膜(DAF)粘合剂或者晶片背侧涂覆(WBC)粘合剂。
第三包封材料150包封如下所述的IC管芯140的至少一部分以及其他部件(例如，引线连接器)。聚合物材料120也粘附至包封材料，相对于引线框110固定IC管芯。可以根据这些和其他实施例使用的示例包封材料包括从日本东京的信越化学公司(Shin-Etsu Chemical Company)获得的环氧注模化合物KMC184-8和KMC-2285、从德国Windach的德路工业胶粘剂公司(Delo Industrial Adhesives)获得的诸如DF698或KB4670之类的顶部包封环氧树脂以及从德国Steinbach的拜尔材料科学有限公司(Panacol-Elosol GmbH)获得的诸如1671和1680之类的顶部包封环氧树脂。
设备100也包括经由聚合物材料120中的开口连接在IC管芯140的第一触点141和引线框110的第一部分111之间的第一导体160(例如，接合引线)，以及经由聚合物材料中的第二开口连接在IC管芯的第二触点142和引线框的第三部分113之间的第二导体162。在一些实现中，设备100包括引线框上的导电触点164和166，其促进了与第一和第二导体160和162的连接。另外，尽管在IC管芯140和相应的引线框部分111和113之间示出了两个连接，可以实现多个这种连接以适应具体的应用，利用所示的附加触点、连接器或其他相应部件来促进实现这种连接。第一导体160和IC管芯140在第一触点141和引线框111的第一部分之间传递信号，并且第二导体162和IC管芯在第二触点142和引线框113的第三部分之间传递信号。
在多个实施例中，聚合物材料120操作用于将不锈钢引线框110的各个部分相对于彼此固定。这种方法可以在制造期间实现以保持引线框部分111、112和113之间的间距。这在制造期间并且在将引线框110进一步耦合(例如，利用附加的粘合剂与如图6所示的智能卡相连)之前保持了电隔离。
图2示出了根据另一个示例实施例的IC封装设备200的另一个截面图。设备200与图1所示的设备100类似，因此与上述讨论所应用的类似内容共享类似的参考数字。设备200也在相应开口114和115的每一个中包括第一基于聚合物的材料120的相应部分122和124。这些部分122和124减少或者防止材料(例如用于在另外的处理中固定设备的包封材料150或者热熔材料)流到开口中。在一些实现中，部分122和124填充开口以促进装配期间设备100的真空耦合。
在可以利用图1和/或图2实现的多个实施例中，引线框110的第一部分111和第二部分112每一个均包括不锈钢的连续区域，所述不锈钢的连续区域在引线框的第一表面118和与第一表面相对的引线框的第二表面之间传导信号。引线框的第一部分111和第二部分112的每一个与IC管芯一起操作，以经由引线框的第二表面119(例如，通过在插入包括IC封装设备的智能卡时由外部读取器实现的接触)提供对于IC管芯中的数据的访问。
图3A-3E示出了在根据一个或多个实施例的多个制造阶段的引线框设备300的截面图。从图3A开始，提供不锈钢引线框底座310，并且经由如图3B所示的开口314和315将引线框分离为相应的部分311、312和313。可以实现附加的这种开口/分离以便于实现经由引线框的附加触点区域。图3C示出了其上具有镀覆的触点316和317的设备300，可以利用诸如银之类的多种导电材料的一种或多种来实现所述镀覆触点。
在经由开口分离引线框110之后，涂覆聚合物类型的层以密封开口并且向引线框提供结构性支撑，保持经由开口提供的分离。图3D示出了第一个这种实现，其中用粘附至引线框和封装包封材料的基于聚合物的涂层320来涂覆设备300。在一些实现中，经由层压来施加基于聚合物的涂层32，例如例如在卷中形成多个这种设备300的卷至卷工艺中那样(例如图5所示)。
图3E示出了第二个这种实现，其中所述设备具有粘附至引线框和封装包封材料的基于聚合物的涂层322，并且包括填充引线框中的开口的一部分的部分323和324。在一些实现中，经由丝网印刷施加基于聚合物的涂层322，例如在卷中形成多个这种设备300的卷至卷工艺中那样(例如图5所示)。
关于图3E和3D，多个实施例进一步涉及使用这些方法来提供分别如图1和图2所示的封装。将粘合剂130施加至聚合物(320或322)，将IC管芯140施加至粘合剂，将导体160和162耦合至镀覆的触点316和317(或者更多元件)，并且将包封材料150施加至所示的IC管芯、导体和触点上。
图4A-4D示出了在根据一个或多个实施例的各种制造阶段的IC封装设备400。可以使用如图3D和3E所示的夹持引线框/聚合物封装之一来实现设备400。从图4A开始，将粘合材料430施加至具有隔离部分411和412的引线框410以及基于聚合物的涂层420，例如如图3D所示。在图4B中，通过粘合材料430将IC管芯440附着至引线框/聚合物。IC管芯440包括多个触点，作为示例，利用用于适应具体实施例的附加引线接合经由如图4C所示的引线接合460和462耦合所述多个触点。在图4D中，已经在IC管芯和引线接合上施加了包封450。基于聚合物的涂层420粘附至引线框410、粘合剂430和包封450。
图5示出了根据另一个示例实施例的在卷至卷制造工艺中实现的卷500中的多个IC封装设备。所述IC封装设备包括作为示例示出的设备510和520，可以使用如图1-4D所示的一种或多种方法来实现所示设备。对于卷实现，封装设备形成于支撑结构520上。在电子封装装配工艺中使用这种方法，其中在IC附着、电学互连、包封和器件测试期间所述结构520支撑相应的设备。
所得到的设备然后可以与其他设备以及应用的支撑结构520相分离，例如图6所示。因此，图6示出了根据另一个示例实施例的具有IC封装610的智能卡设备600。例如，所述IC设备可以包括诸如图1或图2所示的封装，并且如在其他附图和实施例中描述的那样来实施。设备600也包括具有第一和第二平面表面的卡衬底620(例如，所示的第一上表面和下面的第二下表面分离开卡衬底的厚度)。上表面具有凹部622，调节所述凹部的尺寸以容纳IC封装610，可以利用粘合剂将所述IC封装粘附至凹部622。IC封装610操作用于例如利用如上所述的聚合物密封所述开口，来减少或者防止粘合剂接触并且沾污引线框触点。因此，聚合物粘合至引线框中的不锈钢、粘合至将IC管芯保持到引线框的粘合材料、粘合至包封IC管芯的包封材料并且粘合至将IC封装固定到卡衬底620的粘合材料。所得到的设备包括具有相应引线框部分的IC封装610，所述引线框部分作为用于读取器通信的外部电接触装置。
这里讨论的电路、模块、封装和功能可以使用多种电路的一种或多种来实现。例如，分立逻辑电路或可编程逻辑电路可以配置用于实现如附图所示并且如上所述的操作/行为，并且可以涉及SIM(订户识别模块)卡、智能卡和其他应用。在一些实施例中，可编程电路包括一个或多个计算机型电路，其被编程以执行一组(或多组)指令(和/或配置数据)。所述指令(和/或配置数据)可以是固件或存储在存储器(电路)中并且从存储器(电路)可访问的软件的形式。作为示例，第一和第二模块可以包括基于CPU硬件的电路和固件形式的一组指令的组合，其中第一模块包括具有一组指令的第一CPU硬件电路，并且第二模块包括具有另一组指令的第一CPU硬件电路。例如，这种电路可以通信用于验证和/或操作的数据。
基于上述讨论和说明，本领域普通技术人员应该认识到的是在不严格遵循这里说明和描述的以下示范实施例和应用的情况下可以进行各种改进和变化。例如，粘附至不锈钢和包封材料两者的各种类型的聚合物可以如这里所讨论地使用。如所讨论的那样，可以利用所形成并电隔离的附加引线框在所述的IC管芯和下面的引线框之间实现附加的接触。另外，多个实施例涉及与如这里讨论的智能卡或者诸如SIM卡之类的其他应用的IC封装集成。这些改进没有脱离包括权利要求中阐述的本发明各个方面的真实精神和范围。

Claims (20)

1.一种设备，包括：
集成电路IC管芯，具有第一和第二触点；
不锈钢引线框，具有第一和第二部分，通过具有由引线框限定的侧壁的至少一个开口分离所述第一和第二部分，所述至少一个开口将第一和第二部分彼此电绝缘；
第一材料，位于不锈钢引线框的第一表面上，并且配置为粘附至引线框；
第二材料，配置为通过粘附至IC管芯和第一材料两者来将IC管芯粘附至第一材料；
第三材料，配置为包封IC管芯的至少一部分，其中第一和第三材料配置为彼此粘附并且将IC管芯相对于引线框固定；
第一导体，经由第一材料中的第一开口连接在第一触点和引线框的第一部分之间，第一导体和IC管芯配置为在第一触点和引线框的第一部分之间传递信号；以及
第二导体，经由第一材料中的第二开口连接在第二触点和引线框的第二部分之间，第二导体和IC管芯配置为在第二触点和引线框的第二部分之间传递信号。
2.根据权利要求1所述的设备，其中：
引线框的第一和第二部分包括不锈钢的连续区域，所述不锈钢的连续区域配置为在引线框的第一表面和与第一表面相对的引线框的第二表面之间传导信号；以及
引线框的第一和第二部分配置有IC管芯，以经由引线框的第二表面提供对于IC管芯中的数据的访问。
3.根据权利要求1所述的设备，其中所述第一材料配置用于减少进入所述至少一个开口中的第三材料。
4.根据权利要求3所述的设备，其中第一材料填充和密封所述至少一个开口的至少一部分。
5.根据权利要求1所述的设备，还包括：
第三触点，在引线框的第一部分处的第一表面上并且与第一导体相连，第三触点配置为在第一导体和引线框的第一部分之间传递信号，以及
第四触点，在引线框的第二部分处的第一表面上并且与第二导体相连，第四触点配置为在第二导体和引线框的第二部分之间传递信号。
6.根据权利要求1所述的设备，其中：
所述至少一个开口包括引线框中的第一和第二开口，引线框中的第一开口由引线框的第一部分的侧壁和引线框的第三部分的侧壁限定，引线框的第三部分位于引线框的第一和第二部分之间，并且引线框中的第二开口由引线框的第二和第三部分的侧壁限定，以及
第一材料填充引线框中的第一和第二开口的每一个的至少一部分，并且配置为防止材料进入到引线框中的第一和第二开口中。
7.根据权利要求1所述的设备，其中第三材料包封IC管芯以及第一和第二导体。
8.根据权利要求1所述的设备，其中第一材料包括具有以下之一的聚合物：聚酰亚胺、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二酯。
9.根据权利要求1所述的设备，
其中第一材料包括聚合物，所述聚合物配置为粘附至引线框中的不锈钢、粘附至第二材料、粘附至第三材料并且粘附至第四粘合材料，并且
所述设备还包括第四粘合材料和具有凹入区域的智能卡，所述凹入区域配置为容纳IC管芯和引线框封装，并且经由第四粘合材料和第一材料之间的粘附而粘附至IC管芯和引线框封装。
10.根据权利要求1所述的设备，其中第一材料配置为将不锈钢引线框的第一和第二部分相对于彼此固定，并且保持开口中第一和第二部分之间的间距。
11.一种智能卡设备，包括：
卡衬底，具有第一和第二平面表面，第一表面包括朝着第二平面表面延伸至卡衬底中的凹入区域；
集成电路IC管芯，具有第一和第二触点；
不锈钢引线框，具有第一和第二部分，通过具有由引线框限定的侧壁的至少一个开口分离所述第一和第二部分，所述至少一个开口将第一和第二部分彼此电绝缘；
第一材料，位于不锈钢引线框的第一表面上，并且配置为粘附至引线框并且保持第一和第二部分之间的间距，将不锈钢引线框的第一和第二部分相对于彼此固定；
第二材料，配置为通过粘附至IC管芯和第一材料两者来将IC管芯粘附至第一材料；
第一导体，经由第一材料中的第一开口连接在第一触点和引线框的第一部分之间，第一导体和IC管芯配置为在第一触点和引线框的第一部分之间传递信号；
第二导体，经由第一材料中的第二开口连接在第二触点和引线框的第二部分之间，第二导体和IC管芯配置为在第二触点和引线框的第二部分之间传递信号；
第三材料，配置为包封IC管芯以及第一和第二导体，第一和第三材料配置为彼此粘附并且将IC管芯相对于引线框固定以形成IC封装；以及
第四粘合材料，配置为通过粘附至第一材料来在第一表面的凹入区域中将IC封装固定到卡衬底，所述引线框与第一表面共面。
12.一种方法，包括：
通过在不锈钢引线框中形成至少一个开口将该引线框的第一和第二部分分离并且电隔离，所述开口具有由引线框限定的侧壁；
在不锈钢引线框的第一表面上形成第一材料，第一材料粘附至引线框；
通过在第一材料上形成第二材料并且使用第二材料粘附至第一材料和集成电路IC管芯两者，将具有第一和第二触点的IC管芯粘附至第一材料；
经由第一材料中的第一开口将第一导体连接在第一触点和引线框的第一部分之间，所述第一导体提供了在第一触点和引线框的第一部分之间传递信号的电连接；
经由第一材料中的第二开口将第二导体连接在第二触点和引线框的第二部分之间，所述第二导体提供在第二触点和引线框的第二部分之间传递信号的电连接；以及
用第三材料包封IC管芯的至少一部分，并且使用第一和第三材料彼此粘附并且相对于引线框固定IC管芯。
13.根据权利要求12所述的方法，还包括利用第四材料将引线框粘附到卡衬底的表面的凹入区域，引线框与第一表面共面并且暴露以提供与第一和第二导体的电连接。
14.根据权利要求12所述的方法，还包括使用第一材料来
将不锈钢引线框的第一和第二部分相对于彼此固定，以及
保持开口中第一和第二部分之间的间隔。
15.根据权利要求12所述的方法，还包括通过使用第一材料密封开口并且促进与引线框的跟第一表面相对的第二表面的真空耦合，来向第二表面施加真空，以在将IC管芯粘附至引线框的同时固定引线框。
16.根据权利要求12所述的方法，其中包封IC管芯的至少一部分包括使用第一材料来减少进入所述至少一个开口中的第三材料。
17.根据权利要求16所述的方法，其中形成第一材料包括填充和包封所述至少一个开口的至少一部分。
18.根据权利要求12所述的方法，还包括在引线框上形成第三和第四触点，并且经由第一材料中的开口分别将第一和第二导体连接到第三和第四触点。
19.根据权利要求12所述的方法，还包括：
分离且电隔离引线框的多个附加部分，所述附加部分包括IC管芯经由第二材料而粘附到的第三部分，以及
在IC管芯的附加触点和引线框的相应附加部分之间形成多个附加导体。
20.根据权利要求12所述的方法，其中形成第一材料包括形成包括以下至少一个的聚合物：聚酰亚胺、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二酯。
CN201410072319.5A 2013-02-28 2014-02-28 具有不锈钢引线框的ic封装 Active CN104022097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/779,889 US8884415B2 (en) 2013-02-28 2013-02-28 IC package with stainless steel leadframe
US13/779,889 2013-02-28

Publications (2)

Publication Number Publication Date
CN104022097A true CN104022097A (zh) 2014-09-03
CN104022097B CN104022097B (zh) 2016-11-23

Family

ID=51387307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072319.5A Active CN104022097B (zh) 2013-02-28 2014-02-28 具有不锈钢引线框的ic封装

Country Status (2)

Country Link
US (1) US8884415B2 (zh)
CN (1) CN104022097B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206479A (zh) * 2015-03-31 2016-12-07 南茂科技股份有限公司 四方扁平无引脚封装结构与导线架结构
CN107492504A (zh) * 2016-06-09 2017-12-19 恩智浦有限公司 具有填充的接触间隙的集成电路模块
CN109835870A (zh) * 2019-02-19 2019-06-04 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
US10804185B2 (en) 2015-12-31 2020-10-13 Texas Instruments Incorporated Integrated circuit chip with a vertical connector
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10366946B2 (en) 2017-10-30 2019-07-30 Infineon Technologies Ag Connection member with bulk body and electrically and thermally conductive coating
US10847385B2 (en) * 2018-10-09 2020-11-24 Nxp B.V. Glob top encapsulation using molding tape
US12100630B2 (en) * 2020-11-13 2024-09-24 Macom Technology Solutions Holdings, Inc. Packaged RF power device with PCB routing outside protective member

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727246A (en) * 1984-08-31 1988-02-23 Casio Computer Co., Ltd. IC card
JP2002109491A (ja) * 2000-09-29 2002-04-12 Sony Corp Ｉｃカード及びその製造方法
JP5672067B2 (ja) * 2010-03-09 2015-02-18 株式会社リコー 可逆性感熱記録媒体の製造方法及び製造装置、並びに可逆性感熱記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206479A (zh) * 2015-03-31 2016-12-07 南茂科技股份有限公司 四方扁平无引脚封装结构与导线架结构
CN107492504A (zh) * 2016-06-09 2017-12-19 恩智浦有限公司 具有填充的接触间隙的集成电路模块
CN109835870A (zh) * 2019-02-19 2019-06-04 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构

Also Published As

Publication number Publication date
US20140239471A1 (en) 2014-08-28
US8884415B2 (en) 2014-11-11
CN104022097B (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN104022097A (zh) 具有不锈钢引线框的ic封装
JP5635661B1 (ja) イメージセンサの２段階封止方法
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
US8129226B2 (en) Power lead-on-chip ball grid array package
US11222861B2 (en) Dual-interface IC card module
CN106169466A (zh) 半导体封装组件及其制造方法
CN102344110A (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
CN103985720B (zh) 太阳能供电的ic芯片
CN106470527A (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN107039288A (zh) 半导体封装
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN105632943A (zh) 芯片的超薄嵌入式封装方法及封装体
US10438895B1 (en) Flexible micro-module
CN109417081B (zh) 芯片封装结构、方法和电子设备
CN103762200A (zh) 芯片封装件及其封装方法
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN108630626A (zh) 无基板封装结构
CN104037149A (zh) 引线框和基板半导体封装
CN203325892U (zh) 一种晶圆颗粒
CN209044625U (zh) 生物传感芯片及电子设备
CN210040172U (zh) 芯片封装结构和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant