KR20020017965A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20020017965A
KR20020017965A KR1020010048912A KR20010048912A KR20020017965A KR 20020017965 A KR20020017965 A KR 20020017965A KR 1020010048912 A KR1020010048912 A KR 1020010048912A KR 20010048912 A KR20010048912 A KR 20010048912A KR 20020017965 A KR20020017965 A KR 20020017965A
Authority
KR
South Korea
Prior art keywords
flexible substrate
electronic component
folded
bent
component mounting
Prior art date
Application number
KR1020010048912A
Other languages
English (en)
Inventor
시노하라미노루
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
야마모토 마사유키
히타치 도오부 세미콘덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 야마모토 마사유키, 히타치 도오부 세미콘덕터 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR20020017965A publication Critical patent/KR20020017965A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

메모리카드형 반도체장치의 대용량화를 추진하는 기술을 나타낸다.
플렉시블(flexible) 기판(4)의 구부려 접는 부(BAL)의 중앙에는 Cu 패턴(13A)이 마련되고, 실장 영역의 단부에는 Cu 패턴(13B)이 마련되어 있다. 구부려 접는 부(BAL)를 기점으로 해서 플렉시블(flexible) 기판(4)을 구부려 접으면, Cu 패턴(13A)의 양측의 필름(8)이 노출되어 있는 곳에만 작은 곡률반경으로 구부려 접어지므로, 실장 영역(MAL, MAC)의 단부 근방은 평탄성이 유지된다.

Description

반도체장치{A SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로, 특히, 메모리 칩 등의 전자부품을 실장한 플렉시블(flexible) 기판을 케이스에 수납한 메모리카드형 반도체장치에 적용하는 유용한 기술에 관한 것이다.
특개평 5-13664호 공보에는, 세로방향에 따라 복수개의 반도체 칩을 실장한 TAB 테이프를 180도 구부려 칩끼리 서로 포개고 이 상태로 TAB 테이프와 칩을 수지에 의하여 봉지한 멀티칩 패키지가 개시되어 있다. 이 TAB 테이프의 구부려 접는 부에는 테이프를 꿰뚫어 형성한 2개가 평행한 슬릿이 마련되어, 테이프가 구부려 접는 부에서 용이하게 구부려 접어지도록 되어 있다.
본 발명자는, CFA(Compact Flash Association) 규격에 기초를 둔 컴팩트 플래시(미국 선 디스크(sun disc) 사의 등록상표) 카드(이하, 간단히 CF 카드라 칭함)의 대용량화 기술을 개발하고 있다.
이 CF 카드는, 복수개의 메모리 칩이 실장된 플렉시블 기판을 케이스에 수납한 것으로, 케이스의 측면에 부착한 소켓을 디지탈 카메라, 핸드-헬드(hand-held) PC, 오디오 레코더 등의 각종 전자기기에 접속하여 사용하도록 되어 있다.
상기 CF 카드의 기억 용량을 대용량화하기 위해서는, 복수개의 메모리 칩이 실장된 긴 플렉시블 기판을 몇 개의 층으로 접어 케이스에 수납하는 것이 요구된다. 그러나, 플렉시블(flexible) 기판을 접으면, 기판재료인 가요성 필름이 구부려 접는 부에서 원호 모양으로 구부러지고, 외측으로 확장되기 때문에, 외형 치수가 커지게 되어, 케이스에 수납할 때의 작업성이 저하한다.
또한, 상기 종래 기술(특개평 5-13664호 공보)의 경우, 그 도면상에서는 가요성 필름의 구부려 접는 부가 수직으로 되어 있지만, 실제로 가요성 필름은, 슬릿의 단부에서 연속되어 있기 때문에, 그 단부에서 외측으로 부풀게될 우려가 있다. 또한, 가요성 필름은, 그 강성이, 예컨대 금속패턴 보다도 낮고, 실제로는, 구부려 접는 부의 중심 위치의 한점에서 굽어지게 되므로, 외측으로 부풀어지는 것을 유효하게 저감할 수 없다.
또, 가요성 필름이 구부려 접는 부에서 원호모양으로 굽어지면, 원호의 단부가 메모리 칩의 실장 영역까지 연장되기 때문에, 칩과 기판과의 땜납접속부(soldered portions)에 불필요한 구부림 응력이 가해져서 접속 신뢰성이 저하한다. 그 대책으로서, 구부려 접는 부의 근방, 즉 실장 영역의 단부에는 칩을 배치하지 않도록 하면, 실장 영역의 유효면적이 실질적으로 작게 되어, 칩의 실장 밀도가 저하하기 때문에 CF 카드의 대용량화가 저해되어진다.
본 발명의 목적은, 전자부품이 실장된 플렉시블(flexible) 기판을 접어 케이스에 수납한 메모리카드형 반도체장치의 대용량화를 추진하는 기술을 제공하는 것에 있다.
본 발명의 다른 목적은, 전자부품이 실장된 플렉시블(flexible) 기판을 접어서 케이스에 수납한 메모리카드형 반도체장치의 신뢰성을 향상시키는 기술을 제공하는 데 있다.
발명의 다른 목적은, 전자부품이 실장된 플렉시블(flexible) 기판을 접어 케이스에 수납한 메모리카드형 반도체장치를 조립하는 작업성을 향상시키는 기술을 제공하는 데 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부도면으로부터 분명해질 것이다.
도 1(a), (b)는, 본 발명의 일 실시예에 의한 메모리카드형 반도체 장치의 외관을 나타낸 사시도.
도 2는 본 발명의 일 실시예에 의한 메모리카드형 반도체 장치의 분해사시도.
도 3은 본 발명의 일 실시예에 의한 메모리카드형 반도체장치의 플렉시블(flexible) 기판을 나타내는 측면도.
도 4는 본 발명의 일 실시예에 의한 메모리카드형 반도체장치의 플렉시블(flexible) 기판을 나타내는 평면도.
도 5는 플렉시블(flexible) 기판에 형성된 배선 및 보강패턴의 배치를 나타내는 평면도.
도 6(a), (b)는, 플렉시블(flexible) 기판의 세로방향에 따른 구부려 접는 부 및 그 근방의 단면도.
도 7은 플렉시블(flexible) 기판의 실장 영역의 일부 및 구부려 접는 부의 단면도.
도 8은 플렉시블(flexible) 기판의 접는 공정을 나타내는 사시도.
도 9는 플렉시블(flexible) 기판이 접는 공정을 나타낸 단면도.
도 10은 도 9의 요부확대단면도.
도 11은 플렉시블(flexible) 기판의 접는 공정을 나타내는 사시도.
도 12는 플렉시블(flexible) 기판의 접는 공정을 나타내는 단면도.
도 13은 도 12의 요부확대단면도.
본원에 나타낸 발명 중, 대표적인 것의 개요를 간단히 설명하면, 후술하는 바와 같다.
본 발명의 반도체장치는, 배선이 형성된 가요성 필름으로 이루어지는 플렉시블(flexible) 기판에 복수개의 전자부품을 실장하여, 상기 플렉시블(flexible) 기판을 접어 케이스에 수납할 때, 플렉시블(flexible) 기판의 구부려 접는 부와, 이 구부려 접는 부를 끼는 한 쌍의 전자부품 실장 영역의 단부와 각각 상기 가요성 필름보다도 강성이 높은 보강패턴을 마련하여, 구부려 접는 부의 보강패턴과 전자부품 실장 영역 단부의 보강패턴의 간격의 가요성 필름만이 구부려지도록 한 것이다.
상기 수단에 의하면, 구부려 접는 부의 보강패턴을 끼는 2곳에서 구브려 접어지므로, 플렉시블 기판을 접을 때, 구부려 접는 부의 곡률 반경이 작게 되어, 실장 영역의 유효면적이 커진다. 또, 접은 플렉시블(flexible) 기판의 외부 치수 정확도가 향상된다.
상기한 수단에 의하면, 부품실장 영역의 필름에 불필요한 구부림 응력이 걸리지 않고, 평탄성이 확보되기 때문에, 전자부품과 기판과의 접속신뢰성이 향상한다.
이하, 본 발명의 실시 형태를 도면에 따라서 상세히 설명한다. 또한, 실시의 형태를 설명하기 위한 전체 도면에 있어서, 동일 기능을 갖는 부재에는 동일의 부호를 붙이고, 되풀이되는 설명은 생략한다.
도 1은, 본 실시예의 CF 카드 타입(type) II의 외관을 나타내는 사시도이고, 도 1(a)는 소켓을 바로 앞에 배치한 도면, 도 1(b)는 소켓과 대향하는 측의 바로 앞에 배치한 도면이다. 또, 도 2는, 이 CF 카드의 분해사시도.
도시한 바와 같이, CF 카드(1)는, 2장의 패널플레이트(2,2)와 1개의 프레임(3)에 의해 구성되는 케이스의 내부에 플렉시블(flexible) 기판(4)을 수납한 것이다. 플렉시블(flexible) 기판(4)의 한 측면에는, CF 카드(1)를 디지털 카메라, 핸드-헬드(hand-held) PC, 오디오 레코더 등의 각종 전자기기에 접속하기 위한 소켓(7)이 부착되어 있다. CF 카드 타입 II의 경우, 케이스의 외형치수는, 세로×가로= 36.4㎜× 42.8mm, 높이= 5mm 이다. 또, 소켓(7)의 핀 수는 50핀이다.
2장의 패널플레이트(2,2)는, 서로 동일의 형상을 갖는 스텐레스(SUS304)의 박판으로 구성되어 있다. 패널플레이트(2)의 외주의 세 변에는, 패널플레이트(2)와일체로 형성된 클릭모양의 계지부(5)가 복수개 마련되고 있다.
프레임(3)은, 대략 「U」자형의 외형을 갖는데, 예컨대 15%의 유리섬유를 포함하는 PBT(Polybutylene telephthalate)같은 성형성이 우수한 수지를 일체 성형한 것이다. 프레임(3)의 상면 및 하면에는, 패널플레이트(2)의 외주부가 끼워 넣어지는 슬롯(6)이 마련되어 있다. 이 슬롯(6)의 내부에는 패널플레이트(2)의 계지부(5)가 삽입되는 관통구멍(도시하지 않음)이 마련되어 있고,2장의 패널플레이트(2)를 프레임(3)의 상하로부터 슬롯(6)에 삽입므로서, 관통구멍의 내부에서 계지부(5,5)끼리 끼워져, 패널플레이트(2,2)가 프레임(3)에 고정된다.
CF 카드(1)의 케이스에 수납된 플렉시블(flexible) 기판(4)은, 도 3에 도시한 바와 같이, 3층으로 접히고, 그 주면(전자부품 실장 면)에는, 후술하는 복수개의 전자부품이 실장된다.
도 4는, 상기 플렉시블(flexible) 기판(4)의 주면(전자부품 실장 면)을 전개한 상태를 나타내는 평면도. 플렉시블(flexible) 기판(4)은, 두께0.05mm 정도의 가요성 폴리이미드 수지로 이루어지는 필름(8)의 양면에 두께0.02mm 정도의 Cu배선(9)을 형성한 것으로, 그 주면은, 3개의 전자부품 실장 영역(MAL, MAC, MAR)과, 그들 사이에 마련된 2개의 구부려 접는 부(BAL, BAR)로 나뉘어 있다.
도면의 좌측의 실장 영역(MAL)및 중앙의 실장 영역(MAC)에는, 각각 3개의 48핀TSOP(Thin Sma11 0utline Package)(10)이 실장되어 있고, 우측의 실장 영역(MAR)에는, 1개의 48핀 TSOP(10)과 1개의 120핀 TQFP(Thin Quad Flat Package)(11)가 실장되어 있다. 즉, 플렉시블 기판(4)의 주면에는, 합계 7개의 TSOP(10)와 1개의TQFP(11)가 실장되어 있다. 또, 3개의 실장 영역(MAL, MAC, MAR)의 각각은, 저항이나 칩·콘덴서 등의 수동부품(12)이 실장되어 있고, 오른쪽의 실장 영역(MAR)의 한 단에는, 소켓(7)이 땜납되어 있다. TSOP(10), TQFP(11), 수동부품(12) 등의 전자부품은, 주지의 땜납 리플로우(reflow)법을 이용하여 플렉시블 기판(4)의 주면에 실장되어 있다.
좌측의 실장 영역(MAL)과 중앙의 실장 영역(MAC)에 끼인 구부려 접는 부(BAL)의 중앙에는, 플렉시블 기판(4)의 단변방향(도면의 상하방향)에 따라 펼쳐져 있는 띠 모양의 Cu 패턴(보강 패턴)(13A)이 마련되어 있다. 또, 이 Cu 패턴(13A)의 좌우양측, 즉 실장 영역(MAL)의 우단과 실장 영역(MAC)의 좌단에는, 플렉시블(flexible) 기판(4)의 단변방향에 따라 펼쳐져 있는 띠 모양의 Cu 패턴(13B)이 마련되어 있다.
마찬가지로, 우측의 실장 영역(MAR)과 중앙의 실장 영역(MAC)에 끼인 구부려 접는 부(BAR)의 중앙에는, 플렉시블 기판(4)의 단변방향에 따라 펼쳐져 있는 띠 모양의 Cu 패턴(13C)이 마련되어 있다. 또, 이 Cu 패턴(13C)의 양측, 즉 실장 영역(MAR)의 좌단과 실장 영역(MAC)의 우단에는, 플렉시블(flexible) 기판(4)의 단변방향에 따라 펼쳐져 있는 띠 모양의 Cu 패턴(13D)이 마련되어 있다.
좌측의 실장 영역(MAL)의 외주부(플렉시블(flexible) 기판(4)의 세로방향에 따른 두 변과 단변방향에 따른 한 변)에는, Cu 패턴(13E)이 마련되어 있다. 또, 중앙의 실장 영역(MAC)의 외주부(플렉시블(flexible) 기판(4)의 세로방향에 속한 두 변)에는, Cu 패턴(13F)이 마련되어 있다. 더욱이, 오른쪽의 실장 영역(MAR)의 외주부의 일부(플렉시블(flexible) 기판(4)의 단변방향에 속한 한 변)에는, Cu 패턴(13G)이 마련되어 있다.
상기 Cu 패턴(13A, 13C∼13G)의 각각의 대략 중앙부에는, 차단부(14)가 마련되어 있다. 이들 차단부(14)는, 플렉시블 기판(4)의 주면에 땜납 리플로우(reflow)법으로 전자부품을 실장할때, Cu 패턴(13A, 13C∼13G)과 필름(8)과의 열팽창 계수 차에 기인하여 플렉시블(flexible) 기판(4)에 생기는 열응력을 완화하기 위해서 마련되어 있다.
도 5는, 플렉시블(flexible) 기판(4)의 주면에 형성된 상기 Cu 패턴(13A∼13G) 및 Cu 배선(9)의 배치를 나타내고 있다. Cu 패턴(13A∼13G) 및 Cu 배선(9)은, 필름(8)에 부착된 Cu박을 에칭함으로써 형성되고, 각각의 표면에는, Cu 배선(9)의 일부(전자부품이나 소켓(7)의 단자가 접속되는 전극부)를 제외하며, 본 도면에는 도시되지 않은 솔더레지스트(solder resist)(절연막)(15)가 피복되어 있다.
본 도면에 도시한 바와 같이, 좌측의 실장 영역(MAL)에 형성된 Cu 배선(9)과, 중앙의 실장 영역(MAC)에 형성된 Cu 배선(9)과는, 구부려 접는 부(BAL)의 중앙에 마련된 띠 모양의 Cu 패턴(13A)를 축으로서, 대략 선대칭이 되도록 배치되어 있다. 그러므로, 도 4에 도시한 바와 같이, 좌측의 실장 영역(MAR)에 실장된 3개의 TSOP(10)와 중앙의 실장 영역(MAC)에 실장된 3개의 TSOP(10)는, 구부려 접는 부(BAL)의 Cu 패턴(13A)을 축으로 해서, 거의 선대칭이 되도록 배치되어 있다.
또, 중앙의 실장 영역(MAC)에 형성된 Cu 배선(9)의 일부와 우측의 실장영역(MAR)에 형성된 Cu 배선(9)의 일부는, 구부려 접는 부(BAR)의 중앙에 마련된 띠 모양의 Cu 패턴(13C)을 축으로, 대략 선대칭이 되도록 배치되어 있다. 그러므로, 도 4에 도시한 바와 같이, 중앙의 실장 영역(MAC)의 우단에 실장된 TSOP(10)와 우측의 실장 영역(MAL)의 좌단에 실장된 TSOP(10)와는, 구부려 접는 부(BAR)의 Cu 패턴(13C)을 축으로서, 대략 선대칭이 되도록 배치되어 있다.
도시는 생략하지만, 플렉시블(flexible) 기판(4)의 이면에는, 전원계 배선을 구성하는 Cu 배선(9)이 형성되어 있다. 플렉시블(flexible) 기판(4)의 주면에 형성된 Cu 패턴(13A∼13G)중, 구부려 접는 부(BAL, BAR)의 중앙에 마련된 Cu 패턴(13A, 13C)을 제외한 다른 Cu 패턴(13B, 13D∼13G)은, 필름(8)에 형성된 스루 홀(through hole)(도시하지 않음)을 통해 상기 접지 배선(Cu 배선(9))과 전기적으로 접속되어 있다. 즉, Cu 패턴(13B, 13D∼13G)은, 전원계배선의 일부를 구성하고, 플렉시블(flexible) 기판(4)의 주면측의 Cu 배선(9)을 통해 TSOP(10), QFP(11)의 전원계단자나 수동부품(12)과 전기적으로 접속되어 있다.
도 6(a)는, 플렉시블(flexible) 기판(4)의 세로방향에 따른 구부려 접는 부(BAL)및 그 근방의 단면도이고, 도 6(b)는, 마찬가지로 구부려 접는 부(BAR) 및 그 근방의 단면도이다.
도 6(a)에 도시한 바와 같이, 구부려 접는 부(BAL)의 중앙에는 Cu 패턴(13A)이, 또 그 양측의 실장 영역(MAL, MAC)에는 Cu 패턴(13B) 및 Cu 배선(9)이 각각 형성되어 있다. Cu 패턴(13A,13B) 및 Cu 배선(9)의 각각의 표면은, 솔더레지스트(solder resist)(15)에 의해 덮어져 있다. Cu 패턴(13A)과 그 양측의Cu 패턴(13B, 13B) 간의 영역(도면의 화살표로 나타낸 두개의 영역)에는, Cu 배선(9)도 솔더레지스트(solder resist)(15)도 형성되어 있지 않고, 필름(8)의 표면이 노출되어 있다.
도 6(b)에 도시한 바와 같이, 구부려 접는 부(BAR)의 중앙에는 Cu 패턴(13C)이, 또한 그 양측의 실장 영역(MAC, MAR)에는 Cu 패턴(13D) 및 Cu 배선(9)이 각각 형성되어 있다. Cu 패턴(13C, 13D) 및 Cu 배선(9)의 각각의 표면은, 솔더레지스트(solder resist)(15)에 의해 덮어져 있다. Cu 패턴(13C)과 그 양측의 Cu 패턴(13D) 간의 영역(도면에서 화살표로 나타낸 두개의 영역)에는, Cu 배선(9)도 솔더레지스트(solder resist)(15)도 형성되어 있지 않고, 필름(8)의 표면이 노출되어 있다.
도 7은, 플렉시블(flexible) 기판(4)의 실장 영역(MAL)의 일부 및 구부려 접는 부(BAL)의 단면도.
플렉시블(flexible) 기판(4)의 주면 측의 Cu 배선(9)은, 그 일부인 전극(20)의 표면을 제외하고, 솔더레지스트(solder resist)(15)로 피복되어 있다. 또, 이면측의 Cu 배선(전원배선, 접지배선)(9)은, 커버코트(cover coat)(절연막)(16)로 피복되어 있다. 주면 측 Cu 배선(9)의 일부와 이면의 Cu 배선(9)과는, 필름(8)에 뚫린 스루홀(through hole;17)을 통해, 전기적으로 접속되어 있다.
플렉시블 기판(4)의 주면에 실장된 TSOP(10)에는, 2장의 메모리 칩(16,16)이 겹쳐진 상태로 봉지되어 있다. 즉, TSOP(10)은, 2장의 메모리 칩(21,21)을 겹쳐서 한 개의 패키지에 봉지한 DDP(Double Density Package)구조를 갖고 있다. 메모리칩(21,21)의 각각은, Au 와이어(22)를 통해 리드(23)의 한 단(내부 리드 부)과, 전기적으로 접속되어 있다. 또, 리드(22)의 다른 단(외부 리드 부)은, 플렉시블(flexible) 기판(4)의 전극(20) 상에 땜납되어 있다.
상기 메모리 칩(21,21)의 각각은, 예컨대 256Mb(메가비트)의 기억 용량을 갖는 플래시메모리가 형성되어 있다. 즉, 2장의 메모리 칩(21,21)이 봉지된 TSOP(10)는, 512Mb(메가비트)=64Mbyte의 기억 용량을 갖고 있다. 플렉시블(flexible) 기판(4)에는 7개의 TSOP(10)가 실장되어 있기 때문에, 본 실시예의 CF 카드(1)는, 64×7=448Mbyte의 기억 용량을 갖고있다.
상기 플렉시블(flexible) 기판(4)을 접을 때는, 우선 도 8에 도시한 바와 같이, 구부려 접는 부(BAL)를 기점으로 플렉시블(flexible) 기판(4)을 180도 구부려 접어, 실장 영역(MAL, MAC)이 마주 향하도록 서로 포갠다.
도 9는, 이 때의 플렉시블(flexible) 기판(4)의 부분단면도이고, 도 10은, 구부려 접는 부(BAL) 근방의 확대단면도이다.
전술한 바와 같이, 구부려 접는 부(BAL)의 중앙에는 Cu 패턴(13A)이 마련되고, 실장 영역(MAL, MAC)의 단부에는 Cu 패턴(13B)이 마련되어 있다. 그러므로, 구부려 접는 부(BAL)를 기점으로 하여 플렉시블(flexible) 기판(4)을 구부려 접으면, 도 10에 도시한 바와 같이, Cu 패턴(13A)의 양측의 필름(8)이 노출되어 있는 곳에만이 작은 곡률 반경으로 구부려 접히기 때문에, 실장 영역(MAL, MAC)의 단부 근방은, 평탄성이 유지된다.
이것에 의해, 실장 영역(MAL, MAC)의 단부 근방에는 구부림 응력이 걸리지않으므로, 전자부품을 실장 영역(MAL, MAC)의 단부 근방에 배치한 경우에도, 전자부품과 플렉시블(flexible) 기판(4)과의 접속신뢰성이 확보된다. 따라서, 실장 영역(MAL, MAC)의 유효면적이 실질적으로 확대되어, 실장 영역(MAL, MAC)에 보다 고밀도로, 전자부품을 실장할 수가 있다.
또, 전술한 바와 같이, 실장 영역(MAL)에 실장된 3개의 TSOP(l0)와 실장 영역(MAC)에 실장된 3개의 TSOP(10)과는, 구부려 접는 부(BAL)의 Cu 패턴(13A)을 축으로, 대략 선대칭이 되도록 배치되어 있다. 그러므로, 구부려 접는 부(BAL)를 기점으로 하여 플렉시블(flexible) 기판(4)을 구부려 접으면, 도 9에 도시한 바와 같이, 실장 영역(MAL)의 TSOP(10)와 실장 영역(MAC)의 TSOP(10)과는 몰드 수지(molded resins)끼리 서로 겹치기 때문에, 리드(23)끼리 단락되지 않는다.
다음에, 도 11에 도시한 바와 같이, 또 하나의 구부려 접는 부(BAR)를 기점으로 하여 플렉시블(flexible) 기판(4)을 180도 구부려 접어, 실장 영역(MAL)의 이면과 실장 영역(MAR)이 서로 마주 향하도록 포갬으로서, 플렉시블(flexible) 기판(4)을 3층으로 접는다.
도 12는, 이 때의 플렉시블(flexible) 기판(4)의 부분단면도이고, 도 13은, 구부려 접는 부(BAR) 근방의 확대단면도이다.
전술한 바와 같이, 구부려 접는 부(BAR)의 중앙에는 Cu 패턴(13C)을 마련하고, 실장 영역(MAR, MAC)의 단부에는 Cu 패턴(13D)이 마련되어 있다. 그러므로, 구부려 접는 부(BAR)를 기점으로 하여 플렉시블(flexible) 기판(4)을 구부려 접으면, 도 13에 나타낸 바와 같이, Cu 패턴(13C)의 양측의 필름(8)이 노출된 곳에만 작은곡률 반경으로 구부려 접혀져, 실장 영역(MAR, MAC)의 단부 근방의 평탄성이 유지된다.
이와 같이, 실장 영역(MAR, MAC)의 단부 근방에 구부림 응력이 걸리지 않으므로, 전자부품을 실장 영역(MAR, MAC)의 단부 근방에 배치하더라도, 전자부품과 플렉시블(flexible) 기판(4)과의 접속신뢰성을 확보할 수 있다. 즉, 실장 영역(MAR, MAC)의 유효면적이 실질적으로 확대되므로, 실장 영역(MAR, MAC)에 의해 많은 전자부품을 실장할 수 있다.
그 후, 상기 3층으로 접힌 플렉시블(flexible) 기판(4)을 케이스 내에 수납함에 의해, 상기 도 1에 나타낸 CF 카드(1)가 완성된다.
상기 3층으로 접힌 플렉시블(flexible) 기판(4)은, 2개의 구부려 접는 부(BAL, BAR)에서 플렉시블(flexible) 기판(4)이 거의 직선으로 구부려 접혀져 있다. 즉, 구부려 접는 부(BAL, BAR)의 플렉시블(flexible) 기판(4)이 외측으로 부풀어지지 않는다. 또한, 플렉시블(flexible) 기판(4)의 구부려 접는 부(BAL, BAR)에 마련된 Cu 패턴(13A, 13C)의 폭에 의해, 접힌 플렉시블(flexible) 기판(4)의 두께가 규정되어진다. 이와 같이, 플렉시블(flexible) 기판(4)을 접을 때의 외형치수가 일정하게 되므로, 플렉시블(flexible) 기판(4)을 케이스 내에 간단히 수납할 수 있어, CF 카드(1)를 조립하는 작업의 효율이 향상된다.
또, 본 실시예의 CF 카드(1)는, 전자부품의 실장 영역(MAL, MAC, MAR)에 형성하는 Cu 배선(9)이나 Cu 패턴(13B, 13D∼13G)의 배치 또는 전자부품의 배열을, 구부려 접는 부(BAL, BAR)를 축으로 하여 대략 선대칭이 되도록 한다. 이것에 의해, 플렉시블(flexible) 기판(4)에 걸리는 구부림 응력이, 구부려 접는 부(BAL, BAR)의 양측에 거의 균일하게 분산하기 때문에, 치수정밀도가 높게 구부려 접히게 된다.
또, 본 실시예의 CF 카드(1)는, 플렉시블(flexible) 기판(4)에 형성된 Cu 패턴(13A, 13C∼13G)에 차단부(14)를 마련하여, Cu 패턴(13A, 13C∼13G)과 필름(8)의 열팽창계수 차에 기인하여 플렉시블(flexible) 기판(4)에 생기는 땜납플로우 시의 열응력을 완화하므로, 보다 치수정밀도가 높도록 구부릴 수 있다.
또한, 본 실시예의 CF 카드(1)는, 플렉시블 기판(4)의 주면에 형성된 Cu 패턴(13A∼13G)의 일부를, 전원계 배선으로서 이용한다. 이에 의해, 전원계배선의 배선이 용이하고, 전원공급부에서 전자부품까지의 배선길이를 단축할 수 있기 때문에, 전원노이즈의 원인인 전원계 배선의 인덕턴스 성분을 저감할 수가 있다.
이상, 본 발명자에 의해 된 발명을 발명의 실시 형태에 근거하여 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 일탈하지 않은 범위에서 여러가지로 변경가능하다.
상기 실시 형태에서는, 플렉시블(flexible) 기판을 3층으로 접는 경우에 관해서 설명하였지만, 예컨대, 2층으로 접는 경우에 적용할 수도 있다.
상기 실시 형태에서는, 보강패턴을 배선과 같은 재료로 구성하였지만, 다른 재료로 구성할 수 있다.
상기 실시 형태에서는, 2층배선구조의 플렉시블(flexible) 기판을 사용한 경우에 관해서 설명하였지만, 가요성 필름의 내층에 배선층을 갖는 3층 또는 그 이상의 다층배선구조의 플렉시블(flexible) 기판을 더 사용할 수도 있다.
상기 실시 형태에서는, 플렉시블(flexible) 기판의 한 면에만 전자부품을 실장한 경우에 관해서 설명하였지만, 양면에 전자부품을 실장한 플렉시블(flexible) 기판을 사용할 수도 있다.
상기 실시 형태에서는, 본 발명을 CF 카드 타입II에 적용한 경우에 관해서 설명하였지만 케이스의 두께가 3.3mm의 CF 카드, 타입I에 적용할 수도 있다. 또한, 플렉시블 기판에 메모리 칩이나 제어 칩을 실장하는 방법으로서, TCP(Tape Carrier Package)방식을 채용할 수도 있다.
메모리 칩은, 플래시 메모리가 형성된 칩에 한하지 않고, DRAM이든지 SRAM이 형성된 칩을 사용할 수도 있다. 즉, 본 발명은, CF 카드뿐만 아니라, 전자부품을 실장한 플렉시블(flexible) 기판을 접어서 수납하는 각종의 메모리카드형 반도체장치에 넓게 적용할 수 있다.
본원에서 나타낸 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
본 발명에 의하면, 플렉시블(flexible) 기판에 고밀도로 전자부품을 실장하는 것이 가능하므로, 메모리카드형 반도체장치의 대용량화를 추진할 수 있다.
본 발명에 의하면, 플렉시블(flexible) 기판과 전자부품과의 접속신뢰성이 향상하기 때문에, 메모리카드형 반도체장치의 신뢰성이 향상한다.
본 발명에 의하면, 플렉시블(flexible) 기판을 접을 때의 치수정밀도가 향상하기 때문에, 메모리카드형 반도체장치의 조립 작업성이 향상한다.
본 발명에 의하면, 플렉시블(flexible) 기판에 형성된 전원계 배선의 인덕턴스 성분을 저감할 수가 있기 때문에, 메모리카드형 반도체장치의 동작신뢰성을 향상한다.
본 발명에 의하면, 플렉시블(flexible) 기판에 걸리는 구부림 응력이, 구부려 접는 부의 양측에 거의 균일하게 분산되기 때문에, 치수정밀도가 높도록 구부려 접는 것이 가능해진다.

Claims (16)

  1. 배선이 형성된 가요성(可撓性) 필름으로 이루어지는 플렉시블(flexible) 기판에 복수개의 전자부품을 실장하고, 상기 플렉시블(flexible) 기판을 접어 케이스에 수납한 반도체장치에 있어서, 상기 플렉시블(flexible) 기판의 구부려 접는(bending) 부와, 상기 구부려 접는 부를 끼는 한쌍의 전자부품 실장 영역의 단부와 각각에 보강패턴이 마련되고, 상기 구부려 접는 부에 마련된 보강패턴과, 상기 전자부품 실장 영역의 단부에 마련된 보강 패턴과의 간격의 상기 가요성(可撓性) 필름이 구부려 접어지는 것에 따라, 상기 플렉시블(flexible) 기판이 접히는 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 한쌍의 전자부품 실장 영역의 한쪽에 탑재된 상기 전자부품과 다른쪽에 탑재된 상기 전자부품과는, 상기 구부려 접는 부를 축으로 대략 선대칭이 되도록 배치되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1항에 있어서,
    상기 한쌍의 전자부품 실장 영역의 한쪽에 형성된 배선과 다른쪽에 형성된 배선과는, 상기 구부려 접는 부를 축으로서 대략 선대칭이 되도록 배치되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 1항에 있어서,
    상기 전자부품 실장 영역의 단부에 마련된 보강패턴은, 상기 전자부품 실장 영역의 주위를 둘러싸도록 연장된 것을 특징으로 하는 반도체장치.
  5. 제 1항 또는 제 4항의 어느 한 항에 있어서,
    상기 보강패턴의 일부에는, 차단부가 마련되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 1항에 있어서,
    상기 보강패턴은, 상기 배선과 동일 재료로 구성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 6항에 있어서,
    상기 보강패턴은, 전원계배선의 일부를 구성하고 있는 것을 특징으로 하는 반도체장치.
  8. 제 1항에 있어서,
    상기 전자부품은, 메모리 칩을 포함하는 것을 특징으로 하는 반도체장치.
  9. 제 8항에 있어서,
    상기 메모리 칩은, TSOP에 봉지되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 1항에 있어서,
    상기 배선은, 상기 가요성 필름의 양면에 형성되어 있는 것을 특징으로 하는 반도체장치.
  11. 제 10항에 있어서,
    상기 가요성 필름의 상기 구부려 접는 부에는, 그 일면에만 배선이 형성되어 있는 것을 특징으로 하는 반도체장치.
  12. 제 11항에 있어서,
    상기 배선의 표면 및 상기 보강패턴의 표면에는, 각각 솔더레지스트(solder resist)가 피복되어 있는 것을 특징으로 하는 반도체장치.
  13. 제 12항에 있어서,
    상기 구부려 접는 부에 마련된 보강패턴과, 상기 전자부품 실장 영역의 단부에 마련된 보강패턴과의 간격의 상기 가요성 필름에는, 그 일면에만 상기 솔더레지스트가 피복되어 있는 것을 특징으로 하는 반도체장치.
  14. 제 1항에 있어서,
    상기 플렉시블(flexible) 기판은, 3층으로 접혀 있는 것을 특징으로 하는 반도체장치.
  15. 제 14항에 있어서,
    상기 플렉시블(flexible) 기판은, 3곳의 전자부품 실장 영역과 그들의 사이에 위치하는 2개의 구부려 접는 부를 포함하고,
    상기 3곳의 전자부품 실장 영역 중, 중앙의 전자부품 실장 영역을 제외하는 2곳의 전자부품 실장 영역의 어느 한쪽에는, 상기 플렉시블 기판의 세로의 측면에 소켓이 부착되며,
    상기 소켓이 설치된 전자부품 실장 영역에는, 상기 소켓의 근방에 수동부품이 실장되고,
    상기 플렉시블(flexible) 기판은, 상기 소켓이 설치된 전자부품 실장 영역 외의, 전자부품 실장 영역의 이면과 대향하도록 접혀 있는 것을 특징으로 하는 반도체장치.
  16. 배선이 형성된 가요성 필름으로 이루어지는 플렉시블(flexible) 기판에 복수개의 전자부품을 실장하고, 상기 플렉시블(flexible) 기판을 접어 케이스에 수납한 반도체장치로 있어서,
    상기 플렉시블(flexible) 기판의 구부려 접는 부와, 상기 구부려 접는 부를끼운 한 쌍의 전자부품 실장 영역의 단부에 각각 보강패턴이 마련되고, 상기 구부려 접는 부에 마련된 보강패턴과, 상기 전자부품 실장 영역의 단부에 마련된 보강패턴과의 간격의 상기 가요성 필름이 상기 구부려 접는 부에 마련된 보강패턴을 끼운 2곳에서 구부려 접어지는 모양으로 상기 플렉시블(flexible) 기판이 접혀 있는 것을 특징으로 하는 반도체장치.
KR1020010048912A 2000-08-31 2001-08-14 반도체장치 KR20020017965A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00264272 2000-08-31
JP2000264272A JP2002076263A (ja) 2000-08-31 2000-08-31 半導体装置

Publications (1)

Publication Number Publication Date
KR20020017965A true KR20020017965A (ko) 2002-03-07

Family

ID=18751710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010048912A KR20020017965A (ko) 2000-08-31 2001-08-14 반도체장치

Country Status (3)

Country Link
US (1) US20020043400A1 (ko)
JP (1) JP2002076263A (ko)
KR (1) KR20020017965A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
KR100878383B1 (ko) * 2006-01-27 2009-01-13 가부시키가이샤 히타치 디스프레이즈 표시 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450290B2 (ja) * 2000-10-17 2003-09-22 山形日本電気株式会社 液晶パネル駆動回路
FI117234B (fi) * 2004-05-17 2006-07-31 Aspocomp Technology Oy Piirilevy, valmistusmenetelmä ja elektroninen laite
US20060180923A1 (en) * 2005-02-16 2006-08-17 Yuh-Cheng Chemical Ltd. Heat sink
JP2007266240A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 電子装置及びそれを有する電子機器
US9367712B1 (en) * 2007-03-01 2016-06-14 Amkor Technology, Inc. High density memory card using folded flex
WO2009038169A1 (ja) 2007-09-19 2009-03-26 Nec Corporation 半導体装置及びその製造方法
US9378450B1 (en) * 2014-12-05 2016-06-28 Vivalnk, Inc Stretchable electronic patch having a circuit layer undulating in the thickness direction
US10388636B2 (en) * 2015-12-21 2019-08-20 Intel Corporation Integrating system in package (SIP) with input/output (IO) board for platform miniaturization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
KR100878383B1 (ko) * 2006-01-27 2009-01-13 가부시키가이샤 히타치 디스프레이즈 표시 장치
US7812913B2 (en) 2006-01-27 2010-10-12 Hitachi Displays, Ltd. Display device

Also Published As

Publication number Publication date
US20020043400A1 (en) 2002-04-18
JP2002076263A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
US5723900A (en) Resin mold type semiconductor device
KR100363296B1 (ko) 칩 모듈 및 칩 모듈 제조방법
US5723903A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
US5566051A (en) Ultra high density integrated circuit packages method and apparatus
US4598307A (en) Integrated circuit device having package with bypass capacitor
US6418030B1 (en) Multi-chip module
US5781415A (en) Semiconductor package and mounting method
JP2509969B2 (ja) 電子装置
EP0408779B1 (en) High density semiconductor memory module
KR100360047B1 (ko) 반도체장치,그의제조방법및실장방법
KR19990063110A (ko) 반도체 장치
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JPH06104396B2 (ja) プリント回路及びプリント回路を含む超小型電子回路付きカード
US5220491A (en) High packing density module board and electronic device having such module board
KR20020017965A (ko) 반도체장치
US5295045A (en) Plastic-molded-type semiconductor device and producing method therefor
KR19990007145A (ko) 무선 모듈 및 무선 카드
KR19980071398A (ko) 캐리어 필름 및 그것을 사용한 집적 회로 장치
US5410182A (en) High density semiconductor device having inclined chip mounting
KR970004541B1 (ko) 메모리카드
KR101019687B1 (ko) 표면 실장 부품용 패드리스 기판
JP2000031545A (ja) 半導体発光素子及びその製造方法
JPH1140745A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JP2834676B2 (ja) 半導体アセンブリ
JPH0430741B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid