JP5262408B2 - Positioning jig and method for manufacturing semiconductor device - Google Patents
Positioning jig and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5262408B2 JP5262408B2 JP2008203677A JP2008203677A JP5262408B2 JP 5262408 B2 JP5262408 B2 JP 5262408B2 JP 2008203677 A JP2008203677 A JP 2008203677A JP 2008203677 A JP2008203677 A JP 2008203677A JP 5262408 B2 JP5262408 B2 JP 5262408B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- metal
- semiconductor device
- insulating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title description 14
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000005476 soldering Methods 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 239000003575 carbonaceous material Substances 0.000 claims 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 17
- 229910052799 carbon Inorganic materials 0.000 description 17
- 239000000919 ceramic Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
本発明は、表裏面に金属回路と金属板がそれぞれ接合された絶縁回路基板の金属回路側に、半導体チップを半田付けによって実装するために使用する位置決め治具および半導体装置の製造方法に関し、とくに絶縁回路基板の表面形状の変形に対応可能な位置決め治具および半導体装置の製造方法に関する。 The present invention relates to a positioning jig used for mounting a semiconductor chip by soldering on a metal circuit side of an insulated circuit board in which a metal circuit and a metal plate are bonded to the front and back surfaces, and a method for manufacturing a semiconductor device, in particular. The present invention relates to a positioning jig that can cope with deformation of the surface shape of an insulated circuit board and a method for manufacturing a semiconductor device.
近年では、大電流・高電圧環境下でも動作可能なパワー半導体モジュールが様々な分野で用いられるようになっている。このようなパワーモジュールは、主に、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下、IGBTという。)やフリーホイーリングダイオード(Free Wheeling Diode:以下、FWDという。)等のパワー半導体を用いて構成される。 In recent years, power semiconductor modules that can operate even in a high-current / high-voltage environment have been used in various fields. Such a power module is mainly configured using a power semiconductor such as an insulated gate bipolar transistor (hereinafter referred to as IGBT) or a free wheeling diode (hereinafter referred to as FWD). Is done.
図8は、従来の半導体装置の製造方法に係る半田付け実装工程を示す図である。図において、絶縁回路基板100は、主に絶縁性のセラミック基板と、セラミック基板の表裏面にそれぞれ金属回路、金属板(図示せず。)を接合して構成されている。この絶縁回路基板100には、それと同形状のチップ位置決め用の治具(以下、位置決め治具という。)101を固定して、その表面金属回路側の所定位置にIGBT、あるいはFWD等の半導体チップ102が実装される。なお、図8の平板形状の位置決め治具101には、ほぼ中央部に半導体チップ102を保持するための開口部101aを1つだけ有しているが、複数の開口部を備えているものもある。
FIG. 8 is a diagram illustrating a solder mounting process according to a conventional method for manufacturing a semiconductor device. In the figure, an
こうしたチップ実装工程では、絶縁回路基板100の表面に位置決め治具101を載せて、その開口部101a内に半導体チップ102を半田板103とともに落とし込んで、絶縁回路基板100上で位置決めを行う。その後、全体を加熱炉に挿入して半田板103を溶融することによって、半田付けによるチップ実装が行われる。
In such a chip mounting process, the
ところで、絶縁回路基板100は、常温時にはほぼ平坦な平板形状であるが、その後、高温の加熱炉へ投入することによって、図8に示すように、その最下端から基板沿面までの高さ(h)として測定されるような変形が一時的に生じる。すなわち、絶縁回路基板100がその実装面の裏面側に凸形状に湾曲することによって、隙間(g)が絶縁回路基板100の表面金属回路側で位置決め治具101との間に生じる。
By the way, the
一般に、動作時に発熱するパワー半導体のような電子部品を搭載した絶縁回路基板100では、放熱対策のために裏面の金属板に熱伝導率の高い大型の金属プレートが放熱板として貼り付けられて、発生した熱を拡散して放熱するようにしている。その際、絶縁回路基板100がその実装面の裏面側に凸形状に湾曲していれば、放熱板との半田接合層に存在する気泡(ボイド)が自らの浮力によって凸状の曲面に沿って移動し、排出除去される。したがって、絶縁回路基板100に生じる凸状の曲面は、両者の間の接合力を高めるうえで有効であり、接合面での熱伝導率が低下しないという効果があった(例えば、特許文献1参照。)。
In general, in the
また、位置決め治具101の下面と絶縁回路基板100との間に意図的に隙間を設けることによって、溶融した半田が毛管現象で周囲に浸透しないようにする技術も提案されている(例えば、特許文献2参照。)。
ところで、こうした絶縁回路基板100の変形量や変形形状等は、その寸法や材質、あるいは加熱温度等によっても異なるが、図8に示すように、その最下端から基板沿面までの高さ(h)が数百μmになる場合もある。すると、位置決め治具101との隙間(g)も大きくなり、それが半導体チップ102および半田板103の厚みの合計より大きくなれば、半田板103が溶融したときに、絶縁回路基板100の表面金属回路上で半田の流れ出しや半導体チップ102の位置ズレ等が生じるという問題があった。
By the way, although the deformation amount, deformation shape, and the like of the
本発明はこのような点に鑑みてなされたものであり、絶縁回路基板の加熱による変形を考慮して、裏面形状が成形された位置決め治具を提供することを目的とする。
また、本発明の別の目的は、位置決め治具と絶縁回路基板との密着度を高めることで、製造歩留まりを向上させた半導体装置の製造方法を提供することである。
The present invention has been made in view of these points, and an object of the present invention is to provide a positioning jig having a back surface shape in consideration of deformation due to heating of an insulated circuit board.
Another object of the present invention is to provide a method for manufacturing a semiconductor device in which the manufacturing yield is improved by increasing the degree of adhesion between the positioning jig and the insulated circuit board.
本発明では、上記問題を解決するために、表面に金属回路が、裏面にはべた付けにて金属板がそれぞれ接合された絶縁回路基板の前記金属回路側に、半導体チップを半田付けによって実装するために使用する位置決め治具が提供される。この位置決め治具は、前記絶縁回路基板と接触する裏面形状が、前記半導体チップの半田付け時における前記絶縁回路基板の加熱によって変形する表面形状と対応する形状に加工された治具本体と、前記治具本体を貫通して形成され、前記半導体チップを落とし込んで前記金属回路上に位置決めをするための開口部と、から構成される。
In the present invention, in order to solve the above problems, the metal circuit on the surface, the back surface to the metal circuit side of the insulating circuit board in which the metal plate at solid with are bonded respectively, for mounting a semiconductor chip by soldering A positioning jig is provided for use. The positioning jig includes a jig body that has a back surface shape that comes into contact with the insulating circuit board and is processed into a shape corresponding to a surface shape that is deformed by heating of the insulating circuit board when the semiconductor chip is soldered, An opening is formed through the jig body and for positioning the semiconductor chip on the metal circuit by dropping the semiconductor chip.
この発明によれば、半導体チップが配置される絶縁回路基板との隙間を低減できる。
また、本発明の半導体装置の製造方法では、上述した位置決め治具を使用して、絶縁回路基板の金属回路側に半導体チップを半田付けによって実装する工程において、前記位置決め治具の開口部に半田板および半導体チップを配置し、前記絶縁回路基板とともに加熱して前記半田板を溶融して前記絶縁回路基板に前記半導体チップを実装することを特徴とする。
According to the present invention, it is possible to reduce the gap with the insulated circuit board on which the semiconductor chip is arranged.
Further, in the method of manufacturing a semiconductor device of the present invention, in the step of mounting the semiconductor chip on the metal circuit side of the insulating circuit board by using the positioning jig described above, soldering is performed on the opening of the positioning jig. A board and a semiconductor chip are arranged, heated together with the insulating circuit board to melt the solder plate, and the semiconductor chip is mounted on the insulating circuit board.
この発明の半導体装置の製造方法では、絶縁回路基板の金属回路側にIGBTチップ、FWDチップ等を半田付けによって実装する場合に、半田溶融から硬化に至る過程で位置決め治具と絶縁回路基板との密着度を高めることができる。 In the method of manufacturing a semiconductor device according to the present invention, when an IGBT chip, an FWD chip, or the like is mounted on the metal circuit side of the insulating circuit board by soldering, the positioning jig and the insulating circuit board are in the process from solder melting to curing. The degree of adhesion can be increased.
本発明の位置決め治具によれば、従来の絶縁回路基板上への半田のはみ出し、半導体チップ相互間での意図しない半田接合、および半導体チップの位置ずれを確実に防止することができる。 According to the positioning jig of the present invention, it is possible to reliably prevent solder from protruding onto a conventional insulated circuit board, unintentional solder bonding between semiconductor chips, and semiconductor chip position shift.
本発明の半導体装置の製造方法によれば、絶縁回路基板の金属回路側にIGBTチップ、FWDチップ等を半田付けによって実装する場合に、半田溶融から硬化に至る過程で位置決め治具と絶縁回路基板との密着度を高めることにより、両者間での隙間を最小に抑えて、製品不具合を低減できる。また、位置決め治具との間での干渉による半導体チップの損傷等が防止できる。 According to the method for manufacturing a semiconductor device of the present invention, when mounting an IGBT chip, an FWD chip or the like on the metal circuit side of the insulating circuit board by soldering, the positioning jig and the insulating circuit board in the process from solder melting to curing. By increasing the degree of close contact with each other, it is possible to minimize the gap between the two and reduce product defects. Further, damage to the semiconductor chip due to interference with the positioning jig can be prevented.
以下、この発明の実施の形態について、2つの位置決め治具、およびそれを用いた半導体装置の製造方法を、それぞれ図面を参照して説明する。
(実施の形態1)
図1は、実施の形態1に係る半導体装置の製造方法の一工程を示す側断面図である。
Hereinafter, two positioning jigs and a method for manufacturing a semiconductor device using the same will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a side sectional view showing one step of the method of manufacturing a semiconductor device according to the first embodiment.
図において絶縁回路基板1の表面側には、位置決め用のカーボン治具20と、その開口部21に半田板30および半導体チップ40が配置され、その後、図示しない加熱炉に挿入される。加熱炉内では、全体が300℃程度まで加熱され、半田板30が溶融されることによって、絶縁回路基板1上へ半導体チップ40が実装される。
In the drawing, a
このとき、絶縁回路基板1が加熱されると、一時的に裏面側に凸形状となるように湾曲する「正反り」状態になる。そこで、実施の形態1では、カーボン治具20の本体裏面形状として、その開口部21から離れる方向で薄くなるように、段差部22が形成されている。したがって、絶縁回路基板1とカーボン治具20との隙間が低減され、溶融した半田が絶縁回路基板1上ではみ出したり、半導体チップ40の実装位置がずれたりするおそれがなくなる。
At this time, when the
このように、高温時の絶縁回路基板1の湾曲形状に対応する形状で、カーボン治具20の絶縁回路基板1との接触面に予め所定の大きさの段差を設けた構造とすることによって、絶縁回路基板1の半導体チップ40を実装する表面との隙間を低減できる。なお、複数の開口部21を有するカーボン治具20では、絶縁回路基板1の湾曲の度合いが大きくなる周辺近傍に段差部22を形成して、開口部21から離れる方向で治具本体の厚みが薄くなるように構成することが好ましい。
In this way, by having a structure corresponding to the curved shape of the
図2は、完成した半導体装置の断面構成の一例を示す図である。
絶縁回路基板1は、セラミック等からなる絶縁層10の表面側に金属回路11が形成され、その所定位置に半導体チップ40が半田層41によって実装される。絶縁層10の裏面側には金属板12が形成され、半田層42によって放熱板となる金属ベース50に固着されている。
FIG. 2 is a diagram illustrating an example of a cross-sectional configuration of a completed semiconductor device.
In the insulated
パワーモジュールを構成する半導体チップ40は、アルミ等のボンディングワイヤ60〜62等によって金属回路11の所定部分と接続され、さらに樹脂ケース70から外部に引き出されているリード端子71,72と接続されている。また、樹脂ケース70内部は、ボンディングワイヤ60〜62の腐食を防止するためにシリコーンゲル80で埋められている。シリコーンゲル80の代わりにエポキシ樹脂等の絶縁性樹脂を用いてもよいし、またシリコーンゲルと絶縁性樹脂を組み合せてもよい。なお、完成した半導体装置では、絶縁回路基板1は平坦な状態に復帰する。
The
こうした半導体装置の製造工程では、通常は絶縁回路基板1上に複数の半導体チップ40を実装する際、同時に絶縁回路基板1の金属板12側と金属ベース50との半田付けが加熱炉によるリフロー半田付け方式によって実施される。そして、加熱炉内で高温となった絶縁回路基板1は、後に詳述する理由で大きく湾曲する。そのため、その後にワイヤボンディング工程が実行された時点では、従来は、絶縁回路基板1上での半導体チップ40間での半田はみ出し、あるいは半導体チップ40の位置ずれ、およびそれに伴う位置決め治具との干渉による傷等によって、10〜15%程度の製品不良率が発生していた。しかも、半田はみ出しや半導体チップ40の位置ずれは、その大半が絶縁回路基板1の中央部で生じていた。
In the manufacturing process of such a semiconductor device, normally, when mounting a plurality of
そこで、実施の形態1ではカーボン治具20の裏面に段差部22を設けて、カーボン治具20が絶縁回路基板1の端部での最大の「正反り」部分で接触しないようにした。こうすれば、チップ実装時に加熱された絶縁回路基板1が大きく湾曲した場合でも、カーボン治具20(図1)と絶縁回路基板1との隙間が大きくならない。したがって、絶縁回路基板1のチップ実装部の周辺でカーボン治具20が密着して固定されるため、上述したような原因での半導体装置の製品不良率を低減することができる。
Therefore, in the first embodiment, the
(実施の形態2)
図3は、実施の形態2に係る半導体装置の製造方法の一工程を示す側断面図である。
実施の形態2では、カーボン治具90の裏面に、絶縁回路基板1の接触面に合致する曲面が加工されている。ここでは、高温時の絶縁回路基板1に生じる反り形状を予め測定しておき、それに合わせた曲率でカーボン治具90の裏面を曲面とする加工を施すことができる。図3では、カーボン治具90の開口部91を1つだけ示しているが、複数の開口部91を有している場合には、例えば予め絶縁回路基板1の反りの曲率が大きい開口部91の近傍部分だけに曲面加工を施してもよい。
(Embodiment 2)
FIG. 3 is a sectional side view showing one step of the method of manufacturing the semiconductor device according to the second embodiment.
In the second embodiment, a curved surface that matches the contact surface of the insulated
図4は、複数の開口部を有するカーボン治具を示す図であって、(A)はその正面図、(B)はB−B線に沿う断面図である。
図では、8個の開口部91が形成されたカーボン治具90を示している。このカーボン治具90は、例えば横方向Xが約40mm、縦方向Yが約50mm、最大の板厚Zが約3mmに構成され、ほぼ同様の大きさの絶縁回路基板1上での半導体チップの位置決め治具として使用される。
4A and 4B are views showing a carbon jig having a plurality of openings, wherein FIG. 4A is a front view thereof, and FIG. 4B is a cross-sectional view taken along line BB.
In the figure, a
つぎに、絶縁回路基板の一例として、セラミックの両面に金属材料を接合して構成されるDCB(direct copper bonding)基板について説明する。
図5は、半導体チップを実装するためのDCB基板の金属パターンを示す平面図、図6は、図5のDCB基板の断面構成を示す図である。
Next, as an example of the insulated circuit board, a DCB (direct copper bonding) board configured by bonding a metal material to both sides of a ceramic will be described.
FIG. 5 is a plan view showing a metal pattern of a DCB substrate for mounting a semiconductor chip, and FIG. 6 is a diagram showing a cross-sectional configuration of the DCB substrate of FIG.
3層構造の絶縁回路基板としては、セラミックの絶縁層10に銅等の金属回路11と、べた付けされた金属板12が表裏面に設けられたDCB基板2が一般的である。DCB基板2の表面の金属回路11に、所定位置に半導体チップが実装される。また、裏面の金属板は半田付け接合によって、あるいはコンパウンドを塗布して放熱板に取り付けられる。
As an insulating circuit board having a three-layer structure, a
ここで、金属回路11や金属板12を構成する銅、アルミの線膨張係数は、17〜23×10-6(1/℃)であるのに対して、絶縁層10を構成するセラミックのそれは3.0〜7.0×10-6(1/℃)と小さい。こうした3層構造のDCB基板2を放熱板へ半田付けする際に鉛フリー半田を用いると、加熱温度が250℃以上に達するため、両者の線膨張係数の差から絶縁層10の表裏面が引っ張られる。そこで、表裏面の接合金属量のバランスが取れていないと、DCB基板2には反りが生じる。
Here, the linear expansion coefficient of copper and aluminum constituting the
DCB基板2の表面に金属回路11が形成されているため、裏面にべた付けされた金属板12と比較して膨張が少ない。表裏面での膨張がこのように偏ることで、DCB基板2は図6で破線によって示した「正反り」状態になる。
Since the
一般的なDCB基板2は、金属回路11と金属板12とは同じ厚みに形成されるが、表裏面で厚みが異なる金属層を設けた絶縁回路基板もある。図6に示すように表面の金属回路11の厚みt1を金属板12の厚みt2より大きく形成する(t1>t2)と、DCB基板2の高温時には、より大きく下に凸方向に変形する「正反り」状態となって、放熱板との半田接合時の気泡(ボイド)抜けを促進することができる。
In the
とくに、DCB基板2の端部では表裏面での金属ボリュームの差が大きくなって、高温時に中心付近より反りが大きくなる。また、表面に複雑な金属回路11が形成されていると、金属ボリュームの差に応じて曲率の大きな変形が生じる。
In particular, at the end portion of the
また、DCB基板2にIGBT等の半導体チップを半田付けによって実装する場合、表面の金属回路11における絶縁距離を確保するために、その沿面距離d1を裏面の金属板12における沿面距離d2よりも長くとっている。金属板12の沿面距離を金属回路11に合わせると、セラミックの絶縁層10が突出することになって、放熱板との接合時にセラミックの絶縁層10が割れやすくなるためである。
Further, when a semiconductor chip such as an IGBT is mounted on the
さらに、金属板12は絶縁層10の端部まで設けて、その沿面距離d2を小さくしている。これによって、金属板12が放熱板に接合された状態では、それらの隙間が半田フィレットによって埋められるから、シリコーンゲル80(図2)を隙間無く充填することが可能になる。
Furthermore, the
図7は、DCB基板の常温時および加熱時における反り量の測定結果を示す図である。
ここでは、図5に示すようなサイズのDCB基板を4枚用意し、それぞれ常温時およびH2一体炉による300℃の加熱時に、X・Yの各方向と斜め方向(対角方向)での反り量を、レーザー三次元形状測定器によって測定した。加熱時の反り量の測定は、DCB基板2の裏面において、その金属板12の端部を測定位置とし、全体の温度が安定した状態で実施した。
FIG. 7 is a diagram showing measurement results of the warpage amount of the DCB substrate at normal temperature and during heating.
Here, four DCB substrates having a size as shown in FIG. 5 are prepared, and each of the X and Y directions and diagonal directions (diagonal directions) at room temperature and when heated at 300 ° C. in an H 2 integrated furnace, respectively. The amount of warpage was measured with a laser three-dimensional shape measuring instrument. The amount of warpage during heating was measured in a state where the end of the
DCB基板2の大きさは、横方向Xが約40mm、縦方向Yが約50mmであって、平均した反り量もそれぞれX方向で71.3μm、Y方向で136.8μmとなる。また、対角方向ではさらに大きな反り量(287.5μm)となった。
The size of the
なお、計測データはX・Y方向だけであって、対角方向の反り量は計測波形から算出された値である。また、DCB基板2の中央部付近と比較して、縁辺部分になるほど反りが急激に大きくなっている。これは、金属回路11のパターン形状にも関係するが、縁辺部分での表裏面間の金属ボリューム差が大きいためである。
The measurement data is only in the X and Y directions, and the amount of warpage in the diagonal direction is a value calculated from the measurement waveform. Further, as compared with the vicinity of the central portion of the
1 絶縁回路基板
2 DCB基板
10 絶縁層
11 金属回路
12 金属板
20,90 カーボン治具
21,91 開口部
22 段差部
30 半田板
40 半導体チップ
41,42 半田層
50 金属ベース
60,61,62 ボンディングワイヤ
70 樹脂ケース
71,72 リード端子
80 シリコーンゲル
DESCRIPTION OF
Claims (12)
前記絶縁回路基板と接触する裏面形状が、前記半導体チップの半田付け時における前記絶縁回路基板の加熱によって変形する表面形状と対応する形状に加工された治具本体と、
前記治具本体を貫通して形成され、前記半導体チップを落とし込んで前記金属回路上に位置決めをするための開口部と、
を備えていることを特徴とする位置決め治具。 Metal circuit on the surface, the back surface to the metal circuit side of the insulating circuit board in which the metal plate at solid with are bonded respectively, a positioning jig to be used for mounting a semiconductor chip by soldering,
A jig body processed into a shape corresponding to a surface shape deformed by heating of the insulating circuit substrate when the back surface shape in contact with the insulating circuit substrate is soldered to the semiconductor chip;
An opening formed through the jig body, for positioning the semiconductor chip by dropping the semiconductor chip;
A positioning jig characterized by comprising:
前記治具本体には、前記絶縁回路基板との接触面側に、前記開口部から離れる方向で薄くするような段差が形成されていることを特徴とする請求項1記載の位置決め治具。 Corresponding to the shape in which the insulating circuit board deforms into a convex shape on the back side by heating at the time of soldering the semiconductor chip,
The positioning jig according to claim 1, wherein a step is formed on the jig main body so as to be thinned in a direction away from the opening on the contact surface side with the insulated circuit board.
前記治具本体には、変形した前記絶縁回路基板の接触面に合致する曲面が形成されていることを特徴とする請求項1記載の位置決め治具。 According to the warped shape in which the insulated circuit board is deformed into a curved shape convex on the back side by heating when soldering the semiconductor chip,
The positioning jig according to claim 1, wherein the jig body is formed with a curved surface that matches the deformed contact surface of the insulated circuit board.
前記位置決め治具の開口部に半田板および半導体チップを配置し、前記絶縁回路基板とともに加熱して前記半田板を溶融して前記絶縁回路基板に前記半導体チップを実装することを特徴とする半導体装置の製造方法。 In the step of mounting the semiconductor chip by soldering on the metal circuit side of the insulating circuit board using the positioning jig according to any one of claims 1 to 5,
A semiconductor device comprising: a solder plate and a semiconductor chip disposed in an opening of the positioning jig; and heating with the insulating circuit substrate to melt the solder plate and mounting the semiconductor chip on the insulating circuit substrate. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203677A JP5262408B2 (en) | 2008-08-07 | 2008-08-07 | Positioning jig and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203677A JP5262408B2 (en) | 2008-08-07 | 2008-08-07 | Positioning jig and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040881A JP2010040881A (en) | 2010-02-18 |
JP5262408B2 true JP5262408B2 (en) | 2013-08-14 |
Family
ID=42013087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203677A Active JP5262408B2 (en) | 2008-08-07 | 2008-08-07 | Positioning jig and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262408B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332415A (en) * | 2014-11-07 | 2015-02-04 | 无锡中微高科电子有限公司 | Method for mounting and positioning semiconductor chip and positioning jig |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5838559B2 (en) | 2011-02-08 | 2016-01-06 | 富士電機株式会社 | Semiconductor device assembly jig and semiconductor device assembly method |
JP5811648B2 (en) * | 2011-07-12 | 2015-11-11 | 富士電機株式会社 | Semiconductor device assembly jig and semiconductor device manufacturing method using the same |
JP2013052361A (en) * | 2011-09-05 | 2013-03-21 | Fujifilm Corp | Chemical bath deposition apparatus |
JP5853525B2 (en) * | 2011-09-16 | 2016-02-09 | 富士電機株式会社 | Semiconductor chip positioning jig and semiconductor device manufacturing method |
CN103240481B (en) * | 2012-02-08 | 2016-07-06 | 西安永电电气有限责任公司 | Welder's piece installing |
JP7013717B2 (en) * | 2017-08-17 | 2022-02-01 | 富士電機株式会社 | Manufacturing method of semiconductor device and soldering auxiliary jig |
CN109576676B (en) * | 2018-12-25 | 2023-12-29 | 西安立芯光电科技有限公司 | Clamp for coating side cavity surface of semiconductor laser |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238885A (en) * | 1975-09-22 | 1977-03-25 | Nec Home Electronics Ltd | Method for production of semiconductor device |
JPH06232185A (en) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | Temporarily fixing method for semiconductor chip |
JP3007086U (en) * | 1994-06-30 | 1995-02-07 | 日本インター株式会社 | Insulating substrate |
JPH0832296A (en) * | 1994-07-11 | 1996-02-02 | Ibiden Co Ltd | Positioning method for mounting electronic device |
JP3333409B2 (en) * | 1996-11-26 | 2002-10-15 | 株式会社日立製作所 | Semiconductor module |
JP3505950B2 (en) * | 1997-03-21 | 2004-03-15 | トヨタ自動車株式会社 | Heat sink plate |
JPH10308572A (en) * | 1997-05-07 | 1998-11-17 | Pfu Ltd | Printed wiring board and mounting structure of surface mounting device |
-
2008
- 2008-08-07 JP JP2008203677A patent/JP5262408B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332415A (en) * | 2014-11-07 | 2015-02-04 | 无锡中微高科电子有限公司 | Method for mounting and positioning semiconductor chip and positioning jig |
CN104332415B (en) * | 2014-11-07 | 2017-02-15 | 无锡中微高科电子有限公司 | Method for mounting and positioning semiconductor chip and positioning jig |
Also Published As
Publication number | Publication date |
---|---|
JP2010040881A (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262408B2 (en) | Positioning jig and method for manufacturing semiconductor device | |
JP4635564B2 (en) | Semiconductor device | |
JP4438489B2 (en) | Semiconductor device | |
JP5387685B2 (en) | Manufacturing method of semiconductor device | |
JP5853525B2 (en) | Semiconductor chip positioning jig and semiconductor device manufacturing method | |
JP5214936B2 (en) | Semiconductor device | |
JP6435945B2 (en) | Power module board with heat sink | |
JPH04137551A (en) | Semiconductor device | |
JP2003273289A (en) | Ceramic circuit board and power module | |
JP6206494B2 (en) | Semiconductor device | |
JP2014013908A (en) | Molded semiconductor package with integrated through hole technology (tht) heat spreader pin and method of manufacturing the same | |
JP4385324B2 (en) | Semiconductor module and manufacturing method thereof | |
JP5151080B2 (en) | Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module | |
JP2958692B2 (en) | Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package | |
JP6200759B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010147053A (en) | Semiconductor device | |
KR101994727B1 (en) | Power module Package and Manufacturing Method for the same | |
JP2009147123A (en) | Semiconductor device, and manufacturing method therefor | |
WO2019116910A1 (en) | Semiconductor device and method for producing semiconductor device | |
JP2017212362A (en) | Circuit board assembly, electronic device assembly, manufacturing method of circuit board assembly and manufacturing method of electronic device | |
JP7294068B2 (en) | Terminal and manufacturing method thereof | |
JP7310161B2 (en) | Semiconductor device and its manufacturing method | |
JP6011410B2 (en) | Semiconductor device assembly, power module substrate and power module | |
KR102039791B1 (en) | Mounting method of semiconductor chip and semiconductor chip package | |
JP2009224529A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5262408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |