JP5151080B2 - Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module - Google Patents

Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module Download PDF

Info

Publication number
JP5151080B2
JP5151080B2 JP2006197038A JP2006197038A JP5151080B2 JP 5151080 B2 JP5151080 B2 JP 5151080B2 JP 2006197038 A JP2006197038 A JP 2006197038A JP 2006197038 A JP2006197038 A JP 2006197038A JP 5151080 B2 JP5151080 B2 JP 5151080B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
conductor pattern
substrate
insulating substrate
rising
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006197038A
Other languages
Japanese (ja)
Other versions
JP2007053349A (en
Inventor
健 根岸
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006197038A priority Critical patent/JP5151080B2/en
Publication of JP2007053349A publication Critical patent/JP2007053349A/en
Application granted granted Critical
Publication of JP5151080B2 publication Critical patent/JP5151080B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュールに好適な絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュールに関するものである。   The present invention relates to an insulating substrate suitable for a power module used in a semiconductor device that controls a large current and a high voltage, a method for manufacturing the insulating substrate, a power module substrate, and a power module.

この種のパワーモジュールは一般に、AlN、Al、Si、SiC等により形成されたセラミックス基板の一方の表面側に、純Al若しくはAl合金により形成された導体パターンが配設された絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された発熱体と、前記放熱体の、前記セラミックス基板と対向する表面と反対側の表面に配設された冷却シンク部とを備え、前記発熱体からの熱を前記放熱体および冷却シンク部を介して外部へ放散させる構成となっている。 This type of power module is generally provided with a conductor pattern made of pure Al or Al alloy on one surface side of a ceramic substrate made of AlN, Al 2 O 3 , Si 3 N 4 , SiC or the like. An insulating substrate, a radiator disposed on the other surface side of the ceramic substrate, a heating element disposed on a surface of the conductor pattern opposite to the surface facing the ceramic substrate, and the heat dissipation A cooling sink disposed on a surface of the body opposite to the surface facing the ceramic substrate, and dissipating heat from the heating element to the outside via the heat radiating body and the cooling sink. It has become.

このように構成されたパワーモジュールの前記絶縁基板は、次のようにして形成される。すなわち、セラミックス基板の表面に、純Al若しくはAl合金により形成された板状の回路層をはんだ付け若しくはろう付けにより接合した後に、この回路層にエッチング処理を施して導体パターンを形成することにより形成されている。ここで、エッチング処理によって形成された導体パターンは、この上面(発熱体側)から下面(セラミックス基板側)に向うに漸次幅が広くなっている。   The insulating substrate of the power module configured as described above is formed as follows. That is, it is formed by bonding a plate-like circuit layer formed of pure Al or Al alloy to the surface of a ceramic substrate by soldering or brazing, and then etching the circuit layer to form a conductor pattern. Has been. Here, the conductor pattern formed by the etching process gradually increases in width from the upper surface (heating element side) to the lower surface (ceramic substrate side).

ところで近年、パワーモジュールは、さらなる大電流、高電圧化、さらにはコンパクト化、すなわち導体パターンを構成する導体の幅を狭くし、かつ該導体同士の間隔を狭くすることが要求されている。
まず、前者の要求に応えるためには、導体パターンの導通面積を大きくする必要がある。しかしながら、この導通面積の大形化を図るには、このパワーモジュールを組み込む装置自体の設計上の制約等があるため、セラミックス基板の外形寸法を大きくすることができず、したがって、導体の幅は大きくできず、この厚さを大きくせざるを得ないことになる。この場合に、前述のようにエッチング処理を施して導体パターンを形成すると、導体の下面側の幅が、厚さを大きくした分大きくなり、このため、前記後者の要求仕様としてのコンパクト化を図ることができず、前記各要求仕様を両者ともに満たすことが困難であるという問題があった。
また、導体の厚さを厚くしたことにより、エッチング処理の工数の増大を招来し、パワーモジュールの製造コストの増大を生じさせるといった問題があった。
By the way, in recent years, power modules are required to have higher currents, higher voltages, and further downsizing, that is, to reduce the width of conductors constituting a conductor pattern and to narrow the interval between the conductors.
First, in order to meet the former requirement, it is necessary to increase the conductive area of the conductor pattern. However, in order to increase the size of the conduction area, the external dimensions of the ceramic substrate cannot be increased due to the design restrictions of the device itself that incorporates the power module. This thickness cannot be increased, and this thickness must be increased. In this case, when the conductor pattern is formed by performing the etching process as described above, the width on the lower surface side of the conductor is increased by increasing the thickness, and therefore the latter required specification is made compact. There is a problem that it is difficult to satisfy both of the required specifications.
In addition, increasing the thickness of the conductor causes an increase in the number of man-hours for the etching process, resulting in an increase in manufacturing cost of the power module.

ここで、本願発明の属する技術分野と異なる技術分野ではあるが、前述した問題と近似する問題を解決し得る発明が下記特許文献1に開示されている。すなわち、ベース絶縁層と接着用絶縁層と導体パターンとをこの順に備えた絶縁基板の製造方法であって、Bステージ状態にある接着用絶縁層の表面に、板材にプレス打抜き等を施して得られた導体パターン部材(導体)を整列状態で載置した後に、これらを加圧することにより接着用絶縁層と導体パターン部材とを接合し、接着用絶縁層の表面に導体パターンを配設するものである。このようにして形成された絶縁基板にあっては、導体パターンを構成する導体の側面(接着用絶縁層の表面から立上がる表面)は、略全面が露出した状態となる。
特開平11−186679号公報
Here, although it is a technical field different from the technical field to which the present invention belongs, an invention that can solve a problem that approximates the above-described problem is disclosed in Patent Document 1 below. That is, a method for manufacturing an insulating substrate having a base insulating layer, an adhesive insulating layer, and a conductor pattern in this order, obtained by subjecting a surface of the adhesive insulating layer in a B-stage state to press punching or the like. After placing the conductor pattern members (conductors) arranged in an aligned state, the adhesive insulating layer and the conductor pattern member are joined by pressurizing them, and the conductor pattern is disposed on the surface of the adhesive insulating layer It is. In the insulating substrate formed in this way, the side surfaces of the conductors constituting the conductor pattern (surfaces rising from the surface of the bonding insulating layer) are in a substantially exposed state.
Japanese Patent Laid-Open No. 11-186679

しかしながら、前記特許文献1記載の発明のように、導体パターン部材(導体)をプレス打抜きにより形成すると、この切断面は、切断方向後方側、つまり1次せん断面(厚さの約3分の2)は表面粗さが小さくなるが、切断方向前方側、つまり2次せん断面(厚さの約3分の1)は表面粗さが大きくなる。この場合、前記特許文献1記載の発明を適用して絶縁基板を形成し、この絶縁基板を用いてパワーモジュールを形成してこれを使用すると、前記2次せん断面の起伏が特異点となりこの部分を起点としてスパークが発生し、この導体の隣に位置する導体と通電する等、パワーモジュールの適正な使用を阻害する場合があった。   However, when the conductor pattern member (conductor) is formed by press punching as in the invention described in Patent Document 1, this cut surface is the rear side in the cutting direction, that is, the primary shear surface (about two-thirds of the thickness). ), The surface roughness is small, but the front side in the cutting direction, that is, the secondary shear surface (about one third of the thickness) has a large surface roughness. In this case, when an insulating substrate is formed by applying the invention described in Patent Document 1, a power module is formed using this insulating substrate, and this is used, the undulation of the secondary shear surface becomes a singular point. As a starting point, sparks are generated, and there are cases where proper use of the power module is hindered, such as energizing a conductor located next to this conductor.

本発明はこのような事情を考慮してなされたもので、パワーモジュールの大電流、高電圧化を実現することができるとともに、このような構成においても、絶縁基板の大形化を抑制することができ、さらに、低コスト生産を実現することができる絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュールを提供することを目的とする。   The present invention has been made in consideration of such circumstances, and can realize a large current and high voltage of the power module, and also suppress an increase in size of the insulating substrate even in such a configuration. It is another object of the present invention to provide an insulating substrate, a method for manufacturing the insulating substrate, a power module substrate, and a power module that can realize low-cost production.

前記目的を達成するために、この発明は以下の手段を提案している。
請求項1に係る発明は、セラミックス基板の表面側に導体パターンが配設された絶縁基板であって、前記導体パターンを構成する導体の外表面のうち、前記セラミックス基板の表面側から立上がる立上がり面は、前記セラミックス基板の表面に沿った方向に対して略垂直に立上がる構成とされ、前記導体パターンは、前記セラミックス基板の表面にろう材により接合され、前記導体の前記立上がり面は少なくとも、この立上がり面が前記セラミックス基板の表面側から立上がる立上がり方向の下側が前記ろう材により被覆されており、前記導体の前記立上がり面は、この立上がり面が前記セラミックス基板の表面側から立上がる立上がり方向の下側の表面粗さが上側の表面粗さより大きくされていることを特徴とする。
In order to achieve the above object, the present invention proposes the following means.
The invention according to claim 1 is an insulating substrate in which a conductor pattern is disposed on the surface side of the ceramic substrate, and rises from the surface side of the ceramic substrate among the outer surfaces of the conductor constituting the conductor pattern. The surface is configured to rise substantially perpendicular to the direction along the surface of the ceramic substrate, the conductor pattern is joined to the surface of the ceramic substrate by a brazing material, and the rising surface of the conductor is at least A lower side of the rising direction in which the rising surface rises from the surface side of the ceramic substrate is covered with the brazing material, and the rising surface of the conductor has a rising direction in which the rising surface rises from the surface side of the ceramic substrate. The lower surface roughness is larger than the upper surface roughness .

この発明によれば、導体パターンを構成する導体が前記立上がり面を備えているので、この導体の厚さを厚くして、導体パターンの大電流、高電圧化を図った構成においても、導体の幅がこの厚さの増加分だけ広くなることが抑制される。したがって、導体パターンの細線化、および大電流、高電圧化の双方を実現することができる。
また、導体パターンはセラミックス基板の表面側にろう材により接合され、かつ導体パターンを構成する導体の前記立上がり面は少なくとも、前記下側がこのろう材により被覆されているので、導体パターンとセラミックス基板の表面側との接合強度の向上を図ることができる。さらに、立上がり面の前記下側の表面粗さが大きくされた場合においても、この表面がろう材により被覆されることになるので、この絶縁基板を有するパワーモジュールを使用するに際して、前記下側における表面の起伏が特異点となりこの部分を起点としてスパークが発生し、この導体の隣に位置する導体と通電する等、パワーモジュールの適正な使用を阻害する事態の発生を抑制することができる。
According to the present invention, since the conductor constituting the conductor pattern has the rising surface, even in the configuration in which the conductor pattern is thickened to increase the current and voltage of the conductor pattern. It is suppressed that the width becomes wider by the increase in thickness. Therefore, it is possible to realize both thinning of the conductor pattern and high current and high voltage.
The conductor pattern is bonded to the surface side of the ceramic substrate with a brazing material, and at least the lower side of the conductor constituting the conductor pattern is covered with the brazing material. The bonding strength with the surface side can be improved. Further, even when the surface roughness of the lower side of the rising surface is increased, this surface is covered with the brazing material, so when using the power module having this insulating substrate, The occurrence of a situation that hinders the proper use of the power module, such as the occurrence of sparks with the undulations on the surface as a singular point and the occurrence of sparks from this portion as the starting point, can be suppressed.

この発明によれば、導体の前記立上がり面が、前記立上がり方向の下側(導体の、セラミックス基板と対向する表面、すなわち下面側)の表面粗さが上側(導体の、セラミックス基板と対向する表面の反対側の表面、すなわち上面側)の表面粗さより大きくされているので、この導体の前記下側におけるろう材の接合力が高くなり、導体パターンとセラミックス基板の表面側との接合強度がさらに向上される。   According to the present invention, the rising surface of the conductor has a lower surface roughness (the surface of the conductor facing the ceramic substrate, that is, the lower surface) on the lower side of the rising direction (the surface of the conductor facing the ceramic substrate). Since the surface roughness on the opposite side (ie, the upper surface side) of the conductor is larger than the surface roughness, the bonding strength of the brazing material on the lower side of this conductor is increased, and the bonding strength between the conductor pattern and the surface side of the ceramic substrate is further increased Be improved.

請求項2に係る発明は、請求項1に記載の絶縁基板において、前記立上がり面を被覆した前記ろう材の表面は、算術平均粗さRaが5μmより小さく、または最大高さRyが40μmより小さく、または十点平均粗さRzが30μmより小さくされていることを特徴とする。
According to a second aspect of the present invention, in the insulating substrate according to the first aspect, the surface of the brazing material covering the rising surface has an arithmetic average roughness Ra of less than 5 μm or a maximum height Ry of less than 40 μm. Alternatively, the ten-point average roughness Rz is smaller than 30 μm.

この発明によれば、立上がり面を被覆した前記ろう材の表面粗さが前記範囲とされているので、このろう材の表面に異物が付着することを抑制することが可能になり、この絶縁基板の外観不良の発生を低減することができるとともに、隣合う導体同士が通電することを抑制する、つまり耐圧の向上を図ることができる。   According to the present invention, since the surface roughness of the brazing material covering the rising surface is in the above range, it is possible to prevent foreign matter from adhering to the surface of the brazing material. The occurrence of poor appearance can be reduced, and the adjacent conductors can be prevented from being energized, that is, the breakdown voltage can be improved.

請求項3に係る発明は、セラミックス基板の表面に導体パターンが配設された絶縁基板の製造方法であって、板材を厚さ方向にせん断加工によって切断し、切断面を有する導体パターン部材を形成する導体パターン部材形成工程と、前記導体パターン部材を、前記切断面が、切断方向前方側から後方側に向って、前記セラミックス基板の表面側から立上がるように、前記セラミックス基板の表面にろう材を介して載置し積層体とする載置工程と、前記積層体を積層方向に加熱した状態で加圧し、前記ろう材により前記セラミックス基板と前記導体パターン部材とを接合する接合工程とを有することを特徴とする。
The invention according to claim 3 is a method of manufacturing an insulating substrate in which a conductor pattern is disposed on the surface of a ceramic substrate, and a plate material is cut by shearing in the thickness direction to form a conductor pattern member having a cut surface. A conductive pattern member forming step and a brazing material on the surface of the ceramic substrate such that the cut surface rises from the front side of the ceramic substrate from the front side to the rear side in the cutting direction. And a step of placing the ceramic substrate and the conductor pattern member with the brazing material by pressurizing the laminated body while being heated in the laminating direction. It is characterized by that.

この発明によれば、前記導体パターン部材形成工程では、形成される導体パターン部材が切断面を有し、この切断面の切断方向後方側は表面粗さが小さく、前方側は表面粗さが大きくなり、また、この次工程としての前記載置工程では、導体パターン部材を、切断面が、表面粗さの大きい切断方向前方側から表面粗さの小さい切断方向後方側に向って、セラミックス基板の表面側から立上がるように、このセラミックス基板の表面にろう材を介して載置して積層体とし、その後、次工程としての前記接合工程で、積層体を積層方向に加圧して加熱することによって、ろう材により導体パターン部材とセラミックス基板の表面側とを接合する。   According to the present invention, in the conductor pattern member forming step, the conductor pattern member to be formed has a cut surface, the surface of the cut surface on the rear side in the cutting direction has a small surface roughness, and the front side has a large surface roughness. In the above-described placing step as the next step, the conductive pattern member is cut from the front side in the cutting direction having a large surface roughness to the rear side in the cutting direction having a small surface roughness. The laminate is placed on the surface of the ceramic substrate through a brazing material so as to rise from the surface side, and then the laminate is pressurized in the stacking direction and heated in the joining step as the next step. Thus, the conductor pattern member and the surface side of the ceramic substrate are joined by the brazing material.

この接合工程において、導体パターン部材の切断面における切断方向前端と、ろう材とを密接させた状態で加熱し、ろう材を溶融させるので、導体パターン部材の前記前端の周辺部に位置するろう材を含めて、溶融状態にあるろう材が、表面粗さの大きい切断面の切断方向前方側において、表面張力によって凝集され、さらに、このろう材が切断面を切断方向の後方側に向って徐々に昇ることになる。したがって、この立上がり面の略全域がろう材により被覆された絶縁基板が得られる。   In this joining step, the brazing material is heated in a state where the front end in the cutting direction of the cut surface of the conductor pattern member and the brazing material are brought into close contact with each other to melt the brazing material, so that the brazing material located in the periphery of the front end of the conductive pattern member In addition, the brazing material in a molten state is agglomerated by surface tension on the front side in the cutting direction of the cutting surface having a large surface roughness, and further, the brazing material gradually moves the cutting surface toward the rear side in the cutting direction. Will rise. Therefore, an insulating substrate in which substantially the entire rising surface is covered with the brazing material can be obtained.

また、導体パターン部材の切断面の切断方向前端部で硬化したろう材は、この切断面の略全域を被覆するろう材のうち、最も厚さが厚くなり、またこの外表面は側面視で曲面形状になる。したがって、この絶縁基板を有するパワーモジュールを温度サイクル下で使用した場合でも、応力集中が軽減され、導体パターンとセラミックス基板の表面側との接合界面に亀裂等が発生することを抑制することができ、このパワーモジュールの長寿命化を図ることができる。   In addition, the brazing material hardened at the front end of the cut surface of the conductor pattern member is the thickest among the brazing materials covering substantially the entire area of the cut surface, and the outer surface is a curved surface in a side view. Become a shape. Therefore, even when the power module having this insulating substrate is used under a temperature cycle, the stress concentration is reduced, and it is possible to suppress the occurrence of cracks or the like at the bonding interface between the conductor pattern and the surface side of the ceramic substrate. The life of the power module can be extended.

さらに、この製造方法では、エッチング処理によって導体パターンを形成しないので、パワーモジュールの大電流、高電圧化を図るために、導体パターン部材の厚さを厚くしたことによる、エッチング処理の工数の増大を招来したり、導体パターンを構成する導体の広幅化を併発するといった弊害の発生はない。したがって、大電流、高電圧化が図られたパワーモジュールをコンパクトに、かつ低コストで提供することが可能になる。   Furthermore, in this manufacturing method, since the conductor pattern is not formed by the etching process, the thickness of the conductor pattern member is increased to increase the current and voltage of the power module, thereby increasing the number of etching processes. There will be no adverse effects such as incurring or increasing the width of the conductor constituting the conductor pattern. Therefore, it is possible to provide a power module with a large current and a high voltage in a compact and low cost.

請求項4に係る発明は、セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された発熱体とを備え、前記放熱体は、前記発熱体からの熱を外部へ放散させる構成とされたパワーモジュール用基板であって、前記絶縁基板は、請求項1または請求項2に記載の絶縁基板からなることを特徴とする。
According to a fourth aspect of the present invention, there is provided an insulating substrate in which a conductor pattern is disposed on one surface side of a ceramic substrate, a heat radiator disposed on the other surface side of the ceramic substrate, and the conductor pattern, A heating module disposed on a surface opposite to the surface facing the ceramic substrate, and the radiator is a power module substrate configured to dissipate heat from the heating element to the outside, The insulating substrate comprises the insulating substrate according to claim 1 or 2 .

請求項5に係る発明は、セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された発熱体と、前記放熱体の、前記セラミックス基板と対向する表面と反対側の表面に配設された冷却シンク部とを備え、前記発熱体からの熱を前記放熱体および前記冷却シンク部を介して外部へ放散させる構成とされたパワーモジュールであって、前記絶縁基板は、請求項1または請求項2に記載の絶縁基板からなることを特徴とする。 The invention according to claim 5 is an insulating substrate in which a conductor pattern is disposed on one surface side of a ceramic substrate, a radiator disposed on the other surface side of the ceramic substrate, and the conductor pattern, A heating element disposed on a surface opposite to the surface facing the ceramic substrate; and a cooling sink portion disposed on a surface opposite to the surface facing the ceramic substrate of the radiator. 3. A power module configured to dissipate heat from a heating element to the outside through the heat radiating body and the cooling sink portion, wherein the insulating substrate comprises the insulating substrate according to claim 1 or 2. It is characterized by that.

これらの発明によれば、導体パターンの細線化、および大電流、高電圧化の双方を実現することができるとともに、導体パターンとセラミックス基板の表面側との接合強度の向上を図ることができる。さらに、導体の前記立上がり面が略全面、ろう材により被覆されているので、この絶縁基板を有するパワーモジュールを使用するに際して、前記立上がり面の表面の起伏が特異点となりこの部分を起点としてスパークが発生し、この導体の隣に位置する導体と通電する等、パワーモジュールの適正な使用を阻害する事態の発生を抑制することができる。   According to these inventions, it is possible to realize both thinning of the conductor pattern and high current and high voltage, and it is possible to improve the bonding strength between the conductor pattern and the surface side of the ceramic substrate. Furthermore, since the rising surface of the conductor is substantially entirely covered with the brazing material, when using the power module having this insulating substrate, the undulation of the surface of the rising surface becomes a singular point, and the spark starts from this portion. Generation | occurrence | production and the occurrence of the situation which impairs proper use of a power module, such as electrifying with the conductor located next to this conductor, can be suppressed.

この発明に係る絶縁基板並びにパワーモジュール用基板およびパワーモジュールによれば、導体パターンの細線化、および大電流、高電圧化の双方を実現することができるとともに、導体パターンとセラミックス基板の表面側との接合強度の向上を図ることができる。さらに、導体の前記立上がり面にバリが発生していた場合においても、パワーモジュールの適正な使用を阻害する事態の発生を抑制することができる。   According to the insulating substrate, the power module substrate, and the power module according to the present invention, it is possible to realize both the thinning of the conductor pattern, the large current and the high voltage, and the conductor pattern and the surface side of the ceramic substrate. The joint strength can be improved. Furthermore, even when burrs are generated on the rising surface of the conductor, it is possible to suppress the occurrence of a situation that hinders proper use of the power module.

また、この発明に係る絶縁基板の製造方法によれば、導体パターンを構成する導体の立上がり面が略全域、ろう材により被覆された絶縁基板を形成することができる。さらに、この絶縁基板を有するパワーモジュールを温度サイクル下で使用した場合でも、応力集中が軽減され、導体パターンとセラミックス基板の表面側との接合界面に亀裂等が発生することを抑制できる絶縁基板を形成することができる。また、このようなパワーモジュールを低コストで提供することが可能になる。   Further, according to the method for manufacturing an insulating substrate according to the present invention, it is possible to form an insulating substrate in which the rising surfaces of the conductors constituting the conductor pattern are substantially entirely covered with the brazing material. Furthermore, even when a power module having this insulating substrate is used under a temperature cycle, an insulating substrate that can reduce stress concentration and suppress the occurrence of cracks or the like at the bonding interface between the conductor pattern and the surface of the ceramic substrate is provided. Can be formed. Moreover, it becomes possible to provide such a power module at low cost.

以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施形態に係る絶縁基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール40は、大別すると図1に示すように、パワーモジュール用基板11と冷却シンク部30とを備えている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which an insulating substrate according to an embodiment of the present invention is applied.
The power module 40 includes a power module substrate 11 and a cooling sink 30 as shown in FIG.

パワーモジュール用基板11は、例えばAlN、Al、Si、SiC等により形成されたセラミックス基板12の一方の表面(以下、単に「上面」という)側に導体パターン13が配設された絶縁基板10と、セラミックス基板12の他方の表面(以下、単に「下面」という)側に配設された放熱体14と、導体パターン13の、セラミックス基板12と対向する表面と反対側の表面(以下、単に「上面」という)に配設された半導体チップ(発熱体)15とを備えている。
そして、放熱体14の、セラミックス基板12と対向する表面(以下、単に「上面」という)と反対側の表面(以下、単に「下面」という)に、冷却シンク部30が密接した状態で配設されている。
The power module substrate 11 is provided with a conductor pattern 13 on one surface (hereinafter simply referred to as “upper surface”) of a ceramic substrate 12 formed of, for example, AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like. Insulating substrate 10, heat sink 14 disposed on the other surface (hereinafter simply referred to as “lower surface”) side of ceramic substrate 12, and conductor pattern 13 on the side opposite to the surface facing ceramic substrate 12. And a semiconductor chip (heating element) 15 disposed on the surface (hereinafter simply referred to as “upper surface”).
The cooling sink 30 is disposed in close contact with the surface (hereinafter simply referred to as “lower surface”) of the radiator 14 opposite to the surface facing the ceramic substrate 12 (hereinafter simply referred to as “upper surface”). Has been.

なお、本実施形態では、セラミックス基板12の下面側には、放熱体14との間に金属層16が配設されており、絶縁基板10は、セラミックス基板12と導体パターン13と金属層16とを備える構成となっている。   In the present embodiment, a metal layer 16 is disposed between the ceramic substrate 12 and the radiator 14 on the lower surface side of the ceramic substrate 12, and the insulating substrate 10 includes the ceramic substrate 12, the conductor pattern 13, and the metal layer 16. It is the composition provided with.

導体パターン13および金属層16は純Al若しくはAl合金により形成されている。そして、これらの導体パターン13および金属層16は、Al−Si系若しくはAl−Ge系のろう材21によりセラミックス基板12の上下面に各別に接合されている。
また、半導体チップ15は、はんだ22により導体パターン13の上面に接合され、金属層16の下面(放熱体14と対向する表面)もはんだ22、若しくはろう付けや拡散接合により放熱体14の上面に接合されている。
The conductor pattern 13 and the metal layer 16 are made of pure Al or Al alloy. The conductor pattern 13 and the metal layer 16 are individually joined to the upper and lower surfaces of the ceramic substrate 12 by an Al—Si or Al—Ge brazing material 21.
The semiconductor chip 15 is joined to the upper surface of the conductor pattern 13 by the solder 22, and the lower surface of the metal layer 16 (surface facing the heat radiating body 14) is also soldered to the upper surface of the heat radiating body 14 by brazing or diffusion bonding. It is joined.

以上により、パワーモジュール40が構成され、半導体チップ15からの熱を放熱体14および冷却シンク部30を介して外部へ放散できるようになっている。
ここで、冷却シンク部30の内部には、冷却液や冷却空気などの冷媒31を供給および回収する図示しない冷媒循環手段と連結された流通孔32が形成されており、この流通孔32内に供給された冷媒31により、半導体チップ15から放熱体14に伝導された熱を回収し、この熱を回収した冷媒31を前記冷媒循環手段が回収するとともに、新たな冷媒31を供給し、以上を繰返すことにより、半導体チップ15からの熱をパワーモジュール40から放散させるようになっている。
As described above, the power module 40 is configured, and the heat from the semiconductor chip 15 can be dissipated to the outside through the radiator 14 and the cooling sink portion 30.
Here, a circulation hole 32 connected to a refrigerant circulation means (not shown) for supplying and recovering a refrigerant 31 such as a coolant or cooling air is formed inside the cooling sink portion 30. The supplied refrigerant 31 recovers the heat conducted from the semiconductor chip 15 to the heat radiating body 14, the refrigerant circulating means recovers the refrigerant 31 that has recovered the heat, and supplies a new refrigerant 31. By repeating, the heat from the semiconductor chip 15 is dissipated from the power module 40.

ここで、セラミックス基板12の厚さは0.25mm以上3.0mm以下とされ、導体パターン13の厚さは0.1mm以上2.0mm以下とされ、金属層16の厚さは0.1mm以上2.0mm以下とされ、セラミックス基板12の上下面にそれぞれ、導体パターン13および金属層16を接合するろう材21の厚さは0.005mm以上0.1mm以下とされている。   Here, the thickness of the ceramic substrate 12 is 0.25 mm to 3.0 mm, the thickness of the conductor pattern 13 is 0.1 mm to 2.0 mm, and the thickness of the metal layer 16 is 0.1 mm or more. The thickness of the brazing material 21 that joins the conductor pattern 13 and the metal layer 16 to the upper and lower surfaces of the ceramic substrate 12 is set to 0.005 mm or more and 0.1 mm or less, respectively.

本実施形態では、導体パターン13は板状の2つの導体17を備え、これらの導体17がセラミックス基板12の上面側に整列された状態でろう材21により接合された構成となっている。なお、導体17同士の間隔は0.1mm以上とされている。そして、図2に示すように、これらの導体17の外表面のうち、セラミックス基板12の上面側から立上がる立上がり面17aは、セラミックス基板12の上面に沿った方向に対して略垂直に立上がる構成となっており、この立上がり面17aの略全面がろう材21により被覆されている。
ここで、立上がり面17aを被覆したろう材21の表面は、図3に示すように、算術平均粗さRaが5μmより小さく、最大高さRyが40μmより小さく、十点平均粗さRzが30μmより小さくされている。この図3は、ろう材21により被覆された複数の立上がり面17aのうち、6個所で前記Ra、Ry、およびRzを測定した結果を示すものである。なお、Ra、RyおよびRzは、測定器として株式会社ミツトヨ製サーフテスト501を用いるとともに、測定子として株式会社ミツトヨ製178−382(軟物質用)を用いて測定した。このうち、Raの測定条件は、測定レンジを80μm、カットオフ値を0.8mm、区間数を5とし、JIS B0651に準拠した。また、RyおよびRzの測定条件はDIN規格に準拠した。
In this embodiment, the conductor pattern 13 includes two plate-like conductors 17, and these conductors 17 are joined by a brazing material 21 in a state of being aligned on the upper surface side of the ceramic substrate 12. The interval between the conductors 17 is set to 0.1 mm or more. As shown in FIG. 2, among the outer surfaces of these conductors 17, the rising surface 17 a rising from the upper surface side of the ceramic substrate 12 rises substantially perpendicular to the direction along the upper surface of the ceramic substrate 12. The entire surface of the rising surface 17 a is covered with the brazing material 21.
Here, as shown in FIG. 3, the surface of the brazing material 21 covering the rising surface 17a has an arithmetic average roughness Ra of less than 5 μm, a maximum height Ry of less than 40 μm, and a ten-point average roughness Rz of 30 μm. Have been smaller. FIG. 3 shows the results of measuring Ra, Ry, and Rz at six locations among the plurality of rising surfaces 17a covered with the brazing material 21. FIG. Ra, Ry, and Rz were measured using Mitutoyo Surf Test 501 as a measuring instrument and Mitutoyo Corporation 178-382 (for soft materials) as a measuring element. Among these, the measurement conditions for Ra were set to 80 μm, the cut-off value was 0.8 mm, the number of sections was 5, and conformed to JIS B0651. The measurement conditions for Ry and Rz were in accordance with the DIN standard.

また、導体17は、後述するように、純Al若しくはAl合金により形成された板材を厚さ方向に切断することにより形成され、このときに得られた切断面が立上がり面17aとなっている。そして、この立上がり面17aは、導体17を前記切断により形成する際の切断方向の前方から後方に向って、セラミックス基板12の上面側から立上がった構成となっている。   As will be described later, the conductor 17 is formed by cutting a plate material formed of pure Al or an Al alloy in the thickness direction, and the cut surface obtained at this time is a rising surface 17a. The rising surface 17a is configured to rise from the upper surface side of the ceramic substrate 12 from the front to the rear in the cutting direction when the conductor 17 is formed by cutting.

ここで、立上がり面17aにおいては、切断加工時に、切断方向前方側17bの表面粗さが、切断方向後方側17cの表面粗さより大きくなる。この立上がり面17aにおける切断方向前方側17bとは、立上がり面17aの切断方向前方端から、後方側17cに向って、導体17の全体の厚さの約3分の1までの領域、いわゆる2次せん断面をいい、また、切断方向後方17cとは、切断方向前方17bの切断方向後端から、立上がり面17aの切断方向後端までの領域、いわゆる1次せん断面をいう。なお、切断方向前方17bの表面粗さは、Rz30μm以上とされ、切断方向後方17cの表面粗さは、Rz30μm以下となっている。   Here, in the rising surface 17a, the surface roughness of the cutting direction front side 17b is larger than the surface roughness of the cutting direction rear side 17c during cutting. The cutting direction front side 17b in the rising surface 17a is a region from the front end in the cutting direction of the rising surface 17a to the rear side 17c to about one third of the total thickness of the conductor 17, so-called secondary. A shearing surface is referred to, and the cutting direction rear 17c is a so-called primary shearing surface from the cutting direction rear end of the cutting direction front 17b to the rear end of the rising surface 17a in the cutting direction. In addition, the surface roughness of the cutting direction front 17b is Rz 30 μm or more, and the surface roughness of the cutting direction rear 17c is Rz 30 μm or less.

したがって、導体17の立上がり面17aは、この立上がり面17aがセラミックス基板12の上面側から立上がる立上がり方向の下側17b(導体17の、セラミックス基板12と対向する表面側、すなわち下面側)の表面粗さが、上側17c(導体17の上面側)の表面粗さより大きくなっている。
そして、この立上がり面17aの下側17bの下端部に位置するろう材21は、この立上がり面17aの略全域を被覆するろう材21のうち、最も厚さが厚くなり、またこの外表面は、図2に示すように、凹曲面状になっている。
Therefore, the rising surface 17a of the conductor 17 is a surface on the lower side 17b (the surface side of the conductor 17 facing the ceramic substrate 12, that is, the lower surface side) in which the rising surface 17a rises from the upper surface side of the ceramic substrate 12. The roughness is larger than the surface roughness of the upper side 17c (the upper surface side of the conductor 17).
The brazing material 21 located at the lower end portion of the lower side 17b of the rising surface 17a is the thickest among the brazing materials 21 covering substantially the entire area of the rising surface 17a. As shown in FIG. 2, it has a concave curved surface shape.

次に、以上のように構成されたパワーモジュール40の絶縁基板10の製造方法について説明する。
まず、純Al若しくはAl合金からなる板材を所定の大きさとなるように、厚さ方向にせん断加工によって切断し、導体17(導体パターン部材)を形成する(導体パターン部材形成工程)。この際に得られた切断面が立上がり面17aとなる。
次に、この導体17を、立上がり面17aが切断方向前方17bから後方17cに向って、セラミックス基板12の上面側から立上がるように、セラミックス基板12の上面にろう材21を介して所望の整列状態で載置する。この一方、セラミックス基板12の下面にろう材21を介して金属層16を配置し、以上により、金属層16と、ろう材21と、セラミックス基板12と、ろう材21と、整列とされた導体17とがこの順で載置された積層体とする(載置工程)。
そして、この積層体を積層方向に加圧した状態で加熱し、導体17の立上がり面17aにおける切断方向前方17bの前端と、ろう材21とを密接させた状態で、ろう材21を溶融後硬化させることによって、セラミックス基板12の上面側と導体17とを接合するとともに、セラミックス基板12の下面側と金属層16とを接合し(接合工程)、絶縁基板12を形成する。
その後、絶縁基板10の外表面を洗浄するために必要に応じてエッチング処理を施してもよい。
Next, a method for manufacturing the insulating substrate 10 of the power module 40 configured as described above will be described.
First, a plate material made of pure Al or an Al alloy is cut by shearing in the thickness direction so as to have a predetermined size, thereby forming a conductor 17 (conductor pattern member) (conductor pattern member forming step). The cut surface obtained at this time becomes the rising surface 17a.
Next, the conductor 17 is arranged in a desired alignment via the brazing material 21 on the upper surface of the ceramic substrate 12 so that the rising surface 17a rises from the upper surface side of the ceramic substrate 12 from the front 17b to the rear 17c in the cutting direction. Place in state. On the other hand, the metal layer 16 is disposed on the lower surface of the ceramic substrate 12 via the brazing material 21, and the metal layer 16, the brazing material 21, the ceramic substrate 12, the brazing material 21, and the aligned conductors are arranged as described above. 17 is a stacked body placed in this order (placement step).
The laminated body is heated while being pressed in the laminating direction, and the brazing material 21 is melted and cured in a state where the front end of the front side 17b in the cutting direction on the rising surface 17a of the conductor 17 and the brazing material 21 are in close contact with each other. By doing so, the upper surface side of the ceramic substrate 12 and the conductor 17 are bonded, and the lower surface side of the ceramic substrate 12 and the metal layer 16 are bonded (bonding step), thereby forming the insulating substrate 12.
Thereafter, an etching process may be performed as necessary to clean the outer surface of the insulating substrate 10.

ここで、前記接合工程における具体的な実施例について説明する。
まず、材質については、金属層16を純Al、ろう材21をAl−Si系、セラミックス基板12をAlN、導体17を純Alにより形成した。次に、厚さについては、金属層16を約0.6mm、ろう材21を約0.01mm、セラミックス基板12を約0.635mm、導体17を約0.6mmとした。また、導体17同士の間隔を約1.0mmとした。
そして、前記積層体を630℃の真空中に置いた状態で、1時間、積層方向に0.3MPa加圧した。
Here, specific examples in the joining step will be described.
First, regarding the material, the metal layer 16 was made of pure Al, the brazing material 21 was made of Al—Si, the ceramic substrate 12 was made of AlN, and the conductor 17 was made of pure Al. Next, regarding the thickness, the metal layer 16 was about 0.6 mm, the brazing material 21 was about 0.01 mm, the ceramic substrate 12 was about 0.635 mm, and the conductor 17 was about 0.6 mm. The interval between the conductors 17 was set to about 1.0 mm.
And in the state which put the said laminated body in the vacuum of 630 degreeC, 0.3 Mpa was pressurized in the lamination direction for 1 hour.

以上説明したように、本実施形態による絶縁基板並びにパワーモジュール用基板およびパワーモジュールによれば、導体パターン13を構成する導体17が立上がり面17aを備えているので、この導体17の厚さを厚くして、導体パターン13の大電流、高電圧化を図った構成においても、導体17の幅がこの厚さの増加分だけ広くなることが抑制される。したがって、導体パターン13の細線化、および大電流、高電圧化の双方を実現することができる。   As described above, according to the insulating substrate, the power module substrate, and the power module according to the present embodiment, the conductor 17 constituting the conductor pattern 13 includes the rising surface 17a. Therefore, the thickness of the conductor 17 is increased. Thus, even in the configuration in which the conductor pattern 13 has a high current and a high voltage, the width of the conductor 17 is suppressed from being increased by the increase in thickness. Therefore, it is possible to realize both the thinning of the conductor pattern 13 and the large current and high voltage.

また、導体パターン17はセラミックス基板12の上面側にろう材21により接合され、かつ導体17の立上がり面17aは、略全面がこのろう材21により被覆されているので、導体パターン17とセラミックス基板12の上面側との接合強度の向上を図ることができる。さらに、導体17の立上がり面17aの表面粗さが大きくされた場合においても、この表面がろう材21により被覆されることになるので、この絶縁基板12を有するパワーモジュール40を使用するに際して、立上がり面17aの起伏が特異点となりこの部分を起点としてスパークが発生し、この導体17の隣に位置する導体17と通電する等、パワーモジュール40の適正な使用を阻害する事態の発生を抑制することができる。   In addition, the conductor pattern 17 is joined to the upper surface side of the ceramic substrate 12 by the brazing material 21, and the rising surface 17 a of the conductor 17 is almost entirely covered by the brazing material 21. It is possible to improve the bonding strength with the upper surface side. Further, even when the surface roughness of the rising surface 17a of the conductor 17 is increased, this surface is covered with the brazing material 21, so that when the power module 40 having the insulating substrate 12 is used, the rising surface is used. Suppressing the occurrence of a situation that hinders the proper use of the power module 40, such as the occurrence of a spark from the undulation of the surface 17a and the occurrence of a spark from this portion as a starting point, and the energization of the conductor 17 located next to the conductor 17 Can do.

さらに、導体17の立上がり面17aが、立上がり方向の下側17bの表面粗さが上側17cの表面粗さより大きくなっているので、この導体17の下側17bにおけるろう材21の接合力が高くなり、導体パターン13とセラミックス基板12の上面側との接合強度をさらに向上することができる。
さらにまた、立上がり面17aを被覆したろう材21の表面粗さが前記範囲とされているので、このろう材21の表面に異物が付着することを抑制することが可能になり、この絶縁基板10の外観不良の発生を低減することができるとともに、隣合う導体17同士が通電することを抑制する、つまり耐圧の向上を図ることができる。
Further, since the rising surface 17a of the conductor 17 has a surface roughness of the lower side 17b in the rising direction larger than the surface roughness of the upper side 17c, the bonding force of the brazing material 21 on the lower side 17b of the conductor 17 is increased. Further, the bonding strength between the conductor pattern 13 and the upper surface side of the ceramic substrate 12 can be further improved.
Furthermore, since the surface roughness of the brazing material 21 covering the rising surface 17a is within the above range, it is possible to prevent foreign matter from adhering to the surface of the brazing material 21, and this insulating substrate 10 The occurrence of the appearance defect can be reduced, and the adjacent conductors 17 can be prevented from being energized, that is, the breakdown voltage can be improved.

また、前記接合工程において、導体17の立上がり面17aにおける切断方向前方17bの前端と、ろう材21とを密接させた状態で加熱して、ろう材を溶融させるので、導体17の前記前端の周辺部に位置するろう材21を含めて、溶融状態にあるろう材21が、表面粗さの大きい切断方向前方17bにおいて、表面張力により凝集され、さらに、このろう材21が立上がり面17aの切断方向後方17cに向って徐々に昇ることになる。したがって、この立上がり面17aの略全域がろう材21により被覆された絶縁基板10を形成することができる。   In the joining step, the brazing material 21 is heated in a state where the front end of the front 17b in the cutting direction on the rising surface 17a of the conductor 17 and the brazing material 21 are brought into close contact with each other, so that the periphery of the front end of the conductor 17 is The brazing material 21 in a molten state including the brazing material 21 positioned in the portion is aggregated by surface tension in the cutting direction front 17b having a large surface roughness, and the brazing material 21 is cut in the cutting direction of the rising surface 17a. Ascending gradually toward the rear 17c. Therefore, it is possible to form the insulating substrate 10 in which substantially the entire area of the rising surface 17a is covered with the brazing material 21.

さらに、前述のように、溶融したろう材21が導体17の立上がり面17aの略全面に至ることになるので、切断方向前方17bの前端部で硬化したろう材21は、この立上がり面17aの略全域を被覆するろう材21のうち、最も厚さが厚くなり、またこの外表面は側面視で凹曲面状になる(フィレットが形成される)。したがって、この絶縁基板10を有するパワーモジュール40を温度サイクル下で使用した場合でも、導体パターン13とセラミックス基板12の上面側との接合界面に応力集中による亀裂等が発生することを抑制することができ、このパワーモジュール40の長寿命化を図ることができる。   Further, as described above, since the molten brazing material 21 reaches almost the entire surface of the rising surface 17a of the conductor 17, the brazing material 21 cured at the front end portion of the front 17b in the cutting direction is substantially the same as the rising surface 17a. Of the brazing material 21 covering the entire region, the thickness becomes the largest, and the outer surface has a concave curved surface shape (a fillet is formed) in a side view. Therefore, even when the power module 40 having the insulating substrate 10 is used under a temperature cycle, it is possible to suppress the occurrence of cracks or the like due to stress concentration at the bonding interface between the conductor pattern 13 and the upper surface side of the ceramic substrate 12. Thus, the life of the power module 40 can be extended.

さらにまた、本実施形態による絶縁基板10の製造方法では、エッチング処理によって導体パターン13を形成しないので、パワーモジュール40の大電流、高電圧化を図るために、導体17の厚さを厚くしたことによる、エッチング処理の工数の増大を招来したり、導体パターンを構成する導体の広幅化を併発するといった弊害の発生はない。したがって、大電流、高電圧化が図られたパワーモジュール40をコンパクトに、かつ低コストで提供することが可能になる。   Furthermore, in the method for manufacturing the insulating substrate 10 according to the present embodiment, since the conductor pattern 13 is not formed by the etching process, the thickness of the conductor 17 is increased in order to increase the current and voltage of the power module 40. As a result, there is no adverse effect such as an increase in the number of man-hours for the etching process and the accompanying increase in the width of the conductor constituting the conductor pattern. Therefore, it becomes possible to provide the power module 40 with high current and high voltage in a compact and low-cost manner.

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では立上がり面17aを切断面としたが、必ずしも切断面に限られるものではない。
また、立上がり面17aを切断面とすることにより、前記実施形態の作用効果を全て有することになるが、この場合、全ての立上がり面17aを切断面とする必要はなく、少なくとも一面が切断面であれば前記実施形態と同様の作用効果を有することになる。
さらに、前記接合工程において、溶融状態にあるろう材21を導体17の下面側から上面側に向けて立上がり面17a上を昇らせたが、この際に、導体17の上面に至らせるようにしてもよい。
また、立上がり面17aの略全面がろう材21に被覆された構成を示したが、立上がり面17aのうち少なくとも切断方向前方側17bが被覆されていればよい。
さらに、前記実施形態では、算術平均粗さRaが5μmより小さく、最大高さRyが40μmより小さく、十点平均粗さRzが30μmより小さくされた構成を示したが、Ra、Ry、およびRzのうち、少なくとも一つが前記範囲とされていればよい。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, the rising surface 17a is the cut surface, but it is not necessarily limited to the cut surface.
Further, by setting the rising surface 17a as a cut surface, all the effects of the above-described embodiment are provided. In this case, it is not necessary that all the rising surfaces 17a be cut surfaces, and at least one surface is a cut surface. If it exists, it will have the same effect as the said embodiment.
Further, in the joining step, the brazing filler metal 21 in the molten state is raised on the rising surface 17a from the lower surface side of the conductor 17 toward the upper surface side. At this time, the brazing material 21 is made to reach the upper surface of the conductor 17. Also good.
Moreover, although the structure which the substantially whole surface of the rising surface 17a was coat | covered with the brazing material 21 was shown, at least the cutting direction front side 17b should just be coat | covered among the rising surfaces 17a.
Further, in the above embodiment, the arithmetic average roughness Ra is smaller than 5 μm, the maximum height Ry is smaller than 40 μm, and the ten-point average roughness Rz is smaller than 30 μm. However, Ra, Ry, and Rz It is sufficient that at least one of the ranges is within the above range.

パワーモジュールの大電流、高電圧化を実現することができるとともに、このような構成においても、絶縁基板の大形化を抑制することができ、さらに、低コスト生産を実現することができる絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュールを提供する。   Insulating substrate that can realize high current and high voltage of the power module, can suppress the increase in size of the insulating substrate even in such a configuration, and can realize low-cost production. And an insulating substrate manufacturing method, a power module substrate, and a power module.

この発明の一実施形態に係る絶縁基板を適用したパワーモジュールを示す全体図である。1 is an overall view showing a power module to which an insulating substrate according to an embodiment of the present invention is applied. 図1に示すA部拡大図である。It is the A section enlarged view shown in FIG. 図1に示す立上がり面を被覆するろう材のRa、Ry、およびRzを測定した結果を示す図である。It is a figure which shows the result of having measured Ra, Ry, and Rz of the brazing material which coat | covers the rising surface shown in FIG.

符号の説明Explanation of symbols

10 絶縁基板
11 パワーモジュール用基板
12 セラミックス基板
13 導体パターン
14 放熱体
15 発熱体
17 導体(導体パターン部材)
17a 立上がり面
17b 立上がり方向の下側、切断方向前方
17c 立上がり方向の上側、切断方向後方
21 ろう材
30 冷却シンク部
40 パワーモジュール
DESCRIPTION OF SYMBOLS 10 Insulation board | substrate 11 Power module board | substrate 12 Ceramics board | substrate 13 Conductor pattern 14 Radiator 15 Heating element 17 Conductor (conductor pattern member)
17a Rising surface 17b Lower side in the rising direction, front in the cutting direction 17c Upper side in the rising direction, rearward in the cutting direction 21 Brazing material 30 Cooling sink part 40 Power module

Claims (5)

セラミックス基板の表面側に導体パターンが配設された絶縁基板であって、
前記導体パターンを構成する導体の外表面のうち、前記セラミックス基板の表面側から立上がる立上がり面は、前記セラミックス基板の表面に沿った方向に対して略垂直に立上がる構成とされ、
前記導体パターンは、前記セラミックス基板の表面にろう材により接合され、
前記導体の前記立上がり面は少なくとも、この立上がり面が前記セラミックス基板の表面側から立上がる立上がり方向の下側が前記ろう材により被覆されており、
前記導体の前記立上がり面は、この立上がり面が前記セラミックス基板の表面側から立上がる立上がり方向の下側の表面粗さが上側の表面粗さより大きくされていることを特徴とする絶縁基板。
An insulating substrate having a conductive pattern disposed on the surface side of a ceramic substrate,
Of the outer surface of the conductor constituting the conductor pattern, the rising surface rising from the surface side of the ceramic substrate is configured to rise substantially perpendicular to the direction along the surface of the ceramic substrate,
The conductor pattern is bonded to the surface of the ceramic substrate by a brazing material,
The rising surface of the conductor is at least covered with the brazing material on the lower side of the rising direction in which the rising surface rises from the surface side of the ceramic substrate ,
The insulating substrate, wherein the rising surface of the conductor has a lower surface roughness in a rising direction in which the rising surface rises from the surface side of the ceramic substrate than the upper surface roughness .
請求項1に記載の絶縁基板において、
前記立上がり面を被覆した前記ろう材の表面は、算術平均粗さRaが5μmより小さく、または最大高さRyが40μmより小さく、または十点平均粗さRzが30μmより小さくされていることを特徴とする絶縁基板。
The insulating substrate according to claim 1 ,
The surface of the brazing material covering the rising surface has an arithmetic average roughness Ra of less than 5 μm, a maximum height Ry of less than 40 μm, or a ten-point average roughness Rz of less than 30 μm. Insulating substrate.
セラミックス基板の表面に導体パターンが配設された絶縁基板の製造方法であって、
板材を厚さ方向にせん断加工によって切断し、切断面を有する導体パターン部材を形成する導体パターン部材形成工程と、
前記導体パターン部材を、前記切断面が、切断方向前方側から後方側に向って、前記セラミックス基板の表面側から立上がるように、前記セラミックス基板の表面にろう材を介して載置し積層体とする載置工程と、
前記積層体を積層方向に加熱した状態で加圧し、前記ろう材により前記セラミックス基板と前記導体パターン部材とを接合する接合工程とを有することを特徴とする絶縁基板の製造方法。
A method of manufacturing an insulating substrate in which a conductor pattern is disposed on the surface of a ceramic substrate,
A conductor pattern member forming step of cutting a plate material by shearing in the thickness direction to form a conductor pattern member having a cut surface;
The conductor pattern member is placed on the surface of the ceramic substrate via a brazing material so that the cut surface rises from the front side of the ceramic substrate from the front side to the rear side in the cutting direction. A loading process, and
A method of manufacturing an insulating substrate, comprising: a step of pressing the laminated body in a state of being heated in a laminating direction and joining the ceramic substrate and the conductor pattern member with the brazing material.
セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された発熱体とを備え、前記放熱体は、前記発熱体からの熱を外部へ放散させる構成とされたパワーモジュール用基板であって、
前記絶縁基板は、請求項1または請求項2に記載の絶縁基板からなることを特徴とするパワーモジュール用基板。
An insulating substrate having a conductor pattern disposed on one surface side of the ceramic substrate, a radiator disposed on the other surface side of the ceramic substrate, and a surface of the conductor pattern opposite to the surface facing the ceramic substrate A heating module disposed on the surface of the side, wherein the radiator is a power module substrate configured to dissipate heat from the heating element to the outside,
3. The power module substrate according to claim 1 , wherein the insulating substrate comprises the insulating substrate according to claim 1 .
セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された発熱体と、前記放熱体の、前記セラミックス基板と対向する表面と反対側の表面に配設された冷却シンク部とを備え、前記発熱体からの熱を前記放熱体および前記冷却シンク部を介して外部へ放散させる構成とされたパワーモジュールであって、
前記絶縁基板は、請求項1または請求項2に記載の絶縁基板からなることを特徴とするパワーモジュール。
An insulating substrate having a conductor pattern disposed on one surface side of the ceramic substrate, a radiator disposed on the other surface side of the ceramic substrate, and a surface of the conductor pattern opposite to the surface facing the ceramic substrate And a heat sink disposed on a surface of the heat radiating member opposite to the surface facing the ceramic substrate, and dissipates heat from the heat radiating member. A power module configured to dissipate to the outside through the body and the cooling sink part,
The power module comprising the insulating substrate according to claim 1 or 2 .
JP2006197038A 2005-07-20 2006-07-19 Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module Active JP5151080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197038A JP5151080B2 (en) 2005-07-20 2006-07-19 Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005210086 2005-07-20
JP2005210086 2005-07-20
JP2006197038A JP5151080B2 (en) 2005-07-20 2006-07-19 Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module

Publications (2)

Publication Number Publication Date
JP2007053349A JP2007053349A (en) 2007-03-01
JP5151080B2 true JP5151080B2 (en) 2013-02-27

Family

ID=37917559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197038A Active JP5151080B2 (en) 2005-07-20 2006-07-19 Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module

Country Status (1)

Country Link
JP (1) JP5151080B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5707278B2 (en) * 2011-08-19 2015-04-22 昭和電工株式会社 Insulated circuit board manufacturing method
JP6050140B2 (en) * 2013-02-20 2016-12-21 昭和電工株式会社 Insulating substrate
EP3031789B1 (en) * 2013-08-08 2020-11-11 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device
EP3648557B1 (en) 2017-06-28 2023-08-30 Kyocera Corporation Power module substrate and power module
JP6884062B2 (en) * 2017-07-25 2021-06-09 京セラ株式会社 Wiring board
EP3817520A4 (en) * 2018-06-29 2022-04-06 Kyocera Corporation Wiring board
JP7136672B2 (en) * 2018-11-27 2022-09-13 京セラ株式会社 Wiring board and electronic device
US20220330447A1 (en) 2019-08-29 2022-10-13 Kyocera Corporation Electric circuit board and power module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347469A (en) * 1992-06-12 1993-12-27 Toshiba Corp Ceramic circuit board
JP4044449B2 (en) * 2003-01-30 2008-02-06 株式会社住友金属エレクトロデバイス Power module substrate
JP2004307307A (en) * 2003-04-10 2004-11-04 Hitachi Metals Ltd Ceramic circuit board and method of manufacturing the same
JP2006062930A (en) * 2004-08-30 2006-03-09 Sumitomo Metal Electronics Devices Inc Joined body of ceramic and metal and method of manufacturing the same

Also Published As

Publication number Publication date
JP2007053349A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP5151080B2 (en) Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module
JP5928485B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4635564B2 (en) Semiconductor device
KR102120785B1 (en) Heat-Sink Substrate For Semiconductor And Manufacturing Process Thereof
JP5125241B2 (en) Power module substrate manufacturing method
JP7289374B2 (en) Heat dissipation substrate for semiconductor and manufacturing method thereof
US8188376B2 (en) Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same
JP5262408B2 (en) Positioning jig and method for manufacturing semiconductor device
JP5884291B2 (en) Power module board unit with heat sink
JP2004356625A (en) Semiconductor device and method for manufacturing the same
JP5914968B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP4311303B2 (en) Power module substrate manufacturing method
JP4124040B2 (en) Semiconductor device
JP4487881B2 (en) Power module substrate manufacturing method
JP5659935B2 (en) Semiconductor device
JP3938079B2 (en) Power module substrate manufacturing method
JP6565735B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP5146296B2 (en) Power module substrate manufacturing method
JP2006286897A (en) Metal-ceramic bonding substrate
JP5131205B2 (en) Power module substrate manufacturing method
JP2009224556A (en) Printing plate, and attachment method of power module using it
TW202032874A (en) Semiconductor laser light source device equipped with a plurality of semiconductor laser elements and capable of realizing both high density and high heat dissipation
JP5145168B2 (en) Semiconductor device
JP2005032791A (en) Heat dissipating member, circuit board, and semiconductor device
JP2010239033A (en) Semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5151080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150