KR200295743Y1 - 반도체 장치용 리드프레임 - Google Patents
반도체 장치용 리드프레임 Download PDFInfo
- Publication number
- KR200295743Y1 KR200295743Y1 KR2020020026192U KR20020026192U KR200295743Y1 KR 200295743 Y1 KR200295743 Y1 KR 200295743Y1 KR 2020020026192 U KR2020020026192 U KR 2020020026192U KR 20020026192 U KR20020026192 U KR 20020026192U KR 200295743 Y1 KR200295743 Y1 KR 200295743Y1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- tie bar
- lead frame
- bar
- semiconductor device
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 고안은 반도체 장치용 리드프레임에 관한 것으로, 다이패드(die pad)에 연결된 타이바(tie bar)의 다운셋(down set) 영역의 응력집중 및 마이크로 크랙(micro crack) 현상 등을 방지할 수 있도록, 평면상 대략 사각틀 형태를 하는 프레임(2)과, 상기 프레임(2)의 일측에서 내측으로 일정길이만큼 연장된 다수의 리드(4) 및 타이바(6)와, 상기 타이바(6)의 일단에 결합되고 일측이 다수의 리드(4)와 인접하며, 상기 타이바(6)에는 다운셋 영역(8)이 형성되어 상기 프레임(2)보다 낮은 위치를 갖는 다수의 다이패드(12)와, 상기 다이패드(12) 사이를 상호 연결하는 커넥팅바(14)와, 상기 다수의 리드(4) 및 타이바(6)에 결합되어 양단이 프레임(2)에 결합된 댐바(10)로 이루어진 반도체 장치용 리드프레임에 있어서, 상기 타이바(6)에 형성된 다운셋 영역(8)에는 응력집중을 방지할 수 있도록 일정 깊이의 코이닝부(16)가 더 형성된 것을 특징으로 한다.
Description
본 고안은 반도체 장치용 리드프레임에 관한 것으로, 더욱 상세하게 설명하면 다이패드(die pad)에 연결된 타이바(tie bar)의 다운셋(down set) 영역의 응력집중 및 마이크로 크랙(micro crack) 현상 등을 방지할 수 있는 반도체 장치용 리드프레임에 관한 것이다.
일반적으로 반도체 장치용 리드프레임은 평평한 금속 스트립(strip)을 화학적 에칭(etching)이나 기계적 스탬핑(stamping) 등에 의해 제조한 것으로, 그 역할은 반도체 다이와 외부회로를 연결시켜주는 전선(lead) 역할과 반도체 장치를 외부장치에 고정시켜주는 버팀대(frame)의 역할을 동시에 수행하는 것을 지칭한다.
도1a 내지 도1c를 참조하여 종래 반도체 장치용 리드프레임을 설명하면 다음과 같다. 여기서, 도1a는 리드프레임의 일부를 도시한 평면도이고, 도1b는 도1a의 i-i선 단면도이며, 도1c는 도1b의 ii영역을 확대 도시한 것이다.
먼저 도1a를 참조하면, 종래의 리드프레임은 평면상 대략 사각틀 형태를 하는 프레임(2)과, 상기 프레임(2)의 일측에서 내측으로 일정길이만큼 연장된 다수의 리드(4) 및 타이바(6)와, 상기 타이바(6)의 일단에 결합되고 일측이 다수의 리드(4)와 인접하며 차후 반도체 다이(도시되지 않음)가 탑재되는 다이패드(12)와, 상기 다이패드(12) 사이를 상호 연결하는 커넥팅바(14)와, 상기 다수의 리드(4) 및 타이바(6)에 결합되어 양단이 프레임(2)에 결합된 댐바(10)로 이루어져 있다.
여기서, 도1a는 리드프레임의 어느 한 유닛(unit)만을 도시한 것이며, 상술한 구조는 통상 다수의 행과 열을 이루며 어레이(array)된 형태를 한다.
도1b를 참조하면 상기 다이패드(12)는 상기 프레임(2)과 다른 평면을 이루고 있다. 이는 상기 다이패드(12)와 프레임(2)을 연결하는 타이바(6)에 다운셋 영역(8)이 형성되어 있기 때문이다. 즉, 상기 다이패드(12) 근처의 타이바(6)에는 리드프레임의 제조 공정중 2회에 걸쳐 다운셋 영역(8)이 형성됨으로써, 상기 다이패드(12)는 상기 프레임(2)에 비해 낮은 면을 갖게 된다. 이와 같이 타이바(6)에 다운셋 영역(8)을 형성하는 이유는, 상기 다이패드(12)에 반도체 다이가 탑재된 후, 몰딩 컴파운드(molding compound)로 몰딩되어도 비교적 얇은 두께의 반도체 장치가 구현되도록 하기 위함이다.
그러나, 이러한 종래의 반도체 장치용 리드프레임은 도1c에 도시된 바와 같이 제조 공정중 2회에 걸쳐 다운셋 영역이 형성됨으로써, 상기 다운셋 영역에 강한 응력이 집중되는 문제가 있다.
이러한 강한 응력 집중 현상은 상기 다운셋 영역에 다수의 마이크로 크랙을 유발시키고, 이에 따라 리드프레임의 취급중 다이패드가 심하게 흔들리거나 또는 다이패드가 상기 타이바로부터 분리되는 원인도 제공하는 문제가 있다.
따라서, 본 고안의 목적은 상기와 같은 종래의 문제를 해결하기 위해 안출한 것으로, 본 고안의 목적은 다이패드(die pad)와 연결된 타이바(tie bar)의 다운셋(down set) 영역의 응력 집중 및 마이크로 크랙(micro crack) 현상 등을 방지할 수 있는 반도체 장치용 리드프레임을 제공하는데 있다.
도1a는 종래의 반도체 장치용 리드프레임의 일부를 도시한 평면도이고, 도1b는 도1a의 i-i선 단면도이며, 도1c는 도1b의 ii영역을 확대 도시한 것이다.
도2a는 본 고안에 의한 반도체 장치용 리드프레임을 도시한 단면도이고, 도2b는 도2a의 iii영역을 확대 도시한 것이다.
-도면중 주요 부호에 대한 설명-
2; 프레임(frame) 4; 리드(lead)
6; 타이바(tie bar) 8; 다운셋 영역(down set portion)
10; 댐바(dam bar) 12; 다이패드(die pad)
14; 커넥팅바(connecting bar) 16; 코이닝부(coining portion)
상기한 목적을 달성하기 위해 본 고안은 평면상 대략 사각틀 형태를 하는 프레임과, 상기 프레임의 일측에서 내측으로 일정길이만큼 연장된 다수의 리드 및 타이바와, 상기 타이바의 일단에 결합되고 일측이 다수의 리드와 인접하며, 상기 타이바에는 다운셋 영역이 형성되어 상기 프레임보다 낮은 위치를 갖는 다수의 다이패드와, 상기 다이패드 사이를 상호 연결하는 커넥팅바와, 상기 다수의 리드 및 타이바에 결합되어 양단이 프레임에 결합된 댐바로 이루어진 반도체 장치용 리드프레임에 있어서, 상기 타이바에 형성된 다운셋 영역에는 응력집중을 방지할 수 있도록 일정 깊이의 코이닝부가 더 형성된 것을 특징으로 한다.
여기서, 이러한 타이바의 코이닝부는 리드프레임의 제조 공정중 타이바의 다운셋 영역 형성전에 형성함이 바람직하다.
이와 같이 하여 본 고안에 의한 반도체 장치용 리드프레임은 타이바의 다운셋 영역에 일정 깊이의 코이닝부가 형성됨으로써, 다운셋 영역 형성시 응력집중이 저하되는 장점이 있다. 즉, 코이닝부의 형성으로써 다운셋되는 타이바의 두께가 비교적 얇아지는 동시에 금속 조직은 치밀해져 강도(toughness)가 강화되는 장점이 있다.(단조 작용이라고도 함) 더불어, 상기와 같이 금속 조직이 치밀해짐으로써, 마이크로 크랙 현상도 억제되는 장점이 있다.
부가적으로 상기와 같은 장점에 의해 본 고안에 의한 리드프레임은 외부충격(stress)에 대하여 내성이 증가함으로써, 작업성이 향상되는 장점도 있다.
이하 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a를 참조하면, 본 고안에 의한 반도체 장치용 리드프레임을 도시한 단면도가 도시되어 있고, 도2b를 참조하면 도2a의 iii영역이 확대 도시되어 있다. 여기서, 종래 기술과 동일한 구조는 동일한 도면부호를 이용하기로 하며 본 고안의 설명중 도1a도 함께 참조하기로 한다.
도시된 바와 같이 본 고안에 의한 리드프레임은 평면상 대략 사각틀 형태를 하는 프레임(2)과, 상기 프레임(2)의 일측에서 내측으로 일정길이만큼 연장된 다수의 리드(4) 및 타이바(6)와, 상기 타이바(6)의 일단에 결합되고 일측이 다수의 리드(4)와 인접하며, 상기 타이바(6)에는 다운셋 영역(8)이 형성되어 상기 프레임(2)보다 낮은 위치를 갖는 다수의 다이패드(12)와, 상기 다이패드(12) 사이를 상호 연결하는 커넥팅바(14)와, 상기 다수의 리드(4) 및 타이바(6)에 결합되어 양단이 프레임(2)에 결합된 댐바(10)로 이루어져 있으며, 이러한 구조는 종래와 동일하다.
단, 본 고안은 도2a 및 도2b에 도시된 바와 같이 타이바(6)에 형성된 다운셋 영역(8)에 응력집중을 방지할 수 있도록 일정 깊이의 코이닝부(16)가 더 형성된 것을 특징으로 한다.
이러한 코이닝부(16)는 다이패드(12)와 가장 인접한 타이바(6)에 형성되어, 다른 타이바(6)의 두께보다 더욱 얇은 두께가 되도록 하며, 또한 상기 코이닝부(16)에 의해 전체적인 타이바(6)의 표면적도 약간 넓어지게 된다.
더불어, 상기 코이닝부(16)는 상기 다이패드(12)에서 반도체 다이(도시되지 않음)가 탑재되는 면의 반대면을 이루는 동시에 상기 다이패드(12)에 가장 근접한 타이바(6)의 다운셋 영역(8)에 형성되어 있다. 이와 같이 상기 코이닝부(16)를 다이패드(12)에 가장 근접한 타이바(6)의 다운셋 영역(8)에 형성하는 이유는, 상기영역에 응력집중이 발생하기 쉽고 또한 다이패드(12)에 직접적인 영향을 미치기 때문이다.
이러한 타이바(6)의 코이닝부(16) 형성은 도2b에 도시된 바와 같이 타이바(6)의 다운셋 영역(8)의 형성전에 미리 형성한다. 즉, 타이바(6) 및 다이패드(12)가 모두 평평한 상태에서 도시되지 않은 타발 기구를 이용하여 일정 깊이의 코이닝부(16)를 타이바(6)에 형성하며, 이어서 1차로 다운셋 영역을 포밍(forming) 기구를 이용하여 형성한다. 마지막으로, 상기 타이바(6)의 코이닝부(16)에 2차로 다운셋 영역(8)을 형성함으로써, 상기 타이바(6)에 연결된 다이패드(12)가 프레임(2)보다 낮은 위치에 위치하도록 한다. 이러한 코이닝부(16)는 상기 타이바(6)에서 모든 다운셋 영역(8)에 형성할 수도 있으나, 응력집중이 가장 심한 다이패드(12)와 가장 근접한 타이바(6)에만 형성함이 바람직하다.
이상에서와 같이 본 고안은 비록 상기의 실시예에 한하여 설명하였지만, 본 고안은 상기의 실시예로 한정되는 것은 아니며, 본 고안의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 고안에 의한 반도체 장치용 리드프레임은 타이바의 다운셋 영역에 일정 깊이의 코이닝부가 형성됨으로써, 다운셋 영역 형성시 응력집중이 저하되는 효과가 있다. 즉, 코이닝부의 형성으로써 다운셋되는 타이바의 두께가 비교적 얇아지는 동시에 금속 조직은 치밀해져 강도(toughness)가 강화되는 효과가 있다.(단조효과라고도 함) 더불어, 상기와 같이 금속 조직이 치밀해짐으로써, 마이크로 크랙 현상도 억제되는 효과가 있다.
부가적으로 상기와 같은 효과에 의해 본 고안에 의한 리드프레임은 외부충격(stress)에 대하여 내성이 증가함으로써, 작업성이 향상되는 효과도 있다.
Claims (1)
- 평면상 대략 사각틀 형태를 하는 프레임(2)과, 상기 프레임(2)의 일측에서 내측으로 일정길이만큼 연장된 다수의 리드(4) 및 타이바(6)와, 상기 타이바(6)의 일단에 결합되고 일측이 다수의 리드(4)와 인접하며, 상기 타이바(6)에는 다운셋 영역(8)이 형성되어 상기 프레임(2)보다 낮은 위치를 갖는 다수의 다이패드(12)와, 상기 다이패드(12) 사이를 상호 연결하는 커넥팅바(14)와, 상기 다수의 리드(4) 및 타이바(6)에 결합되어 양단이 프레임(2)에 결합된 댐바(10)로 이루어진 반도체 장치용 리드프레임에 있어서,상기 타이바(6)에 형성된 다운셋 영역(8)에는 응력집중을 방지할 수 있도록 일정 깊이의 코이닝부(16)가 더 형성된 것을 특징으로 하는 반도체 장치의 리드프레임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020020026192U KR200295743Y1 (ko) | 2002-09-02 | 2002-09-02 | 반도체 장치용 리드프레임 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020020026192U KR200295743Y1 (ko) | 2002-09-02 | 2002-09-02 | 반도체 장치용 리드프레임 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200295743Y1 true KR200295743Y1 (ko) | 2002-11-21 |
Family
ID=73128143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020020026192U KR200295743Y1 (ko) | 2002-09-02 | 2002-09-02 | 반도체 장치용 리드프레임 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200295743Y1 (ko) |
-
2002
- 2002-09-02 KR KR2020020026192U patent/KR200295743Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7972906B2 (en) | Semiconductor die package including exposed connections | |
JP2009500841A (ja) | 半導体デバイス | |
US6674156B1 (en) | Multiple row fine pitch leadless leadframe package with use of half-etch process | |
KR20000019724A (ko) | 반도체패키지 제조용 리드프레임 구조 | |
JP2003031730A5 (ko) | ||
JP4390317B2 (ja) | 樹脂封止型半導体パッケージ | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
KR20010037251A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JP2000294711A (ja) | リードフレーム | |
JP2020053420A5 (ko) | ||
JP4489791B2 (ja) | Qfnパッケージ | |
US6828659B2 (en) | Semiconductor device having a die pad supported by a die pad supporter | |
JP3176067U (ja) | 半導体装置 | |
KR200295743Y1 (ko) | 반도체 장치용 리드프레임 | |
US20070134845A1 (en) | Method of forming molded resin semiconductor device | |
JPH04242966A (ja) | 樹脂封止形半導体装置 | |
KR100873417B1 (ko) | 최적화된 dbc 패턴 및 단자 구조를 갖는 전력용 반도체모듈 | |
US20070158694A1 (en) | Semiconductor device and method of fabricating the same | |
JP2679913B2 (ja) | リードフレームの製造方法 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP2012146704A (ja) | 半導体装置、リードフレーム、及び半導体装置の製造方法 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
KR200331876Y1 (ko) | 반도체리드프레임의타이바와인너리드고정구조 | |
KR100633693B1 (ko) | 반도체 패키지의 파워바 구조 | |
JP2008053515A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
T201 | Request for technology evaluation of utility model | ||
T701 | Written decision to grant on technology evaluation | ||
FPAY | Annual fee payment |
Payment date: 20111025 Year of fee payment: 10 |
|
EXPY | Expiration of term |