TW201703213A - 半導體元件安裝用引線框架與半導體裝置及其製造方法 - Google Patents

半導體元件安裝用引線框架與半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201703213A
TW201703213A TW105115255A TW105115255A TW201703213A TW 201703213 A TW201703213 A TW 201703213A TW 105115255 A TW105115255 A TW 105115255A TW 105115255 A TW105115255 A TW 105115255A TW 201703213 A TW201703213 A TW 201703213A
Authority
TW
Taiwan
Prior art keywords
plating layer
plating
semiconductor element
mounting
metal plate
Prior art date
Application number
TW105115255A
Other languages
English (en)
Other versions
TWI593072B (zh
Inventor
Kaoru Hishiki
Ichinori Iidani
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201703213A publication Critical patent/TW201703213A/zh
Application granted granted Critical
Publication of TWI593072B publication Critical patent/TWI593072B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一種對金屬材料進行蝕刻時能夠防止端子脫離，且無需高價之程序，能夠底價制造的半導體元件安裝用引線框架、半導體裝置及其制造方法。半導體元件安裝用引線框架包括金屬板(10)、設於該金屬板的表面(11)上的半導體元件安裝區域(13)、形成於金屬板的表面上的半導體元件安裝區域周圍的內部端子用鍍層(20)及(21)、形成於金屬板背面上與內部端子用鍍層為相反側的位置的外部端子用鍍層(30)，內部端子用鍍層具有樹脂脫離防止結構，用於防止金屬板的表面被密封樹脂(80)覆蓋時從該密封樹脂脫離，而外部端子用鍍層不具有該樹脂脫離防止結構。

Description

半導體元件安裝用引線框架與半導體裝置及其製造方法
本發明係關於一種半導體元件安裝用引線框架與半導體裝置及其制造方法。
以便攜式設備為中心，半導體裝置(封裝)趨於小型化發展。隨之各種各樣的CSP(Chip Scale Package)被投入市場。其中，專利文獻1記載的半導體裝置其結構簡單，能夠實現低成本化，且能夠實現多腳化，因此作為FPBGA(Fine Pitch Ball Grid Array)的代替品受到期待。
根據專利文獻1記載的半導體裝置的制造方法，作為金屬材料主要使用引線框架用銅材，在一個面(表面側)上的引線接合部，以及另一面(背面側)上相當於半導體元件安裝部的相反面與引線接合部的相反面的外部連接端子面部分進行鍍層，從而完成半導體元件安裝用引線框架。
第13圖是表示專利文獻1記載的現有技術的半導體裝置的制造方法的圖。如第13圖所示，安裝半導體元件160，並通過接合線170連接半導體元件160的電極161與引線框架的引線接合部120，然後使用環氧樹脂180等對半導體元件160以及接合線170等進行密封。
第14圖是表示專利文獻1記載的現有技術的半導體裝置的制造方法的圖。如第14圖所示，以構成外部連接端子面的鍍層130作為蝕刻用掩膜，對銅材110進行蝕刻，使半導體元件安裝部114以及外部連接端子部115彼 此電獨立，最後切斷成封裝大小，完成單體封裝。在此，環氧樹脂密封之後對露出在其背面的金屬材料進行蝕刻的處理，特將其命名為凹蝕，以區別於形成引線框架圖形時進行的蝕刻。
第15圖是表示專利文獻1記載的現有技術的另一個半導體裝置的制造方法的圖。如第15圖所示，根據專利文獻1記載的另一個半導體裝置的制造方法，作為金屬材料主要使用引線框架用銅材110，在一個面(表面側)上的引線接合部120，以及另一面(背面側)上相當於半導體元件安裝部的相反面與引線接合部的相反面的外部連接端子面部分，形成鍍層130。然後，在背面側的整個面形成抗蝕劑的掩膜，並在表面側以上述形成的鍍層作為蝕刻用掩膜，從銅材的表面側開始以預定深度進行半蝕刻，完成半導體元件安裝用引線框架。然後，安裝半導體元件160，並通過接合線170連接半導體元件160的電極161與引線框架的引線接合部120，並使用環氧樹脂180等對半導體元件160以及接合線170等進行密封。
第16圖是表示專利文獻1記載的現有技術的另一個半導體裝置的制造方法的圖。如第16圖所示，以構成外部連接端子面的鍍層130作為蝕刻用掩膜，對銅材110進行凹蝕，使半導體元件安裝部114以及外部連接端子部115彼此電獨立，最後切斷成封裝大小，完成單體封裝。
根據專利文獻1記載的半導體裝置的制造方法，直到進行樹脂密封為止，各個端子部(引線接合部與外部連接端子部)通過金屬材料或其半蝕刻後的殘留部被連接，樹脂密封之後，會通過凹蝕除去金屬材料或其半蝕刻殘留部，無需使各個外部連接端子與外形框進行連接。因此，不需要歷來的引線框架等支持部，從而可提高設計靈活度，例如可以將外部連接端 子排列成2列以上，還可以用小型封裝尺寸實現多腳化。
<先前技術文獻> <專利文獻>
專利文獻1：(日本)特開平11-195742號公報
然而，如第14圖所示，專利文獻1記載的半導體裝置中，由於僅靠內部端子與密封樹脂的接觸來進行連接，因此密接強度弱。由此，樹脂密封後通過凹蝕對金屬材料進行蝕刻時，內部端子會從密封樹脂中脫離，導致成品率惡化而引發成本增加的問題。並且，半導體裝置受到外部沖擊等時，可能會造成其端子部脫離。另外，如第16圖所示，專利文獻1記載的半導體裝置中，提供了一種從內部端子的表面開始進行半蝕刻加工而使其成為下凹形狀，增加與密封樹脂的接觸面，來提高連接強度的方法。通過使內部端子具有下凹形狀，可提高端子與密封樹脂的密接性，然而，實施這種從表面開始進行半蝕刻加工的工序時有必要使用高價的蝕刻液，從而會造成成本增加的問題。
對此，本發明的目的在於提供一種即能夠防止在樹脂密封後通過凹蝕對金屬材料進行蝕刻時發生端子脫離，又無需高價的程序，而能夠低價制造的半導體元件安裝用引線框架與半導體裝置及其制造方法。
為了達成上述目的，本發明的一形態的半導體元件安裝用引線框架包括：金屬板；半導體元件安裝區域，設於所述金屬板的表面上；內部端子 用鍍層，形成於所述金屬板的所述表面上的所述半導體元件安裝區域的周圍；外部端子用鍍層，形成於所述金屬板的背面上與所述內部端子用鍍層為相反側的位置，其中，所述內部端子用鍍層具有樹脂脫離防止結構，用於防止所述金屬板的所述表面被密封樹脂覆蓋時從該密封樹脂脫離，所述外部端子用鍍層不具有所述樹脂脫離防止結構。
本發明的其他形態的半導體裝置包括：半導體元件安裝部，由具有倒錐形剖面形狀的金屬柱構成；引線部，由具有倒錐形剖面形狀的金屬柱構成，且配置於所述半導體元件安裝部的周圍；半導體元件，安裝於所述半導體元件安裝部的表面上；內部端子用鍍層，形成於所述引線部的表面上；外部端子用鍍層，形成於所述引線部的背面上；接合線，對所述半導體元件的電極與所述內部端子用鍍層進行電連接；密封樹脂，覆蓋所述半導體元件、所述內部端子用鍍層以及所述接合線，所述內部端子用鍍層具有樹脂脫離防止結構，用於防止從所述密封樹脂脫離，所述外部端子用鍍層不具有所述樹脂脫離防止結構。
本發明的其他形態的半導體元件安裝用引線框架的制造方法包括：由第1抗蝕層覆蓋金屬板的表面以及背面的工序；在所述金屬板的所述表面上的所述第1抗蝕層，形成具有倒梯形剖面形狀的開口，從而形成第1鍍層掩膜的工序；利用所述第1鍍層掩膜，在所述金屬板的所述表面上形成第1鍍層的工序；除去所述第1鍍層掩膜以及所述第1抗蝕層的工序；由第2抗蝕層覆蓋所述金屬板的所述表面以及所述背面的工序；在所述金屬板的所述背面上的所述第2抗蝕層形成開口，從而形成第2鍍層掩膜的工序；利用所述第2鍍層掩膜，在所述金屬板的所述表面上形成第2鍍層的 工序；除去所述第2鍍層掩膜以及所述第2抗蝕層的工序。
本發明的其他形態的半導體裝置的制造方法包括：在通過以上半導體元件安裝用引線框架的制造方法制造成的半導體元件安裝用引線框架的所述表面上的預定區域，安裝半導體元件的工序；通過引線接合來連接所述半導體元件的電極與所述第1鍍層的工序；在所述半導體元件安裝用引線框架的所述表面上進行樹脂密封的工序；以所述第2鍍層掩膜作為蝕刻掩膜，從所述金屬板的背面側開始進行蝕刻，形成具有錐形側面的金屬柱的工序；在所述金屬板的所述背面上進行樹脂密封的工序。
根據本發明，無需進行形成引線框架圖形的蝕刻，能夠通過簡單的制造工序進行低價制造，並能夠防止在樹脂密封後通過凹蝕對金屬材料進行蝕刻時發生端子脫離。另外，可實現高信頼性的半導體裝置，在半導體裝置受到外部沖擊等時端子部不會脫離。
10‧‧‧金屬板
11‧‧‧表面
12‧‧‧背面
13‧‧‧半導體元件安裝區域
14‧‧‧半導體元件安裝部
15‧‧‧引線部
20、21‧‧‧內部端子用鍍層
22‧‧‧粗化表面
30‧‧‧外部端子用鍍層
43、47‧‧‧鍍層掩膜
50~53‧‧‧半導體元件安裝用引線框架
60‧‧‧半導體元件
61‧‧‧電極
70‧‧‧接合線
80、81‧‧‧密封樹脂
100~103‧‧‧半導體裝置
第1圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的一個例子的圖。
第2圖是表示本發明的第1實施方式的半導體裝置的一個例子的圖。
第3圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的制造方法的前半一系列工序的圖。第3(a)圖是表示金屬板準備工序的一個例子的圖。第3(b)圖是表示第1抗蝕層形成工序的一個例子的圖。第3(c)圖是表示第1曝光工序的一個例子的圖。第3(d)圖是表示第1顯影工序的一個例子的圖。第3(e)圖是表示第1鍍層工序的一個例子的圖。 第3(f)圖是表示第1抗蝕層剝離工序的一個例子的圖。
第4圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的制造方法的後半一系列工序的圖。第4(a)圖是表示第2抗蝕層形成工序的一個例子的圖。第4(b)圖是表示第2曝光工序的一個例子的圖。第4(e)圖是表示第2顯影工序的一個例子的圖。第4(d)圖是表示第2鍍層工序的一個例子的圖。第4(e)圖是表示第2抗蝕層剝離工序的一個例子的圖。
第5圖是表示本發明的第1實施方式的半導體裝置的制造方法的一系列工序的圖。第5(a)圖是表示半導體元件安裝工序的一個例子的圖。第5(b)圖是表示引線接合工序的一個例子的圖。第5(c)圖是表示第1樹脂密封工序的一個例子的圖。第5(d)圖是表示蝕刻工序的一個例子的圖。第5(e)圖是表示第2樹脂密封工序的一個例子的圖。
第6圖是表示本發明的第2實施方式的半導體元件安裝用引線框架的一個例子的圖。
第7圖是表所本發明的第2實施方式的半導體裝置的一個例子的圖。
第8圖是表示本發明的第2實施方式的半導體元件安裝用引線框架的制造方法的一個例子的前半一系列工序的圖。第8(a）圖是表示金屬板準備工序的一個例子的圖。第8(b)圖是表示抗蝕層形成工序的一個例子的圖。第8(c)圖是表示第1曝光工序的一個例子的圖。第8(d)圖是表示本第1顯影工序的一個例子的圖。第8(e)圖是表示第1鍍層工序的一個例子的圖。第8(f)圖是表示第1抗蝕層剝離工序的一個例子的圖。
第9圖是表示本發明的第3實施方式的半導體元件安裝用引線框架的 一個例子的圖。
第10圖是表示本發明的第3實施方式的半導體裝置的一個例子的圖。
第11圖是表示本發明的第4實施方式的半導體元件安裝用引線框架的一個例子的圖。
第12圖是本發明的第4實施方式的半導體裝置的一個例子的圖。
第13圖是表示專利文獻1記載的現有技術的半導體裝置的制造方法的圖。
第14圖是表示專利文獻1記載的現有技術的半導體裝置的制造方法的圖。
第15圖是表示專利文獻1記載的現有技術的另一個半導體裝置的制造方法的圖。
第16圖是表示專利文獻1記載的現有技術的另一個半導體裝置的制造方法的圖。
以下慘照附圖來說明用於實施本發明的形態。
[第1實施方式]
第1圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的一個例子的圖。第1實施方式的半導體元件安裝用引線框架50包括金屬板10、內部端子用鍍層20、外部端子用鍍層30。並且，在金屬板10的表面11上形成有半導體元件安裝區域13。內部端子用鍍層20設於金屬板10的表面11上的半導體元件安裝區域13的周圍。另外，外部端子用鍍層30設於金屬板10的背面12上與內部端子用鍍層20為相反側的位置，以及與半 導體元件安裝區域13為相反側的位置。
另外，本實施方式中將說明為確保半導體元件安裝區域而未對其配置鍍層的形態，然而，也可以在半導體元件安裝區域配置與內部端子用鍍層20同等的鍍層。
作為金屬板10可以使用各種金屬材料，例如可以使用銅材或銅合金材，且優選使用通常的引線框架所采用的高強度金屬材料。關於金屬板10的厚度，考慮到易處理性等，優選在50~200μm的範圍進行選擇。考慮到凹蝕的生產性，更優選使用厚度50~150μm的金屬板。在此，關於金屬板10，將用於安裝半導體元件並與之電連接的內部端子用鍍層20的圖形化面，以下稱之為表面11，將用於與外部裝置電連接的外部端子用鍍層30的圖形化面，以下稱之為背面12。
內部端子用鍍層20是用於形成內部端子的鍍層，內部端子通過引線接合，與安裝在半導體元件安裝區域13的半導體元件(第1圖中未圖示)的電極構成連接。因此，為了使半導體元件被安裝在半導體元件安裝區域13時能夠通過接合線與半導體元件的電極進行連接，在與半導體元件安裝區域13為同一面的金屬板10的表面11上、且半導體元件安裝區域13的周圍形成內部端子用鍍層20。
內部端子用鍍層20具有用於防止從密封樹脂脫離的樹脂脫離防止結構。具體如第1圖所示，內部端子用鍍層20具有倒梯形的剖面形狀，並具有倒錐形的側面。通過具備這種形狀，在金屬板10的表面11被密封樹脂覆蓋時，能夠防止從密封樹脂脫離而造成不良問題。即，由於具有倒梯形的形狀，前端擴張的部分構成牽引密封樹脂的狀態，而構成內部端子用鍍層 20不易脫離的狀態。本實施方式的內部端子用鍍層20，如上所述，由於具有前端比根部寬的形狀，因此能夠有效防止樹脂脫離。
可根據用途將內部端子用鍍層20的倒梯形或倒錐形的錐角設定成各種角度，例如可以設定成30°以上70°以下。在此，形成倒梯形的剖面形狀或倒錐形的側面形狀時，例如采用對具有上述形狀的鍍層掩膜進行曝光的方法，就此詳情後述。
外部端子用鍍層30是具備用於連接外部裝置的外部端子的功能的鍍層30。外部端子用鍍層30沒有必要防止樹脂脫離，因此可以形成具有通常的矩形剖面形狀的鍍層。另外，外部端子用鍍層30形成於金屬板10的背面12上與內部端子用鍍層20以及半導體元件安裝區域13為相反側的位置上。
第2圖是表示本發明的第1實施方式的半導體裝置的一個例子的圖。第1實施方式的半導體裝置100包括半導體元件安裝部14、引線部15、內部端子用鍍層20、外部端子用鍍層30、半導體元件60、接合線70、密封樹脂80與81。
對第1圖所示的半導體元件安裝用引線框架50的金屬板10，以外部端子用鍍層30作為蝕刻掩膜，從背面12側開始進行蝕刻，使半導體安裝區域13以及各內部端子用鍍層20彼此分離，構成半導體元件安裝部14以及引線部15。半導體元件安裝部14以及引線部15是具有倒錐形側面形狀的金屬柱。在引線部12的表面11上形成有內部端子用鍍層20，在背面12上形成有外部端子用鍍層30。另外，在半導體元件安裝部14的表面11上安裝有半導體元件60，在背面12上形成有外部端子用鍍層30。
另外，半導體元件60的電極61通過接合線70連接於內部端子用鍍層 20的表面上。在半導體元件安裝部14以及引線部15 表面11上覆蓋密封樹脂80，即，半導體元件60、內部端子用鍍層20以及接合線70被密封樹脂80密封。另外，半導體元件安裝部14、引線部15以及外部端子用鍍層30的側面被密封樹脂81密封，外部端子用鍍層30的表面作為外部連接端子從密封樹脂81露出。
在此，將第1圖所示狀態的半導體元件安裝用引線框架50加工成第2圖的半導體裝置100時，采用先由密封樹脂80密封半導體元件安裝部14以及引線部15的表面11，然後從金屬板10的背面12側開始進行蝕刻的程序。此時，隨著金屬板10的蝕刻的進行，半導體元件安裝部14以及引線部15分離，最終的支撐處將僅剩下由密封樹脂80支撐的內部端子用鍍層20與引線部15的接合。進行蝕刻時要在金屬板10上噴射蝕刻液，因此，金屬板10會被上施加一定強度的壓力。即，內部端子用鍍層20與密封樹脂80必須具備能夠承受該蝕刻壓力的接合力。在本實施方式的半導體裝置100中，內部端子用鍍層20具有倒梯形的剖面形狀、倒錐形的側面形狀，由周長比根部寬的側面部構成與密封樹脂80卡合的狀態，因此能夠有效防止引線部15的端子脫離。
在此，背面12側的密封樹脂81可以是與表面11側的密封樹脂80相同的樹脂，也可以是不同的樹脂。從整體的整合性的觀點而言，優選由相同的樹脂構成。
接下來，關於本發明的第1實施方式的半導體元件安裝用引線框架的制造方法進行說明。
第3圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的 制造方法的前半一系列工序的圖。
第3(a)圖是表示金屬板準備工序的一個例子的圖。金屬板準備工序中，準備金屬板10。在此，作為金屬板10，如上所述，例如可以使用厚度為50~200μm的銅板。
第3(b)圖是表示第1抗蝕層形成工序的一個例子的圖。第1抗蝕層形成工序中，首先在金屬板10的兩面形成抗蝕層40，由抗蝕層40覆蓋金屬板10的表面11以及背面12的整體。形成抗蝕層40時，可以使用各種抗蝕劑，例如，可以在金屬板10的兩面層壓幹膜抗蝕劑。另外，對幹膜抗蝕劑的種類、厚度並無特別限定，通常使用感光部硬化的負性膜。另外也可以使用正性的幹膜抗蝕劑。另外，也可以塗敷液體狀的光致抗蝕劑。抗蝕層40的厚度根據要形成的圖形的線寬‧線間距離而定，多采用15~40μm的範圍。
第3(c)圖是表示第1曝光工序的一個例子的圖。第1曝光工序中，對抗蝕層40進行圖形曝光，該圖形用於在預定位置形成預定形狀的內部端子用鍍層20。在此，與一般的方法同洋，使形成有圖形的光掩膜(未圖示)緊貼於抗蝕層40，並通過照射紫外線，使光掩膜的圖形曝光於幹膜抗蝕劑。此時，對用於安裝半導體元件60的面的側即表面11側，及其相反側即成為外部連接端子的背面12側進行區別。在表面11側曝光內部端子用鍍層20的鍍層圖形，在背面12側則進行全面曝光而不進行圖形化。
在此，曝光時利用紫外線的散射光進行曝光，通過使散射光斜方向射入來進行圖形化，以形成倒梯形的剖面形狀。如第3(c)圖所示，以可以使非硬化抗蝕層40成為倒梯形的剖面形狀的方式，照射紫外線的散射光， 被照射散射光的部分成為硬化部分41。
第3(d)圖是表示第1顯影工序的一個例子的圖。第1顯影工序中，對曝光工序後的抗蝕層40進行顯影，溶解除去未硬化的部分，形成開口部42。至此，完成鍍層掩膜43。在此，作為抗蝕層40使用堿性顯影的光致抗蝕劑的情況下，使用指定的顯影液。如上所述，制成在金屬板10的表面11側形成有預定形狀的開口部42的、用於內部端子用鍍層20的抗蝕掩膜。
在此，第3(b)圖~第3(d)圖是第1鍍層掩膜形成工序。通過第1鍍層掩膜形成工序，形成具有倒梯形的剖面形狀，即具有倒錐形的側面形狀的開口部42的鍍層掩膜43。
第3(e)圖是表示第1鍍層工序的一個例子的圖。第1鍍層工序中，在鍍層掩膜43的開口部42進行鍍層，形成內部端子用鍍層20。關於鍍層的金屬，考慮到其耐熱性、與半導體元件接合的引線接合性等，通常以電鍍進行Ni、Pd、Au、Ag等的單層鍍膜或2種以上的疊層鍍膜。如上所述，由於鍍層掩膜43的開口部42具有倒錐形的形狀，因此可以在金屬板10的表面11上進行錐形鍍層。
如上所述，錐形鍍層的目的在於，提高在安裝有半導體元件60並進行了引線接合的半導體元件安裝側封入密封樹脂80之後的內部端子的連接強度。例如，通過將錐形鍍層的錐角設為30°以上70°以下，能夠獲得連接強度充分高的錐形鍍層。錐形鍍層的錐角小於30°時，可能難以使密封樹脂80充填於內部端子用鍍層20之間，或出現漏充。另外，錐角超過70°時，密封樹脂80與內部端子用鍍層20的連接強度不足，凹蝕後的端子可能會發生剝離。例如，使用Ni形成錐形鍍層，提高與密封樹脂80的密接性之後，考慮 到與半導體元件60進行連接時的引線接合性，可以進行Au鍍層、Ag鍍層以及/或Pd鍍層的疊層鍍層。
第3(f)圖是表示第1抗蝕層剝離工序的一個例子的圖。抗蝕層剝離工序中，剝離鍍層掩膜43以及背面12的抗蝕層41。在此，作為抗蝕層40使用堿性顯影的光致抗蝕劑的情況下，使用指定的剝離液。
第4圖是表示本發明的第1實施方式的半導體元件安裝用引線框架的制造方法的後半一系列工序的圖。
第4(a)圖是表示第2抗蝕層形成工序的一個例子的圖。第2抗蝕層形成工序中，在經過鍍層圖形化而形成有內部端子用鍍層20的金屬板10的兩面11、12的整體上形成抗蝕層44。形成抗蝕層44時可以使用各種抗蝕劑，例如可以層壓幹膜抗蝕劑來形成抗蝕層44。對於幹膜抗蝕劑的種類、厚度並無特別限定，通常使用感光部硬化的負性抗蝕劑。此外，也可以是正性幹膜抗蝕劑。另外，還可以塗敷液體狀的光致抗蝕劑。抗蝕層44的厚度根據所要形成的圖形的線寬‧線間距離而定，多采用15~40μm的範圍。
第4(b)圖是表示第2曝光工序的一個例子的圖。第2曝光工序中，對抗蝕層44進行圖形曝光，該圖形用於在預定位置形成預定形狀的外部端子用鍍層30。在此，與一般的方法同洋，使形成有圖形的光掩膜緊貼於抗蝕層40，並通過照射紫外線，使光掩膜的圖形曝光於抗蝕層44。在表面11側，對內部端子用鍍層20的鍍層圖形上層壓的抗蝕層44進行全面曝光，而在背面12側，進行外部端子用鍍層30的鍍層圖形曝光。在此，背面12側形成通常的鍍層即可，因此可以照射並非是散射光的一般性的紫外線。另外，被照射紫外線的抗蝕層44成為硬化部分45。
第4(e)圖是表示第2顯影工序的一個例子的圖。第2顯影工序中，通過顯影，溶解除去未硬化部分的抗蝕層44，形成開口部46。至此，在背面12側形成鍍層掩膜47。在此，作為抗蝕層44使用堿性顯影的光致抗蝕劑的情況下，使用指定的顯影液。
如上所述，在金屬板10的背面12側形成具有預定形狀的開口部46的、用於外部端子用鍍層30的鍍層掩膜47。在此，第4(a)圖~第4(e)圖是第2鍍層掩膜形成工序。
第4(d)圖是表示第2鍍層工序的一個例子的圖。第2鍍層工序中，在鍍層掩膜47的開口部46進行鍍層。關於鍍層的金屬，考慮到其耐熱性、與外部裝置的焊錫接合性等，可以通過通常的電鍍，形成Ni、Pd、Au等的單層鍍層或2種以上的疊層鍍層。例如，可以是0.5μm的Ni鍍層、0.01μm的Pd鍍層、0.003μm的Au鍍層。尤其是，為了防止凹蝕後的外部端子用鍍層30發生下垂或毛刺，可以采用Ni鍍層的加厚鍍層。進行Ni鍍層的加厚鍍層的目的在於，防止凹蝕後的外部端子用鍍層30的下垂或毛刺，例如，通過氨基磺酸鎳鍍層形成厚度為2μm以上20μm以下的Ni鍍層。然後，形成0.01μm的Pd鍍層、0.003μm的Au鍍層，由此能夠防止凹蝕後的外部端子用鍍層30發生下垂或毛刺。Ni鍍層的厚度小於2μm時，凹蝕後的外部端子用鍍層30可能會發生下垂或毛刺。另一方面，Ni鍍層超過20μm時，鍍層厚度過厚而會造成生產性降低。因此，作為外部端子用鍍層30的一部分，可以形成2μm以上20μm以下範圍的Ni鍍層。如上所述，外部端子用鍍層30可由多層的鍍層構成。
第4(e)圖是表示第2抗蝕層剝離工序的一個例子的圖。第2抗蝕層 剝離工序中，剝離表面11側的抗蝕層45以及背面12側的鍍層掩膜47。在作為抗蝕層44使用堿性顯影型的光致抗蝕劑的情況下，第2抗蝕層剝離工序中使用指定的剝離液。
然後，可切成薄片狀並根據需要進行清洗，而獲得本發明的第1實施方式的半導體元件安裝用引線框架。
接下來，關於使用本發明的第1實施方式的半導體元件安裝用引線框架的半導體裝置的制造方法進行說明。
第5圖是表示本發明的第1實施方式的半導體裝置的制造方法的一個例子的一系列工序的圖。
第5(a)圖是表示半導體元件安裝工序的一個例子的圖。半導體元件安裝工序中，在半導體元件安裝用引線框架50的半導體元件安裝區域13上安裝半導體元件60。在此，安裝半導體元件60時，在半導體元件安裝用引線框架50的表面11側的半導體元件安裝區域13上，可以使用晶片膏等安裝半導體元件60。在此，作為晶片膏可以使用銀膏等。
第5(b)圖是表示引線接合工序的一個例子的圖。引線接合工序中，通過接合線70的引線接合將半導體元件60的電極61電連接於內部端子用鍍層20。作為接合線70可以使用金線或銅線等20~40μmφ大小的線。
第5(c)圖是表示第1樹脂密封工序的一個例子的圖。第1樹脂密封工序中，在金屬板10的表面11上充填密封樹脂80，對金屬板10的半導體元件安裝側即表面11側進行樹脂密封。在此，作為密封樹脂80可以使用例如環氧樹脂等。
第5(d)圖是表示蝕刻工序的一個例子的圖。蝕刻工序中，以外部端 子用鍍層30作為蝕刻掩膜，從背面12側開始對金屬板10進行蝕刻。如上所述，通過對金屬板10進行凹蝕加工，使半導體元件安裝部14以及引線部15獨立。在此，蝕刻加工中，通過從外部端子用鍍層30側的一個方向開始進行凹蝕，凹蝕後的半導體元件安裝部14以及引線部15的剖面形狀成為倒梯形的形狀，即成為倒錐形的側面形狀，從而能夠防止從密封樹脂81脫離的不良問題。例如，在蝕刻工序中，使用噴嘴將用於凹蝕的銅蝕刻液噴射在半導體裝置安裝用引線框架50的背面12側，此時可以通過調整噴射壓與噴射時間以及噴嘴搖動角度等，將凹蝕後的半導體元件安裝部14以及引線部15的剖面形狀調整成倒梯形。
第5(e)圖是表示第2樹脂密封工序的一個例子的圖。第2樹脂密封工序中，對金屬板10的凹蝕加工後的背面12側進行樹脂密封。該第2樹脂密封工序是用於防止凹蝕後半導體元件安裝部14以及引線部15的側面露出而發生氧化及變色等的劣化，同時防止半導體元件安裝部14以及引線部15發生脫離的有效方法。
最後，通過切割等方法，按單體封裝尺寸進行切斷。如上所述，引線框架的制造工序中，不使用蝕刻工序就能夠獲得半導體元件安裝用引線框架。
根據本發明的第1實施方式的半導體元件安裝用引線框架與半導體裝置及其制造方法，通過采用內部端子用鍍層20具有倒梯形剖面形狀的結構，能夠有效防止內部端子用鍍層20脫離密封樹脂80。另外，通過凹蝕加工使半導體元件安裝部14以及引線部15也構成倒錐形的形狀，在背面12側也能夠有效防止包含外部端子用鍍層30的半導體元件安裝部14以及引線 部15的脫離。
[第2實施方式]
第6圖是表示本發明的第2實施方式的半導體元件安裝用引線框架的一個例子的圖。
如第6圖所示，第2實施方式的半導體元件安裝用引線框架51，其金屬板10以及外部端子用鍍層30的結構與第1圖所示的第1實施方式的半導體元件安裝用引線框架50相同，而內部端子用鍍層21的結構與第1實施方式的半導體元件安裝用引線框架50不同。
如第6圖所示，內部端子用鍍層21與外部端子用鍍層30同洋具有矩形的剖面形狀，而表面22是經粗化的結構。由於具備該粗化的表面22，能夠提高內部端子用鍍層21與密封樹脂80的接合性。
關於內部端子用鍍層21的表面22的粗化，只要能夠對表面22進行粗化，可以采用各種方法進行，例如，通過可以進行粗化鍍層的粗化鍍浴來對內部端子用鍍層21進行鍍層。粗化鍍層的目的在於，提高在安裝了半導體元件60並進行了引線接合的半導體元件安裝側封入密封樹脂80之後的內部端子用鍍層21的連接強度。例如，通過氯類Ni粗化鍍層進行Pd鍍層之後的鍍層表面的表面粗糙度(Ra)為0.2μm以上0.7μm以下時，能夠獲得連接強度充分高且可以進行接合的粗化鍍層。鍍層表面粗糙度(Ra)小於0.2μm時，密封樹脂80與內部端子用鍍層21的連接強度不足，凹蝕後可能會發生端子剝離。另外，鍍層表面粗糙度(Ra)超過0.7μm時，有必要加厚鍍層，而會造成生產性降低。如上所述，粗化鍍層，只要其表面被粗化即可，可以是Pd等的單層粗化鍍層，還可以是在Ni等的粗化鍍層上進 行Pd、Au、Ag等的貴金屬鍍層而成的疊層鍍層。
另外，以上說明了內部端子用鍍層21的剖面形狀為矩形的情況，而內部端子用鍍層21的剖面形狀並不限定於矩形。例如，如第1實施方式所述，剖面形狀也可以是倒梯形等。在此情況下，通過形狀所具有的効果、經粗化的表面所具有的効果，能夠提高內部端子用鍍層21的連接強度。
由於具有該結構，第2實施方式的半導體元件安裝用引線框架51，能夠有效防止內部端子用鍍層21的樹脂脫離。在此，除了內部端子用鍍層21之外的其他結構要素與第1實施方式的半導體元件安裝用引線框架50同洋，因此采用相同的慘照符號，並省略其說明。
第7圖是表示本發明的第2實施方式的半導體裝置101的一個例子的圖。內部端子用鍍層21的表面22被粗化，與密封樹脂80的接合性得以充分提高，這一點與第1實施方式的半導體裝置100同洋。另外，其他結構要素與第1實施方式的半導體裝置100同洋，因此對各結構要素采用相同的慘照符號，並省略其說明。
以下，關於本發明的第2實施方式的半導體元件安裝用引線框架的制造方法進行說明。在此，關於第2實施方式的半導體元件安裝用引線框架的制造方法，將重點說明與第1實施方式的半導體元件安裝用引線框架的制造方法不同之處，而關於相同或類似的內容，將省略或間化其說明。
第8圖是表示本發明的第2實施方式的半導體元件安裝用引線框架的制造方法的一個例子的前半一系列工序的圖。
第8(a)圖是表示金屬板準備工序的一個例子的圖，第8(b)圖是表示抗蝕層形成工序的一個例子的圖。金屬板準備工序以及抗蝕層形成工序 與第3(a)圖、(b)所示的第1實施方式的半導體元件安裝用引線框架同洋，因此對各結構要素采用相同的慘照符號，並省略其說明。
第8(c)圖是表示第1曝光工序的一個例子的圖。第1曝光工序中，不同點在於不使用紫外線的散射光，而使用一般的紫外線。因此，抗蝕層40的硬化部分41從上方被垂直照射紫外線，而形成相對於金屬板10的表面11大體垂直的結構。其他內容與第3(c)圖中說明的內容相同，因此省略重復。
第8(d)圖是表示第1顯影工序的一個例子的圖。通過顯影形成的開口部42a具有相對於金屬板10的表面11大體垂直的側面。在此，其他內容與第3(d)圖中說明的內容同洋，因此省略重復。另外，第8(b)圖~第8(d)圖的第1鍍層掩膜形成工序也與第3(b)圖~第3(d)圖同洋。
第8(e)圖是表示第1鍍層工序的一個例子的圖。第1鍍層工序中，利用可形成粗化表面22的粗化鍍浴來進行鍍層，形成內部端子用鍍層21。粗化鍍層的目的在於，在安裝了半導體元件並進行了引線接合的半導體元件安裝側封入第1樹脂之後，使內部端子具有強的連接強度，例如，通過氯類Ni粗化鍍層進行Pd鍍層之後的鍍層表面的表面粗糙度(Ra)為0.2μm以上0.7μm以下，能夠獲得連接強度充分高的粗化鍍層。另外，進行Ni粗化鍍層之後，考慮到與半導體元件進行連接時的引線接合性，一般會進行Au鍍層、Ag鍍層及Pd鍍層的疊層鍍層。
第8(f)圖是表示第1抗蝕層剝離工序的一個例子的圖。其與第3(f)圖所示的第1實施方式的半導體元件安裝用引線框架相同，因此對各結構要素采用相同的慘照符號，並省略其說明。
接下來，按照與第1實施方式的半導體元件安裝用引線框架50的制造方法的第4(a)圖~(e)相同的工序實施即可。由此，能夠制造出密封樹脂80與內部端子用鍍層21的接合性高的半導體元件安裝用引線框架51。
本發明的第2實施方式的半導體裝置101的制造方法，除了內部端子用鍍層21結構之外，其他內容與第5圖中說明的第1實施方式的半導體裝置100的制造方法相同，因此省略相關說明。
[第3實施方式]
第9圖是表示本發明的第3實施方式的半導體元件安裝用引線框架的一個例子的圖。第3實施方式的半導體元件安裝用引線框架52其不同於第1實施方式的半導體元件安裝用引線框架50之處在於，在金屬板10的與表面11上的半導體元件安裝區域13為相反側的背面12上的位置，並未形成外部端子用鍍層30。
如上所述，無需在半導體元件安裝區域13的背面12側設置外部端子用鍍層30，可以采用如第9圖所示的結構。其他結構要素與第1實施方式的半導體元件安裝用引線框架同洋，因此對相同的結構要素采用相同的慘照符號，並省略其說明。
第10圖是表示本發明的第3實施方式的半導體裝置的一個例子的圖。第3實施方式的半導體裝置102其不同於第1實施方式的半導體裝置100之處在於，不具備對金屬板10進行加工而形成的半導體元件安裝部14。因此，無需將半導體元件60設置在半導體元件安裝部14上，而可以通過蝕刻工序除去該部分，構成由密封樹脂80、81保持半導體元件60的結構。
第3實施方式的半導體元件安裝用引線框架的制造方法，相當於在第1 實施方式的半導體元件安裝用引線框架的制造方法的第4(b)圖~(d)的第2鍍層掩膜形成工序中，以半導體元件安裝區域13相反側位置的抗蝕層44作為硬化部分45，並不形成開口部46。
另外，除了在蝕刻工序中通過蝕刻除去半導體元件安裝區域13這一點，第3實施方式的半導體裝置的制造方法與第5圖說明的半導體裝置的制造方法同洋。
[第4實施方式]
第11圖是表示本發明的第4實施方式的半導體元件安裝用引線框架的一個例子的圖。第4實施方式的半導體元件安裝用引線框架53其不同於第2實施方式的半導體元件安裝用引線框架51之處在於，在金屬板10的與表面11上的半導體元件安裝區域13為相反側的背面12上的位置，並未形成外部端子用鍍層30。
如上所述，無需在半導體元件安裝區域13的背面12側設置外部端子用鍍層30，可以采用如第11圖所示的結構。其他結構要素與第2實施方式的半導體元件安裝用引線框架同洋，因此對相同的結構要素采用相同的慘照符號，並省略其說明。
第12圖是表示本發明第4實施方式的半導體裝置的一個例子的圖。第4實施方式的半導體裝置103其不同於第2實施方式的半導體裝置101之處在於，不具備對金屬板10進行加工而形成的半導體元件安裝部14。因此，無需將半導體元件60設置在半導體元件安裝部14上，而可以通過蝕刻工序除去該部分，構成由密封樹脂80、81保持半導體元件60的結構。
在此，第4實施方式的半導體元件安裝用引線框架的制造方法，相當 於在第2實施方式的半導體元件安裝用引線框架的制造方法的第4(b)圖~(d)的第2鍍層掩膜形成工序中，以半導體元件安裝區域13相反側位置的抗蝕層44作為硬化部分45，且不形成開口部46。
另外，除了在蝕刻工序中通過蝕刻除去半導體元件安裝區域13這一點，第4實施方式的半導體裝置的制造方法與第5圖中說明的半導體裝置的制造方法同洋。
[實施例]
[實施例1]
以下，根據第8圖以及第4圖所示的流程圖，說明本發明的半導體元件安裝用引線框架與半導體元件安裝用引線框架的制造方法的實施例。
作為金屬板10使用厚度0.125mm的銅類合金材(古河電工制EFTEC64-T)，並在兩面層壓了幹膜抗蝕劑(旭日化成制2558)(慘照第8(b)圖)。
然後，按照預定圖形進行兩面曝光、顯影，形成了在內部端子用鍍層21的必要部分設有開口的鍍層掩膜43a(慘照第8(c)圖、(d))。
然後，在從上述形成的抗蝕劑掩膜12的開口部露出的金屬板10上，通過氯類鎳鍍浴進行粗化鍍層，依次以5μm的Ni、0.01μm的Pd的厚度形成了內部端子用鍍層21(慘照第8(e)圖)。
接下來，剝離鍍層掩膜43a以及抗蝕層41(慘照第8(f)圖)。
在此，內部端子用鍍層21的鍍層表面22的粗糙度(Ra)為0.2μm。測定表面粗糙度(Ra)時使用了奧林巴斯制OLS3000(慘照第8(f)圖)。
然後，在兩面層壓了幹膜抗蝕劑44(旭化成制2558)(慘照第4(a) 圖)。
然後，按預定圖形對兩面進行曝光、顯影，形成了在外部端子用鍍層30的必要部分設有開口的鍍層掩膜47(慘照第4(b)圖、(c))。
接下來，在從上述形成的鍍層掩膜47的開口部46露出的金屬板10上，通過氨基磺酸鎳鍍浴以2μm的Ni、0.01μm的Pd、0.003μm的Au的厚度依次進行鍍層，形成了外部端子用鍍層30(慘照第4(d)圖)。
然後，剝離鍍層掩膜47以及抗蝕層45(慘照第4(e)圖)。
然後，切割成薄片狀，並根據需要進行清洗。如上所述，獲得了本發明的引線框架。
接下來，使用通過上述工序獲得的半導體元件安裝用引線框架51，安裝半導體元件60並通過接合線進行連接之後，使用環氧樹脂80在表面11側進行了第一樹脂封入(慘照第5(a)圖~(c))。
然後，以背面12側形成的外部端子用鍍層30作為蝕刻掩膜，對金屬板10進行了凹蝕加工(慘照第5(d)圖)。
然後，使用環氧樹脂81從背面12側進行了第二樹脂封入(慘照第5(e)圖)。
然後，通過鋸斷進行小片化，制作了半導體裝置。
[實施例2~5、比較例]
表1表示實施例2~5、比較例的各項設定。
[表1]
實施例2中，內部端子用鍍層21的表面粗糙度(Ra)如表1所示。其他與實施例1的方法相同。
實施例3中，如第3(c)圖中說明的那樣，形成用於鍍層掩膜43的抗蝕層40圖形時，曝光工序中使用散射光，形成剖面形狀為倒梯形的開口部42(參照第3(d)圖)。然後，進行鍍層，內部端子用鍍層20的錐角如表1所示(參照第2圖(f))。測定錐角時，使用尼康制的測定顯微鏡MM-60，算出了測定值。其他結構要素與實施例1的方法相同。
實施例4中，與實施例3同樣，內部端子用鍍層20的錐角如表1所示。其他結構要素與實施例1的方法相同。
實施例5中，作為外部端子用鍍層30的鍍層，依次按20μm的Ni、0.01μm的Pd、0.003μm的Au的厚度進行鍍層，形成了外部端子用鍍層30(參照第3(d)圖)。其他結構要素與實施例1的方法相同。
比較例中，如表1所示，內部端子用鍍層具有一般的剖面矩形的形狀，也未進行表面粗化。其他結構要素與實施例1的方法相同。
其次，作為效果確認，對實施例1~5的內部端子用鍍層20、21的密封樹脂密接性進行了確認，並對外部端子用鍍層30進行了下垂以及毛刺等外 觀確認。
關於內部端子用鍍層20、21的密封樹脂密接性的確認，樹脂密封後通過凹蝕對金屬材料進行蝕刻中，確認了是否發生內部端子用鍍層20、21從密封樹脂脫離的不良情況。未發生脫離不良的情況視為“○”，一部分發生了脫離不良的情況視為“×”。本發明的實施例1~5均未發生脫離不良，而比較例中有數個內部端子鍍層發生了脫離不良。確認到本實施例的半導體元件安裝用引線框架以及半導體裝置能夠有效防止內部端子用鍍層20、21的樹脂脫離。
並且，在構成半導體裝置的狀態下，使用顯微鏡對半導體裝置底面的金屬層或電極層周緣部的密封樹脂的狀態進行了觀察。外部端子用鍍層30未發生下垂或毛刺的情況視為“○”，一部分發生了下垂或毛刺的情況視為“×”。其結果如表1所示。
實施例1~5以及比較例的樣品均未見樹脂密封部或電極端子的下垂、毛刺或欠缺等，獲得了良好的結果。
如上所述，實施例1~5的樣品在密封樹脂密接性及外部端子外觀的兩方面均顯示出優良的結果。
以上，詳細說明了本發明所優選的實施方式以及實施例，而本發明並不限定於上述的實施方式以及實施例，只要不脫離本發明的範圍，可以對上述實施方式以及實施例進行各種變更以及置換。
10‧‧‧金屬板
11‧‧‧表面
12‧‧‧背面
13‧‧‧半導體元件安裝區域
20‧‧‧內部端子用鍍層
30‧‧‧外部端子用鍍層
50‧‧‧半導體元件安裝用引線框架

Claims (30)

  1. 一種半導體元件安裝用引線框架，其包括：金屬板；半導體元件安裝區域，設於所述金屬板的表面上；內部端子用鍍層，形成於所述金屬板的所述表面上的所述半導體元件安裝區域的周圍；以及外部端子用鍍層，形成於所述金屬板的背面上與所述內部端子用鍍層為相反側的位置，其中，所述內部端子用鍍層具有樹脂脫離防止結構，用於防止所述金屬板的所述表面被密封樹脂覆蓋時從該密封樹脂脫離，所述外部端子用鍍層不具有所述樹脂脫離防止結構。
  2. 根據申請專利範圍1之半導體元件安裝用引線框架，其中，所述樹脂脫離防止結構是由具有倒梯形剖面形狀的所述內部端子用鍍層構成的倒錐形的結構。
  3. 根據申請專利範圍2之半導體元件安裝用引線框架，其中，所述倒錐形的錐角為30°以上70°以下。
  4. 根據申請專利範圍1至3中任一項之半導體元件安裝用引線框架，其中，所述樹脂脫離防止結構是所述內部端子用鍍層的表面被粗化的結構。
  5. 根據申請專利範圍4之半導體元件安裝用引線框架，其中，所述內部端子用鍍層為多層鍍層。
  6. 根據申請專利範圍4或5之半導體元件安裝用引線框架，其中，所述內部端子用鍍層的所述表面由粗化鍍層形成。
  7. 根據申請專利範圍6之半導體元件安裝用引線框架，其中，所述內部端子用鍍層的表面粗糙度Ra為0.2μm以上0.7μm以下。
  8. 根據申請專利範圍1至7中任一項之半導體元件安裝用引線框架，其中，所述內部端子用鍍層比所述外部端子用鍍層厚。
  9. 根據申請專利範圍1至8中任一項之半導體元件安裝用引線框架，其中，所述外部端子用鍍層具有矩形的剖面形狀且具有平滑的表面。
  10. 根據申請專利範圍1至9中任一項之半導體元件安裝用引線框架，其中，在所述金屬板的所述背面上依次疊層Ni鍍層、Pd鍍層、Au鍍層，從而構成所述外部端子用鍍層。
  11. 根據申請專利範圍10之半導體元件安裝用引線框架，其中，所述Ni鍍層的厚度為2μm以上20μm以下。
  12. 根據申請專利範圍1至11中任一項之半導體元件安裝用引線框架，其中，在所述金屬板的所述背面上與所述半導體元件安裝區域為相反側的位置，還形成有所述外部端子用鍍層。
  13. 一種半導體裝置，其包括：半導體元件安裝部，由具有倒錐形剖面形狀的金屬柱構成； 引線部，由具有倒錐形剖面形狀的金屬柱構成，且配置於所述半導體元件安裝部的周圍；半導體元件，安裝於所述半導體元件安裝部的表面上；內部端子用鍍層，形成於所述引線部的表面上；外部端子用鍍層，形成於所述引線部的背面上；接合線，對所述半導體元件的電極與所述內部端子用鍍層進行電連接；以及密封樹脂，覆蓋所述半導體元件、所述內部端子用鍍層以及所述接合線，其中，所述內部端子用鍍層具有樹脂脫離防止結構，用於防止從所述密封樹脂脫離，所述外部端子用鍍層不具有所述樹脂脫離防止結構。
  14. 根據申請專利範圍13之半導體裝置，其中，所述樹脂脫離防止結構是由具有倒梯形剖面形狀的所述內部端子用鍍層構成的倒錐形的結構。
  15. 根據申請專利範圍14之半導體裝置，其中，所述內部端子用鍍層的所述倒錐形的錐角為30°以上70°以下。
  16. 根據申請專利範圍13至15中任一項之半導體裝置，其中，所述樹脂脫離防止結構是所述內部端子用鍍層的表面被粗化的結構。
  17. 根據申請專利範圍16之半導體裝置，其中，所述內部端子用鍍層是多層鍍層。
  18. 根據申請專利範圍16或17之半導體裝置，其中，所述內部端子用鍍層的所述表面由粗化鍍層形成。
  19. 根據申請專利範圍18之半導體裝置，其中，所述內部端子用鍍層的表面粗糙度Ra為0.2μm以上0.7μm以下。
  20. 根據申請專利範圍13至19中任一項之半導體裝置，其中，所述內部端子用鍍層比所述外部端子用鍍層厚。
  21. 根據申請專利範圍13至20中任一項之半導體裝置，其中，所述外部端子用鍍層具有矩形的剖面形狀且具有平滑的表面。
  22. 根據申請專利範圍13至21中任一項之半導體裝置，其中，在所述金屬板的所述背面上依次疊層Ni鍍層、Pd鍍層、Au鍍層，從而構成所述外部端子用鍍層。
  23. 根據申請專利範圍22之半導體裝置，其中，所述Ni鍍層的厚度為2μm以上20μm以下。
  24. 如申請專利範圍13至23的任一項所述的半導體裝置，其中，在所述金屬板的所述背面上與所述半導體元件安裝區域為相反側的位置，還形成有所述外部端子用鍍層。
  25. 一種半導體元件安裝用引線框架的制造方法，其包括：由第1抗蝕層覆蓋金屬板的表面以及背面的工序；在所述金屬板的所述表面上的所述第1抗蝕層，形成具有倒梯形剖面形狀的開口，從而形成第1鍍層掩膜的工序；利用所述第1鍍層掩膜，在所述金屬板的所述表面上形成第1鍍層的工序； 除去所述第1鍍層掩膜以及所述第1抗蝕層的工序；由第2抗蝕層覆蓋所述金屬板的所述表面以及所述背面的工序；在所述金屬板的所述背面上的所述第2抗蝕層形成開口，從而形成第2鍍層掩膜的工序；利用所述第2鍍層掩膜，在所述金屬板的所述表面上形成第2鍍層的工序；以及除去所述第2鍍層掩膜以及所述第2抗蝕層的工序。
  26. 如申請專利範圍25所述的半導體元件安裝用引線框架的制造方法，其中，通過利用散射光進行曝光以及顯影，來形成所述第1鍍層掩膜的所述具有倒梯形剖面形狀的開口。
  27. 一種半導體元件安裝用引線框架的制造方法，其包括：由第1抗蝕層覆蓋金屬板的表面以及背面的工序；在所述金屬板的所述表面上的所述第1抗蝕層形成開口，從而形成第1鍍層掩膜的工序；利用所述第1鍍層掩膜，在所述金屬板的所述表面上形成表面被粗化的第1鍍層的工序；除去所述第1鍍層掩膜以及所述第1抗蝕層的工序；由第2抗蝕層覆蓋所述金屬板的所述表面以及所述背面的工序；在所述金屬板的所述背面上的所述第2抗蝕層形成開口，從而形成第2鍍層掩膜的工序；利用所述第2鍍層掩膜，在所述金屬板的所述表面上形成第2鍍層 的工序；以及除去所述第2鍍層掩膜以及所述第2抗蝕層的工序。
  28. 根據申請專利範圍25之半導體元件安裝用引線框架的制造方法，其中，通過用於形成粗化鍍層的粗化鍍浴來進行鍍層，從而形成所述表面被粗化的所述第1鍍層。
  29. 根據申請專利範圍28之半導體元件安裝用引線框架的制造方法，其中，通過利用不同的鍍浴進行多次鍍層，來形成所述第1鍍層，所述多次鍍層中的任一個鍍層是利用所述粗化鍍浴進行的鍍層。
  30. 一種半導體裝置的制造方法，其包括，在利用申請專利範圍25至29的任一項所述的半導體元件安裝用引線框架的制造方法制造成的半導體元件安裝用引線框架的所述表面上的預定區域，安裝半導體元件的工序；通過引線接合來連接所述半導體元件的電極與所述第1鍍層的工序；在所述半導體元件安裝用引線框架的所述表面上進行樹脂密封的工序；以所述第2鍍層掩膜作為蝕刻掩膜，從所述金屬板的背面側開始進行蝕刻，形成具有錐形側面的金屬柱的工序；以及在所述金屬板的所述背面上進行樹脂密封的工序。
TW105115255A 2015-05-18 2016-05-18 Semiconductor element mounting lead frame, semiconductor device, and method of manufacturing the same TWI593072B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100743A JP6555927B2 (ja) 2015-05-18 2015-05-18 半導体素子搭載用リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201703213A true TW201703213A (zh) 2017-01-16
TWI593072B TWI593072B (zh) 2017-07-21

Family

ID=57324531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115255A TWI593072B (zh) 2015-05-18 2016-05-18 Semiconductor element mounting lead frame, semiconductor device, and method of manufacturing the same

Country Status (4)

Country Link
US (1) US9735106B2 (zh)
JP (1) JP6555927B2 (zh)
CN (1) CN106169458B (zh)
TW (1) TWI593072B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600086321A1 (it) * 2016-08-19 2018-02-19 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
JP6763607B2 (ja) * 2017-01-12 2020-09-30 大口マテリアル株式会社 リードフレーム及びその製造方法
EP3624180A4 (en) * 2017-05-09 2020-04-01 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
US10763195B2 (en) * 2018-03-23 2020-09-01 Stmicroelectronics S.R.L. Leadframe package using selectively pre-plated leadframe
US20200411416A1 (en) * 2019-06-27 2020-12-31 Texas Instruments Incorporated Method of making a semiconductor package having projections
JP6804597B1 (ja) * 2019-08-01 2020-12-23 Ｄｏｗａメタルテック株式会社 複合めっき材およびその製造方法
IT201900024259A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
JP2021109981A (ja) * 2020-01-06 2021-08-02 Ｄｏｗａメタルテック株式会社 複合めっき材およびその製造方法
JPWO2021246450A1 (zh) * 2020-06-05 2021-12-09
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331147A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体装置のリ−ドフレ−ム
JPH06132459A (ja) * 1992-10-14 1994-05-13 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
CN1222252A (zh) * 1996-04-18 1999-07-07 德塞拉股份有限公司 制造半导体封装的方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH11195742A (ja) 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001326250A (ja) * 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
KR100975692B1 (ko) * 2002-07-01 2010-08-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP4508064B2 (ja) * 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
EP2084744A2 (en) * 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
US7968981B2 (en) * 2008-04-11 2011-06-28 Stats Chippac Ltd. Inline integrated circuit system
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US20110201159A1 (en) * 2008-11-05 2011-08-18 Mitsui High-Tec, Inc. Semiconductor package and manufacturing method thereof
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8502357B2 (en) * 2009-10-01 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with shaped lead and method of manufacture thereof
WO2011049128A1 (ja) * 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5370330B2 (ja) * 2010-10-01 2013-12-18 住友金属鉱山株式会社 半導体素子搭載用基板の製造方法
US8415206B2 (en) * 2011-03-24 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead frame etching and method of manufacture thereof
US8957509B2 (en) * 2011-06-23 2015-02-17 Stats Chippac Ltd. Integrated circuit packaging system with thermal emission and method of manufacture thereof
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP6099370B2 (ja) * 2012-11-21 2017-03-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
CN106169458A (zh) 2016-11-30
US9735106B2 (en) 2017-08-15
US20160343643A1 (en) 2016-11-24
TWI593072B (zh) 2017-07-21
JP2016219524A (ja) 2016-12-22
CN106169458B (zh) 2018-10-23
JP6555927B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
TWI593072B (zh) Semiconductor element mounting lead frame, semiconductor device, and method of manufacturing the same
TWI408788B (zh) 多列導線架結構及其半導體封裝與製造方法
JP6653139B2 (ja) リードフレーム及びその製造方法
JP2019169729A (ja) 半導体装置用基板および半導体装置
JP2006303215A (ja) 樹脂封止型半導体装置
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2022168143A (ja) 半導体装置用基板、および半導体装置
WO2017199473A1 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6512610B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP6641807B2 (ja) 光半導体装置及びその製造方法
JP2017216365A (ja) 多列型半導体装置用配線部材及びその製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP6485776B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2017135335A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017098315A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP2017045945A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法