KR20160028014A - 반도체 소자 패키지 제조방법 - Google Patents

반도체 소자 패키지 제조방법 Download PDF

Info

Publication number
KR20160028014A
KR20160028014A KR1020140115965A KR20140115965A KR20160028014A KR 20160028014 A KR20160028014 A KR 20160028014A KR 1020140115965 A KR1020140115965 A KR 1020140115965A KR 20140115965 A KR20140115965 A KR 20140115965A KR 20160028014 A KR20160028014 A KR 20160028014A
Authority
KR
South Korea
Prior art keywords
frame
unit
package body
outer frame
connection portions
Prior art date
Application number
KR1020140115965A
Other languages
English (en)
Inventor
박정규
김완종
전영근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140115965A priority Critical patent/KR20160028014A/ko
Priority to US14/752,632 priority patent/US9831380B2/en
Publication of KR20160028014A publication Critical patent/KR20160028014A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 실시 형태에 따른 반도체 소자 패키지 제조방법은, 외곽 프레임과, 상기 외곽 프레임과 분리 홈을 사이에 두고 이격된 복수의 단위 프레임과, 각각의 단위 프레임을 상기 외곽 프레임에 연결하는 제1 및 제2 연결부를 구비하는 베이스 프레임을 준비하는 단계; 상기 각각의 단위 프레임 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임 각각에 패키지 바디를 형성하는 단계; 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계; 상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계; 및 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 상기 패키지 바디가 형성된 상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계;를 포함할 수 있다.

Description

반도체 소자 패키지 제조방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE PACKAGE}
본 발명은 반도체 소자 패키지 제조방법에 관한 것이다.
발광다이오드(LED) 칩을 광원으로 이용하는 발광소자는 일반적으로 케이스에 해당하는 몸체 및 전기적 접속을 위해 리드 프레임을 구비하며, LED 칩이 투명 수지에 의해 밀봉되는 패키지 구조를 가질 수 있다.
이러한 발광소자 패키지는 리드 프레임 상에 LED 칩을 실장하고, 트림(trim) 공정을 통해 절단하여 대량으로 제조하는 것이 일반적이다. 그러나, 트림 공정을 통해 절단하는 과정에서 가해지는 기계적 충격에 의해 LED 칩을 실장하는 솔더 또는 몸체가 파손되는 문제가 있다.
이에 당 기술분야에서는 트림 공정과 같이 개별 발광소자로 절단하는 과정에서 LED 칩이나 몸체 등에 가해지는 기계적 충격을 줄여 파손이 발생하는 것을 방지할 수 있는 방안이 요구되고 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 실시 형태에 따른 반도체 소자 패키지 제조방법은,
외곽 프레임과, 상기 외곽 프레임과 분리 홈을 사이에 두고 이격된 복수의 단위 프레임과, 각각의 단위 프레임을 상기 외곽 프레임에 연결하는 제1 및 제2 연결부를 구비하는 베이스 프레임을 준비하는 단계; 상기 각각의 단위 프레임 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임 각각에 패키지 바디를 형성하는 단계; 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계; 상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계; 및 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 상기 패키지 바디가 형성된 상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계;를 포함할 수 있다.
상기 복수의 단위 프레임은 간격을 두고 배열되며, 상기 제1 연결부와 제2 연결부는 각 단위 프레임을 기준으로 서로 대향하는 양측에 각각 위치할 수 있다.
상기 제1 연결부 및 제2 연결부는 제1 방향을 따라 연장되며, 상기 복수의 단위 프레임 사이에 배치되는 상기 제1 및 제2 연결부 중 어느 하나는 부분적으로 상기 제1 방향에 수직하는 제2 방향으로 더 연장되어 상기 외곽 프레임과 연결될 수 있다.
상기 단위 프레임은 제1 리드 프레임 및 제2 리드 프레임을 포함하며, 상기 제1 리드 프레임과 제2 리드 프레임의 각각의 좌우 양측면에는 상기 제1 및 제2 연결부가 연결될 수 있다.
상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계는, 상기 탑재 영역과 반도체 소자 사이에 개재되는 솔더를 사용하여 플립칩 본딩 방식으로 실장할 수 있다.
상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계는, 상기 외곽 프레임 및 상기 패키지 바디가 다이 상에 지지된 상태에서 상기 제1 및 제2 연결부 중 어느 하나를 절단하여 제거하는 것을 포함할 수 있다.
상기 단위 프레임을 상기 외곽 프레임으로부터 분리하는 단계는, 상기 베이스 프레임이 다이 상에 지지된 상태에서 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 분리하는 것을 포함할 수 있다.
상기 탑재 영역에 실장된 상기 반도체 소자를 덮도록 봉지부를 형성하는 단계를 더 포함할 수 있다.
상기 패키지 바디는 상기 탑재 영역을 개방하고, 상기 반도체 소자를 내부에 수용하는 수용홈을 구비하며, 상기 봉지부는 상기 수용홈을 채우도록 형성될 수 있다.
상기 봉지부는 파장변환물질 또는 광확산물질을 포함할 수 있다.
본 발명의 일 실시 형태에 따른 반도체 소자 패키지 제조방법은,
외곽 프레임과, 상기 외곽 프레임과 분리 홈을 사이에 두고 이격된 복수의 단위 프레임과, 각각의 단위 프레임을 상기 외곽 프레임에 연결하는 제1 및 제2 연결부를 구비하는 베이스 프레임을 준비하는 단계; 상기 각각의 단위 프레임 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임 각각에 패키지 바디를 형성하는 단계; 상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계; 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계; 및 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 상기 패키지 바디가 형성된 상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계;를 포함할 수 있다.
상기 복수의 단위 프레임은 간격을 두고 배열되며, 상기 제1 연결부와 제2 연결부는 각 단위 프레임을 기준으로 서로 대향하는 양측에 각각 위치할 수 있다.
상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계는, 상기 제1 및 제2 연결부 중 상기 복수의 단위 프레임 사이에 배치되는 어느 하나를 절단하여 제거하는 것을 포함할 수 있다.
상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계는, 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거함으로써 상기 단위 프레임이 상기 베이스 프레임과 연결된 상태를 유지하도록 지지하는 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 분리하는 것을 포함할 수 있다.
상기 탑재 영역에 실장된 상기 반도체 소자를 덮도록 봉지부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 형태에 따르면, 트림 공정과 같이 개별 발광소자로 절단하는 과정에서 LED 칩이나 몸체 등에 가해지는 기계적 충격을 줄여 파손이 발생하는 것을 방지할 수 있는 반도체 소자 패키지 제조방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 소자 패키지 제조방법에 사용되는 베이스 프레임을 개략적으로 나타내는 평면도이다.
도 2는 도 1에서 A 영역을 나타내는 평면도이다.
도 3은 도 2의 단위 프레임에 패키지 바디를 형성하는 단계를 개략적으로 나타내는 평면도이다.
도 4는 도 3의 단위 프레임 사이를 연결하는 연결부를 제거하는 단계를 개략적으로 나타내는 평면도이다.
도 5a는 도 4에서 반도체 소자를 실장하는 단계를 개략적으로 나타내는 평면도이다.
도 5b는 도 5a에서 I-I'축의 단면을 개략적으로 나타내는 단면도이다.
도 6a는 도 5a에서 봉지부를 형성하는 단계를 개략적으로 나타내는 평면도이다.
도 6b는 도 6a에서 I-I'축의 단면을 개략적으로 나타내는 단면도이다.
도 7은 도 6a에서 단위 프레임과 외곽 프레임을 연결하는 연결부를 절단하는 단계를 개략적으로 나타내는 단면도이다.
도 8은 본 발명의 일 실시 형태에 따른 반도체 소자 패키지 제조방법을 개략적으로 나타내는 흐름도이다.
도 9는 본 발명의 다른 실시 형태에 따른 반도체 소자 패키지 제조방법에 사용되는 베이스 프레임을 개략적으로 나타내는 평면도이다.
도 10은 도 9의 단위 프레임에 패키지 바디를 형성하는 단계를 개략적으로 나타내는 평면도이다.
도 11은 도 10에서 반도체 소자를 실장하는 단계를 개략적으로 나타내는 평면도이다.
도 12는 도 11에서 단위 프레임 사이를 연결하는 연결부를 제거하는 단계를 개략적으로 나타내는 평면도이다.
도 13은 도 12에서 단위 프레임과 외곽 프레임을 연결하는 연결부를 절단하는 단계를 개략적으로 나타내는 단면도이다.
도 14는 본 발명의 다른 실시 형태에 따른 반도체 소자 패키지 제조방법을 개략적으로 나타내는 흐름도이다.
도 15는 본 발명의 다른 실시 형태에 따른 반도체 소자 패키지 제조방법에 사용되는 베이스 프레임을 개략적으로 나타내는 평면도이다.
도 16은 도 15에서 단위 프레임 사이를 연결하는 연결부를 제거하는 단계를 개략적으로 나타내는 평면도이다.
도 17은 도 16의 단위 프레임에 패키지 바디를 형성하는 단계를 개략적으로 나타내는 평면도이다.
도 18은 도 17에서 반도체 소자를 실장하는 단계를 개략적으로 나타내는 평면도이다.
도 19는 도 18에서 봉지부를 형성하는 단계를 개략적으로 나타내는 평면도이다.
도 20은 도 19에서 단위 프레임과 외곽 프레임을 연결하는 연결부를 절단하는 단계를 개략적으로 나타내는 단면도이다.
도 21는 본 발명의 다른 실시 형태에 따른 반도체 소자 패키지 제조방법을 개략적으로 나타내는 흐름도이다.
도 22a 및 도 22b는 FEM 해석 결과에 따른 응력분포를 개략적으로 나타내는 도면이다.
도 23a 및 도 23b는 본 발명의 일 실시 형태에 따른 반도체 소자 패키지를 개략적으로 나타내는 평면도 및 측면도이다.
도 24는 CIE1931 좌표계이다.
도 25 내지 도 27은 본 발명의 일 실시 형태에 따른 반도체 소자에 채용될 수 있는 LED 칩의 다양한 예를 나타내는 단면도이다.
도 28은 본 발명의 일 실시 형태에 따른 조명 장치(벌브형)를 개략적으로 나타내는 분해사시도이다.
도 29는 본 발명의 일 실시 형태에 따른 조명 장치(L램프형)를 개략적으로 나타내는 분해사시도이다.
도 30은 본 발명의 일 실시 형태에 따른 조명 장치(평판형)를 개략적으로 나타내는 분해사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 구성요소가 배치되는 방향에 따라 달라질 수 있을 것이다.
도 1 내지 도 8을 참조하여 본 발명의 일 실시 형태에 따른 반도체 소자 패키지 제조방법을 설명한다.
우선, 도 1, 도 2 및 도 8에서 도시하는 바와 같이, 외곽 프레임(10)과, 상기 외곽 프레임(10)과 분리 홈(11)을 사이에 두고 이격된 복수의 단위 프레임(20)과, 각각의 단위 프레임(20)을 상기 외곽 프레임(10)에 연결하는 연결부(30)를 구비하는 베이스 프레임(1)을 준비한다(S1).
상기 베이스 프레임(1)은, 예를 들어, 사각 형상의 플레이트 구조를 가질 수 있다. 상기 베이스 프레임(1)은 전기 전도성, 광 반사성이 우수한 재질로 이루어질 수 있다. 재질로는, 예를 들어, Ag, Al, Cu, Ni, Au, Cr, Ti 등의 금속 또는 이들의 합금을 포함할 수 있으나 이에 한정하는 것은 아니다.
상기 베이스 프레임(1)의 외곽 영역을 이루는 상기 외곽 프레임(10)의 내측에는 복수의 단위 프레임(20)이 간격을 두고 제1 방향과 제2 방향을 따라서 배열되어 구비될 수 있다. 여기서, 제1 방향은 도면에서 x축 방향(가로 방향), 제2 방향은 y축 방향(세로 방향)으로 정의될 수 있다.
상기 복수의 단위 프레임(20)은 각각 반도체 소자 패키지의 리드 프레임으로 제공되며, 애노드 전극과 캐소드 전극을 정의하는 제1 리드 프레임(21) 및 제2 리드 프레임(22)을 포함할 수 있다. 상기 단위 프레임(20)을 구성하는 상기 제1 및 제2 리드 프레임(21, 22)은 서로 분리되어 마주하는 구조로 구비될 수 있다.
상기 복수의 단위 프레임(20)은 상기 분리 홈(11)을 사이에 두고 상기 외곽 프레임(10)과 이격될 수 있다. 그리고 서로 인접하는 적어도 2개의 단위 프레임(20)이 하나의 묶음을 이루며 상기 분리 홈(11)에 의해 둘러싸이는 구조로 구비될 수 있다. 이러한 한 쌍의 단위 프레임(20)의 묶음은 복수개가 상기 외곽 프레임(10)의 내측에서 서로 간격을 두고 배열될 수 있다.
본 실시 형태에서는 2개의 단위 프레임(20)이 하나의 묶음을 이루는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 실시 형태에 따라서 상기 단위 프레임(20)은 2개 이상이 하나의 묶음을 이룰 수도 있다.
상기 연결부(30)는 상기 분리 홈(11)을 가로질러 각각의 단위 프레임(20)을 상기 외곽 프레임(10)에 연결하며, 제1 및 제2 연결부(31, 32)를 포함할 수 있다.
상기 제1 연결부(31)와 제2 연결부(32)는 각 단위 프레임(10)을 기준으로 상기 제1 방향을 따라서 서로 대향하는 양측에 각각 위치할 수 있다. 도 2에서 도시하는 바와 같이, 상기 제1 연결부(31)는 적어도 한 쌍의 단위 프레임(20) 묶음의 제1 방향의 양 끝단에서 상기 단위 프레임(20)과 상기 외곽 프레임(10) 사이에 배치되며, 상기 단위 프레임(20)과 상기 외곽 프레임(10)을 직접 연결할 수 있다. 상기 제2 연결부(32)는 상기 한 쌍의 단위 프레임(20) 사이에 배치되며, 상기 한 쌍의 단위 프레임(20)을 직접 연결할 수 있다. 따라서, 제1 방향으로 배치되는 상기 적어도 한 쌍의 단위 프레임(20)은 각각 제1 연결부(31)를 통해 상기 외곽 프레임(10)과 연결되고, 제2 연결부(32)를 통해 상호 연결될 수 있다.
한편, 상기 적어도 한 쌍의 단위 프레임(20) 사이에 배치되는 상기 제2 연결부(32)는 부분적으로 상기 제1 방향에 수직하는 제2 방향으로 더 연장되어 상기 외왁 프레임(10)과 연결될 수 있다. 이를 통해 상기 적어도 한 쌍의 단위 프레임(20)이 상기 제2 연결부(32) 부분에서 처짐이 발생하는 것을 방지하고, 보다 기구적으로 안정적으로 지지되도록 할 수 있다.
상기 복수의 단위 프레임(20)과 연결부(30)는 상기 외곽 프레임(10)과 함께 일체로 이루어질 수 있다. 예를 들어, 펀칭 공정을 통해 상기 베이스 프레임(1)에 상기 외곽 프레임(10)과 함께 상기 복수의 단위 프레임(20) 및 연결부(30)를 일체로 형성할 수 있다.
도 1에서 도시하는 바와 같이, 상기 베이스 프레임(1)의 외곽 프레임(10)에는 각 단위 프레임(20)의 위치에 대응하여 가이드 홈(12)이 더 구비될 수 있다. 상기 가이드 홈(12)은 상기 외곽 프레임(10)에서 상기 제1 방향을 따라 배열될 수 있으며, 각 단위 프레임(20)의 위치를 안내하는 역할을 할 수 있다.
다음으로, 도 3에서는 상기 각각의 단위 프레임(20) 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임(20) 각각에 패키지 바디(40)를 형성하는 단계를 나타내고 있다(도 8의 S2).
상기 패키지 바디(40)는, 예를 들어, 폴리카보네이트(PC), 폴리메틸메타크릴레이트(PMMA), 아크릴(acrylic), ABS 등과 같은 수지 또는 에폭시를 금형에 주입하고 고형화하는 방식으로 형성될 수 있다. 예를 들어, 인젝션 몰딩(injection molding), 트랜스퍼 몰딩(transfer molding), 컴프레션 몰딩(compression molding) 등의 방식이 사용될 수 있다.
상기 패키지 바디(40)는 상기 분리 홈(11)을 따라 각 단위 프레임(20)을 감싸는 구조로 형성될 수 있다. 구체적으로, 상기 패키지 바디(40)는 일반적인 패키지 구조의 사각 형상을 가지며, 단위 프레임(20)을 이루는 제1 및 제2 리드 프레임(21, 22)을 일체로 감싸는 구조로 형성될 수 있다. 그리고, 상기 패키지 바디(40)는 상기 분리 홈(11)에 의해 상기 외곽 프레임(10)과 간격을 두고 분리될 수 있다.
상기 제1 및 제2 리드 프레임(21, 22)은 상기 패키지 바디(40)의 바닥면을 통해 외부로 노출될 수 있다. 그리고, 상기 제1 리드 프레임(21)과 제2 리드 프레임(22)의 각각의 좌우 양측면에 연결되는 상기 복수의 연결부(30)는 상기 패키지 바디(40)의 서로 마주하는 양 측면을 통해 각각 외부로 돌출 및 연장될 수 있다.
도 3에서 도시하는 바와 같이, 상기 패키지 바디(40)의 양 측면은 상기 제1 방향에 수직한 면일 수 있다. 상기 양 측면 중 상기 외곽 프레임(10)과 마주하는 일면으로는 상기 제1 및 제2 리드 프레임(21, 22)과 각각 연결된 상기 제1 연장부(31)가 각각 돌출되어 상기 외곽 프레임(10)과 연결되고, 타면으로는 상기 제1 및 제2 리드 프레임(21, 22)과 각각 연결된 상기 제2 연장부(32)가 각각 돌출되어 인접한 다른 단위 프레임(20)과 연결될 수 있다.
상기 패키지 바디(40)는 상면 중앙에 반사컵 형상의 수용홈(41)을 구비할 수 있다. 상기 수용홈(41)의 내측면(42)은 경사진 테이퍼 구조를 가지며, 반사면으로서 기능을 할 수 있다(도 5b 참조). 상기 수용홈(41)의 바닥면으로는 상기 제1 및 제2 리드 프레임(21, 22)이 부분적으로 노출되며, 상기 탑재 영역을 정의할 수 있다. 따라서, 상기 탑재 영역은 상기 수용홈(41)에 의해 개방될 수 있다.
도 4에서는 상기 각각의 단위 프레임(20)에 관련된 상기 제1 및 제2 연결부(31, 32) 중 어느 하나를 제거하는 단계를 나타내고 있다(도 8의 S3).
구체적으로, 상기 각각의 단위 프레임(20)에 관련된 상기 제1 및 제2 연결부(31, 32) 중 인접한 단위 프레임(20) 사이를 연결하는 연결부를 제거하는 것이며, 따라서, 제거가 되는 대상은 상기 인접한 적어도 한 쌍의 단위 프레임(20) 사이에 배치되는 상기 제2 연결부(32)이다.
상기 제2 연결부(32)는, 예를 들어, 트림(trim) 공정을 통해 절단되어 제거될 수 있다. 이때, 상기 제2 연결부(32)는 상기 외곽 프레임(10) 및 상기 패키지 바디(40)가 미도시된 다이(die) 상에 지지된 상태에서 절단될 수 있다.
이와 같이 상기 패키지 바디(40)의 양 측면을 통해 연장되어 상기 단위 프레임(20)과 함께 상기 패키지 바디(40)를 양쪽에서 지지하는 제1 및 제2 연결부(31, 32) 중 일측, 즉 제2 연결부(32)를 먼저 절단함으로써 상기 패키지 바디(40)와 단위 프레임(20)에 가해지는 충격을 줄일 수 있다. 또한, 상기 외곽 프레임(10)과 패키지 바디(40)가 다이 상에 지지된 상태에서 절단이 이루어지므로 충격은 더욱더 완화될 수 있다.
상기 패키지 바디(40)를 양쪽에서 지지하는 복수의 연결부(30) 중 일측의 연결부, 즉, 제2 연결부(32)가 제거됨으로써 상기 패키지 바디(40)는 나머지 일측면을 통해 연결된 연결부(즉, 제1 연결부(31))만으로 상기 외곽 프레임(10)과 연결된 상태를 유지하며 지지될 수 있다.
도 5a 및 도 5b에서는 상기 단위 프레임(20)의 탑재 영역에 반도체 소자(50)를 실장하는 단계를 나타내고 있다(도 8의 S4). 상기 반도체 소자(50)는 상기 수용홈(41)의 바닥면으로 노출된 상기 제1 리드 프레임(21)과 제2 리드 프레임(22) 상에 실장될 수 있다.
상기 반도체 소자(50)는 외부에서 인가되는 구동 전원에 의해 소정 파장의 광을 발생시키는 광전소자일 수 있다. 예를 들어, n형 반도체층 및 p형 반도체층과 이들 사이에 개재되는 활성층을 갖는 반도체 발광다이오드(LED) 칩일 수 있다.
상기 반도체 소자(50)는, 예를 들어, 플립칩 본딩 방식으로 솔더(S)를 사용하여 상기 제1 및 제2 리드 프레임(21, 22)에 부착 및 전기적으로 접속될 수 있다. 다만, 이에 한정하는 것은 아니므로 상기 반도체 소자(50)는 와이어 본딩 방식으로 상기 제1 및 제2 리드 프레임(21, 22)과 접속되는 것도 가능하다.
본 실시 형태에서는 단일의 반도체 소자(50)가 실장되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니며 실시 형태에 따라서 복수개가 실장되는 것도 가능하다.
도 6a 및 도 6b에서는 상기 패키지 바디(40)의 탑재 영역에 실장된 상기 반도체 소자(50)를 덮도록 봉지부(60)를 형성하는 단계를 나타내고 있다.
상기 봉지부(60)는 투광성을 갖는 수지 재질로 이루어질 수 있으며, 상기 수용홈(41)을 채우도록 형성되어 상기 반도체 소자(50)를 덮어 보호할 수 있다. 상기 봉지부(60)는 파장변환물질을 함유할 수 있다.
파장변환물질로는, 예컨대 상기 반도체 소자(50)에서 발생된 광에 의해 여기되어 다른 파장의 광을 방출하는 형광체가 적어도 1종 이상 함유될 수 있다. 이를 통해 백색 광을 비롯해 다양한 색상의 광이 방출될 수 있도록 조절할 수 있다.
예를 들어, 반도체 소자(50)가 청색 광을 발광하는 LED 칩인 경우, 황색, 녹색, 적색 또는 오랜지색의 형광체를 조합하여 백색 광을 발광하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광소자 중 적어도 하나를 포함하게 구성할 수도 있다. 이 경우, 반도체 소자(50)는 연색성(CRI)을 나트륨(Na)등(연색지수 40)에서 태양광(연색지수 100) 수준으로 조절할 수 있으며, 또한, 색온도를 2000K에서 20000K 수준으로 다양한 백색 광을 발생시킬 수 있다. 또한, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오랜지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 색을 조정할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 LED 칩에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 LED 칩의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, 도 17에서 도시하는 CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 2000K ~ 20000K사이에 해당한다.
형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4+
형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
또한, 형광체 대체 물질로 양자점(Quantum Dot, QD) 등의 물질들이 적용될 수 있으며, 형광체와 QD를 혼합 또는 단독으로 사용될 수 있다.
QD는 CdSe, InP 등의 코어(Core)(3~10nm)와 ZnS, ZnSe 등의 셀(Shell)(0.5 ~ 2nm) 및 Core, Shell의 안정화를 위한 리간드(ligand)의 구조로 구성될 수 있으며, 사이즈에 따라 다양한 컬러를 구현할 수 있다.
상기 봉지부(60)는 광확산물질을 함유할 수 있다. 광확산물질로는, 예를 들어, SiO2, TiO2 및 Al2O3로 구성된 그룹으로부터 선택된 하나 이상의 물질을 포함할 수 있다. 상기 광확산물질은 대략 3% 내지 15% 사이의 범위 내에서 함유될 수 있다. 상기 광확산물질이 3%보다 적게 함유되는 경우에는 광이 충분히 확산되지 않아 광확산 효과를 기대할 수 없다는 문제가 발생할 수 있다. 그리고, 광확산물질이 15% 이상 함유되는 경우에는 상기 봉지부(60)를 통해 외부로 방출되는 광량이 감소하게 되어 광추출 효율이 저하되는 문제가 발생할 수 있다.
도 7에서는 상기 각각의 단위 프레임(20)에 관련된 상기 제1 및 제2 연결부(31, 32) 중 다른 하나를 절단하여 상기 패키지 바디(40)가 형성된 상기 단위 프레임(20)을 상기 베이스 프레임(1)으로부터 분리하는 단계를 나타내고 있다(도 8의 S5).
상기 제1 및 제2 연결부(31, 32) 중 절단되는 다른 하나는 상기 인접한 적어도 한 쌍의 단위 프레임(20) 사이에서 이들을 연결하는 상기 제2 연결부(32)를 제거함으로써 상기 단위 프레임(20)이 상기 외곽 프레임(10)과 연결된 상태를 유지하도록 지지하는 상기 제1 연결부(31)이다.
상기 제1 연결부(31)는, 예를 들어, 트림(trim) 공정을 통해 절단될 수 있다. 이때, 상기 제1 연결부(31)는 상기 외곽 프레임(10)이 다이(die) 상에 지지된 상태에서 절단될 수 있다. 그리고, 도 16에서 도시하는 바와 같이, 상기 베이스 프레임(1)에서 분리된 반도체 소자 패키지(100)를 다량으로 제조할 수 있다.
도 9 내지 도 14를 참조하여 본 발명의 다른 실시 형태에 따른 반도체 소자 패키지 제조방법을 설명한다.
우선, 도 9 및 도 14에서 도시하는 바와 같이, 외곽 프레임(10')과, 상기 외곽 프레임(10')과 분리 홈(11')을 사이에 두고 이격된 복수의 단위 프레임(20')과, 각각의 단위 프레임(20')을 상기 외곽 프레임(10')에 연결하는 연결부(30')를 구비하는 베이스 프레임(1')을 준비한다(도 14의 S10).
도 9에서 도시하는 실시 형태에 다른 베이스 프레임(1')은 상기 도 1에서 도시하는 베이스 프레임(1)과 동일하다. 즉, 도 9의 베이스 프레임(1')에 구비되는 외곽 프레임(10'), 복수의 단위 프레임(20') 및 복수의 연결부(30')는 각각 상기 도 1의 베이스 프레임(1)에 구비되는 외곽 프레임(10), 복수의 단위 프레임(20) 및 복수의 연결부(30)와 대응된다. 따라서, 이에 대한 구체적이 설명은 생략한다.
다음으로, 도 10에서는 상기 각각의 단위 프레임(20') 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임(20') 각각에 패키지 바디(40')를 형성하는 단계를 나타내고 있다(도 14의 S11).
상기 패키지 바디(40')는 상기 분리 홈(11')을 따라 각 단위 프레임(20')을 감싸는 구조로 형성될 수 있다. 그리고, 상기 패키지 바디(40')는 상면 중앙에 반사컵 형상의 수용홈(41')을 구비할 수 있다.
상기 수용홈(41')의 내측면(42')은 경사진 테이퍼 구조를 가지며, 반사면으로서 기능을 할 수 있다. 상기 수용홈(41')의 바닥면으로는 상기 단위 프레임(20')을 이루는 제1 리드 프레임(21')과 제2 리드 프레임(22')이 부분적으로 노출되며, 상기 탑재 영역을 정의할 수 있다. 따라서, 상기 탑재 영역은 상기 수용홈(41')에 의해 개방될 수 있다.
상기 도 3에서와 마찬가지로, 상기 패키지 바디(40')의 양 측면으로는 상기 제1 및 제2 리드 프레임(21', 22')과 각각 연결된 제1 연장부(31') 및 제2 연장부(32')가 돌출되어 상기 외곽 프레임(10') 및 인접한 다른 단위 프레임(20')과 연결될 수 있다.
상기 패키지 바디(40') 및 이를 형성하는 공정은 상기 도 3에 도시된 패키지 바디(40) 및 이를 형성하는 공정과 동일하므로 이에 대한 설명은 생략한다.
도 11에서는 상기 단위 프레임(20')의 탑재 영역에 반도체 소자(50')를 실장하는 단계를 나타내고 있다(도 14의 S12). 상기 반도체 소자(50')는 상기 수용홈(41')을 통해 개방된 상기 탑재 영역, 즉 상기 수용홈(41')의 바닥면으로 노출된 상기 제1 리드 프레임(21')과 제2 리드 프레임(22') 상에 실장될 수 있다.
그리고, 상기 반도체 소자(50')를 덮도록 상기 수용홈(41')을 채우는 봉지부(60')를 형성하는 공정이 진행될 수 있다.
도 12에서는 상기 각각의 단위 프레임(20')에 관련된 상기 제1 및 제2 연결부(31', 32') 중 어느 하나를 제거하는 단계를 나타내고 있다(도 14의 S13).
상기 제거가 되는 연결부는 상기 인접한 적어도 한 쌍의 단위 프레임(20') 사이에 배치되는 상기 제2 연결부(32')이다. 상기 제2 연결부(32')는, 예를 들어, 트림(trim) 공정을 통해 절단되어 제거될 수 있다. 이때, 상기 제2 연결부(32')는 상기 외곽 프레임(10') 및 상기 패키지 바디(40')가 미도시된 다이 상에 지지된 상태에서 절단될 수 있다.
이와 같이, 상기 패키지 바디(40')와 함께 단위 프레임(20')을 양쪽에서 지지하는 복수의 연결부(30') 중 일측의 연결부, 즉 제2 연결부(32')가 제거됨으로써 상기 패키지 바디(40')가 형성된 상기 단위 프레임(20')은 나머지 일측면을 통해 연결된 연결부, 즉 제1 연결부(31')만으로 상기 외곽 프레임(10')과 연결된 상태를 유지하며 지지될 수 있다.
도 13에서는 상기 각각의 단위 프레임(20')에 관련된 상기 제1 및 제2 연결부(31', 32') 중 다른 하나를 절단하여 상기 패키지 바디(40')가 형성된 상기 단위 프레임(20')을 상기 베이스 프레임(1')으로부터 분리하는 단계를 나타내고 있다(도 14의 S14).
상기 절단되는 나머지 연결부는 상기 인접한 적어도 한 쌍의 단위 프레임(20') 사이에서 이들을 연결하는 상기 제2 연결부(32')를 제거함으로써 상기 단위 프레임(20')이 상기 외곽 프레임(10')과 연결된 상태를 유지하도록 지지하는 상기 제1 연결부(31')이다.
상기 제1 연결부(31')는, 예를 들어, 트림(trim) 공정을 통해 절단될 수 있다. 이때, 상기 제1 연결부(31')는 상기 외곽 프레임(10')이 다이(die) 상에 지지된 상태에서 절단될 수 있다.
도 15 내지 도 21을 참조하여 본 발명의 또 다른 실시 형태에 따른 반도체 소자 패키지 제조방법을 설명한다.
우선, 도 15 및 도 21에서 도시하는 바와 같이, 외곽 프레임(10'')과, 상기 외곽 프레임(10'')과 분리 홈(11'')을 사이에 두고 이격된 복수의 단위 프레임(20'')과, 각각의 단위 프레임(20'')을 상기 외곽 프레임(10'')에 연결하는 연결부(30')를 구비하는 베이스 프레임(1'')을 준비한다(도 21의 S20).
도 15에서 도시하는 실시 형태에 다른 베이스 프레임(1'')은 상기 도 1에서 도시하는 베이스 프레임(1)과 기본 구조가 동일하다. 즉, 도 15의 베이스 프레임(1'')에 구비되는 외곽 프레임(10''), 복수의 단위 프레임(20'') 및 복수의 연결부(30'')는 각각 상기 도 1의 베이스 프레임(1)에 구비되는 외곽 프레임(10), 복수의 단위 프레임(20) 및 복수의 연결부(30)와 대응된다. 따라서, 이에 대한 구체적이 설명은 생략한다.
다음으로, 도 16에서는 상기 각각의 단위 프레임(20'')에 관련된 제1 및 제2 연결부(31'', 32'') 중 어느 하나를 제거하는 단계를 나타내고 있다(도 21의 S21).
상기 제거가 되는 연결부는 상기 인접한 적어도 한 쌍의 단위 프레임(20'') 사이에 배치되는 상기 제2 연결부(32'')이다. 상기 제2 연결부(32'')는, 예를 들어, 트림(trim) 공정을 통해 절단되어 제거될 수 있다. 이때, 상기 제2 연결부(32'')는 상기 외곽 프레임(10'')이 미도시된 다이 상에 지지된 상태에서 절단될 수 있다.
이와 같이, 상기 단위 프레임(20'')을 양쪽에서 지지하는 복수의 연결부(30'') 중 일측의 연결부, 즉 제2 연결부(32'')가 제거됨으로써 상기 단위 프레임(20'')은 나머지 일측면을 통해 연결된 연결부, 즉 제1 연결부(31'')만으로 상기 외곽 프레임(10'')과 연결된 상태를 유지하며 지지될 수 있다.
다음으로, 도 17에서는 상기 각각의 단위 프레임(20'') 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임(20'') 각각에 패키지 바디(40'')를 형성하는 단계를 나타내고 있다(도 21의 S22).
상기 패키지 바디(40'')는 상기 분리 홈(11'')을 따라 각 단위 프레임(20'')을 감싸는 구조로 형성될 수 있다. 그리고, 상기 패키지 바디(40'')는 상면 중앙에 반사컵 형상의 수용홈(41'')을 구비할 수 있다.
상기 수용홈(41'')의 내측면(42'')은 경사진 테이퍼 구조를 가지며, 반사면으로서 기능을 할 수 있다. 상기 수용홈(41'')의 바닥면으로는 상기 단위 프레임(20'')을 이루는 제1 리드 프레임(21'')과 제2 리드 프레임(22'')이 부분적으로 노출되며, 상기 탑재 영역을 정의할 수 있다. 따라서, 상기 탑재 영역은 상기 수용홈(41'')에 의해 개방될 수 있다.
상기 도 3에서와 마찬가지로, 상기 패키지 바디(40'')의 양 측면으로는 상기 제1 및 제2 리드 프레임(21'', 22'')과 각각 연결된 제1 연장부(31'') 및 제2 연장부(32'')의 일부가 돌출되어 상기 외곽 프레임(10'') 및 인접한 다른 단위 프레임(20'')과 연결될 수 있다.
상기 패키지 바디(40'') 및 이를 형성하는 공정은 상기 도 3에 도시된 패키지 바디(40) 및 이를 형성하는 공정과 동일하므로 이에 대한 설명은 생략한다.
도 18에서는 상기 단위 프레임(20'')의 탑재 영역에 반도체 소자(50'')를 실장하는 단계를 나타내고 있다(도 21의 S23). 상기 반도체 소자(50'')는 상기 수용홈(41'')을 통해 개방된 상기 탑재 영역, 즉 상기 수용홈(41'')의 바닥면으로 노출된 상기 제1 리드 프레임(21'')과 제2 리드 프레임(22'') 상에 실장될 수 있다.
도 19에서는 상기 탑재 영역에 실장된 상기 반도체 소자(50'')를 덮도록 상기 패키지 바디(40'')에 봉지부(60'')를 형성하는 단계를 나타내고 있다.
상기 봉지부(60'')는 투광성을 갖는 수지 재질로 이루어질 수 있으며, 상기 수용홈(41'')을 채우도록 형성되어 상기 반도체 소자(50'')를 덮어 보호할 수 있다. 상기 봉지부(60'')는 파장변환물질을 함유할 수 있다.
파장변환물질로는, 예컨대 상기 반도체 소자(50'')에서 발생된 광에 의해 여기되어 다른 파장의 광을 방출하는 형광체가 적어도 1종 이상 함유될 수 있다. 이를 통해 백색 광을 비롯해 다양한 색상의 광이 방출될 수 있도록 조절할 수 있다.
도 20에서는 상기 각각의 단위 프레임(20'')에 관련된 상기 제1 및 제2 연결부(31'', 32'') 중 다른 하나를 절단하여 상기 패키지 바디(40'')가 형성된 상기 단위 프레임(20'')을 상기 베이스 프레임(1'')으로부터 분리하는 단계를 나타내고 있다(도 21의 S24).
상기 절단되는 나머지 연결부는 상기 인접한 적어도 한 쌍의 단위 프레임(20'') 사이에서 이들을 연결하는 상기 제2 연결부(32'')를 제거함으로써 상기 단위 프레임(20'')이 상기 외곽 프레임(10'')과 연결된 상태를 유지하도록 지지하는 상기 제1 연결부(31'')이다.
상기 제1 연결부(31'')는, 예를 들어, 트림(trim) 공정을 통해 절단될 수 있다. 이때, 상기 제1 연결부(31'')는 상기 외곽 프레임(10'')이 다이(die) 상에 지지된 상태에서 절단될 수 있다.
이와 같이, 단위 프레임(20'')을 지지하는 복수의 연결부 중 제2 연결부(32'')를 처음부터 제거한 상태에서의 베이스 프레임(1'')을 준비하여 제조 공정을 진행하는 경우 상술한 반도체 소자 패키지를 제조하는 과정에서 제2 연결부(32'')를 제거하기 위한 절단 공정은 생략될 수 있다. 따라서, 제1 연결부(31'')를 절단하기 위한 한 번의 트림 공정만이 진행될 수 있으며, 따라서 반도체 소자에 가해지는 충격이 최소화될 수 있다.
이와 같이 본 발명에 따른 반도체 소자 패키지 제조방법은 제조된 반도체 소자 패키지(100)를 베이스 프레임(1)으로부터 분리하는데 있어서, 패키지 바디(40)가 형성된 리드 프레임을 양쪽에서 지지하는 복수의 연결부(30)를 트림 공정을 통해 동시에 절단하여 분리하는 종래의 방식(소위 'Full trim' 방식)과 달리 일측의 연결부(예를 들어, 제2 연결부)를 먼저 절단하여 제거한 상태에서 최종 공정으로 나머지 연결부(예를 들어, 제1 연결부)를 절단하여 분리하는데 특징을 갖는다(소위 'Half trim' 방식).
종래의 방식에서와 같이 양측으로 리드 프레임이 모두 연결된 상태에서 트림 공정을 진행하여 리드 프레임을 절단하게 되면, 반도체 소자가 실장된 리드 프레임은 다이와 펀치에 의한 굽힘 모멘트(bending moment)에 의해 순간적으로 변형이 된다. 그리고, 절단 시 굽힘 모멘트가 패키지의 내부까지 전달되어 리드 프레임과 반도체 소자 사이를 연결하는 솔더에 응력(stress)을 가하게 되며, 솔더 및 반도체 소자는 충격을 받게 된다. 그리고, 이러한 내부 충격에 의해 반도체 소자가 분리되거나 반도체 소자가 파손되는 문제를 발생시킨다. 또한, 리드 프레임을 감싸는 패키지 바디가 파손되는 문제를 발생시킨다.
그러나, 본 실시 형태에서와 같이 일측의 리드 프레임(예를 들어, 제2 연결부)을 미리 절단한 상태에서 최종 공정으로 나머지 리드 프레임(예를 들어, 제1 연결부)에 대한 트림 공정을 진행하게 되면, 미리 절단된 리드 프레임(제2 연결부)에는 굽힘 모멘트가 전혀 발생하지 않게 되고(free end 조건), 절단 시의 변형은 나머지 리드 프레임(제1 연결부)의 극히 일부에서만 일어나게 되어 반도체 소자가 존재하는 패키지 내부에서는 응력이나 변형이 거의 없게 된다. 따라서, 트림 공정에서 가해지는 충격이 없어 파손에 따른 제품 불량의 발생을 방지할 수 있다.
도 22a 및 도 22b에서는 종래의 Full trim 방식과 본 발명의 Half trim 방식에 따른 응력분포를 유한요소법(FEM)을 적용하여 해석한 결과를 각각 나타내고 있다.
도면에서 도시하는 바와 같이, 종래의 Full trim 방식에서는 응력이 대략 0.135MPa인데 반해, Half trim 방식에서는 대략 6.85e-5MPa인 것으로 해석되었다. 즉, 본 실시 형태에 따른 Half trim 방식의 경우 패키지 변형이 실질적으로 없고, 솔더면의 응력이 종래의 방식에 비해 대략 1/5000 정도 줄어든 결과를 확인할 수 있다.
도 23에서는 본 발명에 따라 제조된 반도체 소자 패키지(100)를 개략적으로 나타내고 있다.
상술한 실시 형태에 따른 제조방법을 통해 제조된 반도체 소자 패키지(100)는 케이스에 해당하는 패키지 바디(40)와, 상기 패키지 바디(40) 내에 매립되어 고정되는 제1 및 제2 리드 프레임(21, 22), 상기 패키지 바디(40)의 수용홈(41) 내에 수용되어 상기 제1 및 제2 리드 프레임(21, 22)에 부착 및 전기적으로 접속되는 반도체 소자(50), 상기 수용홈(41)을 채우는 봉지부(60)를 포함하여 구성될 수 있다.
상기 제1 및 제2 리드 프레임(21, 22)은 나란히 상기 패키지 바디(40) 내에 매립된 상태로 고정될 수 있다. 상기 제1 및 제2 리드 프레임(21, 22)은 상기 패키지 바디(40)의 수용홈(41)을 통해 부분적으로 노출되고, 상기 패키지 바디(40)의 바닥면을 통해 외부로 노출될 수 있다.
한편, 상기 제1 및 제2 리드 프레임(21, 22)의 양측면으로 각각 연결 및 연장되는 제1 및 제2 연결부(31, 32)는 상기 패키지 바디(40)의 서로 마주하는 양 측면을 통해 외부로 돌출될 수 있다. 여기서, 상기 제2 연결부(32)의 끝단면은 실질적으로 수직한 절단 구조를 가지는데 반해, 상기 제1 연결부(31)의 끝단면은 비스듬히 경사진 절단 구조를 가질 수 있다. 이는 상기 도 7에서와 같이 최종 분리 공정에서 리드 프레임의 한쪽 방향의 연결부(제1 연결부)만을 절단하기 때문에 연결부가 수직하게 절단되지 못하고 펀치에 의해 늘려진 상태에서 기울어진 구조로 절단되기 때문이다. 따라서, 본 실시 형태에 따른 제조 방법을 통해 제조된 반도체 소자 패키지는 연결부 중 일측이 비스듬히 경사진 절단 구조를 가지는 점에서 종래의 구조와 차이가 있다.
도 25 내지 도 27을 참조하여 반도체 소자로 채용될 수 있는 LED 칩의 다양한 실시예를 설명한다. 도 25 내지 도 27은 본 발명의 일 실시 형태에 따른 반도체 소자로 채용될 수 있는 LED 칩의 다양한 예를 나타내는 단면도이다.
도 25를 참조하면, LED 칩(50)은 성장 기판(gs)상에 순차적으로 적층된 제1 도전형 반도체층(51), 활성층(52) 및 제2 도전형 반도체층(53)을 포함할 수 있다.
성장 기판(gs) 상에 적층되는 제1 도전형 반도체층(51)은 n형 불순물이 도핑된 n형 질화물 반도체층일 수 있다. 그리고, 제2 도전형 반도체층(53)은 p형 불순물이 도핑된 p형 질화물 반도체층일 수 있다. 다만, 실시 형태에 따라서 제1 및 제2 도전형 반도체층(51, 53)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층(51, 53)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x＜1, 0≤y＜1, 0≤x+y＜1)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
제1 및 제2 도전형 반도체층(51, 53) 사이에 배치되는 활성층(52)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(52)은 제1 및 제2 도전형 반도체층(51, 53)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(51, 53)이 GaN계 화합물 반도체인 경우, 활성층(52)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(52)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수도 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(52)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 LED 칩(50)은 상기 제1 및 제2 도전형 반도체층(51, 53)과 각각 전기적으로 접속하는 제1 및 제2 전극 패드(54a, 54b)를 구비할 수 있다. 상기 제1 및 제2 전극 패드(54a, 54b)는 동일한 방향을 향하도록 노출 및 배치될 수 있다. 그리고, 와이어 본딩 또는 플립 칩 본딩 방식으로 상기 단위 프레임(20)과 전기적으로 접속될 수 있다.
도 26에 도시된 LED 칩(50')은 성장 기판(gs') 상에 형성된 반도체 적층체를 포함한다. 상기 반도체 적층체는 제1 도전형 반도체층(51'), 활성층(52') 및 제2 도전형 반도체층(53')을 포함할 수 있다.
상기 LED 칩(50')은 상기 제1 및 제2 도전형 반도체층(51', 53')에 각각 접속된 제1 및 제2 전극 패드(54a', 54b')를 포함한다. 상기 제1 전극 패드(54a')는 제2 도전형 반도체층(53') 및 활성층(52')을 관통하여 제1 도전형 반도체층(51')과 접속된 도전성 비아(541a') 및 도전성 비아(541a')에 연결된 전극 연장부(542a')를 포함할 수 있다. 도전성 비아(541a')는 절연층(55')에 의해 둘러싸여 활성층(52') 및 제2 도전형 반도체층(53')과 전기적으로 분리될 수 있다. 도전성 비아(541a')는 반도체 적층체가 식각된 영역에 배치될 수 있다. 도전성 비아(541a')는 접촉 저항이 낮아지도록 개수, 형상, 피치 또는 제1 도전형 반도체층(51')과의 접촉 면적 등을 적절히 설계할 수 있다. 또한, 도전성 비아(541a')는 반도체 적층체 상에 행과 열을 이루도록 배열됨으로써 전류 흐름을 개선시킬 수 있다. 상기 제2 전극 패드(54b')는 제2 도전형 반도체층(53') 상의 오믹 콘택층(541b') 및 전극 연장부(542b')를 포함할 수 있다.
도 27에 도시된 LED 칩(50'')은 성장 기판(gs'')과, 상기 성장 기판(gs'') 상에 형성된 제1 도전형 반도체 베이스층(56'')과, 상기 제1 도전형 반도체 베이스층(56'') 상에 형성된 복수의 나노 발광구조물(57'')을 포함한다. 그리고, 절연층(58'') 및 충진부(59'')를 더 포함할 수 있다.
나노 발광구조물(57'')은 제1 도전형 반도체 코어(57a'')와 그 코어(57a'')의 표면에 셀층으로 순차적으로 형성된 활성층(57b'') 및 제2 도전형 반도체층(57c'')을 포함한다.
본 실시예에서, 나노 발광구조물(57'')은 코어-셀(core-shell) 구조로서 예시되어 있으나, 이에 한정되지 않고 피라미드 구조와 같은 다른 구조를 가질 수 있다. 상기 제1 도전형 반도체 베이스층(56'')은 나노 발광구조물(57'')의 성장면을 제공하는 층일 수 있다. 상기 절연층(58'')은 나노 발광구조물(57'')의 성장을 위한 오픈 영역을 제공하며, SiO2 또는 SiNx와 같은 유전체 물질일 수 있다. 상기 충진부(59'')는 나노 발광구조물(57'')을 구조적으로 안정화시킬 수 있으며, 빛을 투과 또는 반사하는 역할을 수행할 수 있다. 이와 달리, 상기 충진부(59'')가 투광성 물질을 포함하는 경우, 충진부(59'')는 SiO2, SiNx, 탄성 수지, 실리콘(silicone), 에폭시 수지, 고분자 또는 플라스틱과 같은 투명한 물질로 형성될 수 있다. 필요에 따라, 상기 충진부(59'')가 반사성 물질을 포함하는 경우, 충진부(59'')는 PPA(polypthalamide) 등의 고분자 물질에 고반사성을 가진 금속분말 또는 세라믹 분말이 사용될 수 있다. 고반사성 세라믹 분말로서는, TiO2, Al2O3, Nb2O5, Al2O3 및 ZnO로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 이와 달리, 고반사성 금속이 사용될 수도 있으며, Al 또는 Ag와 같은 금속일 수 있다.
상기 제1 및 제2 전극 패드(54a'', 54b'')는 나노 발광구조물(57'')의 하면에 배치될 수 있다. 상기 제1 전극 패드(54a'')는 제1 도전형 반도체 베이스층(56'')의 노출된 상면에 위치하고, 제2 전극 패드(54b'')는 나노 발광구조물(57'') 및 충진부(59'')의 하부에 형성되는 오믹 콘택층(543b'') 및 전극 연장부(544b'')를 포함한다. 이와 달리, 오믹 콘택층(543b'')과 전극 연장부(544b'')는 일체로 형성될 수도 있다.
도 28에서는 본 발명의 일 실시 형태에 따른 조명 장치를 개략적으로 나타내고 있다.
도 28을 참조하면, 본 발명의 일 실시 형태에 따른 조명 장치(1000)는 벌브형 램프일 수 있으며, 실내 조명용, 예를 들어, 다운라이트(downlight)로 사용될 수 있다. 조명 장치(1000)는 전기 연결 구조(1030)를 갖는 하우징(1020)과 상기 하우징(1020)에 장착되는 적어도 하나의 발광소자(1010)를 포함하여 구성될 수 있다. 그리고, 상기 하우징(1020)에 장착되어 상기 적어도 하나의 발광소자(1010)를 덮는 커버(1040)를 더 포함할 수 있다.
상기 적어도 하나의 발광소자(1010)는 상기 도 23의 반도체 소자 패키지(100)일 수 있으며, 따라서 이에 대한 구체적인 설명은 생략한다. 상기 적어도 하나의 발광소자(1010)는 회로 기판(1011)상에 장착될 수 있다. 상기 발광소자(1010)의 개수는 필요에 따라서 다양하게 조절될 수 있다.
상기 하우징(1020)은 상기 발광소자(1010)를 지지하는 프레임으로서의 기능과, 상기 발광소자(1010)에서 발생하는 열을 외부로 방출하는 히트 싱크로서의 기능을 수행할 수 있다. 이를 위해 상기 하우징(1020)은 열전도율이 높고 견고한 재질로 이루어질 수 있으며, 예를 들어, 알루미늄(Al)과 같은 금속 재질, 방열 수지등으로 이루어질 수 있다.
하우징(1020)의 외측면에는 공기와의 접촉면적을 증가시켜 방열 효율이 향상되도록 하기 위한 복수의 방열핀(1021)이 구비될 수 있다.
상기 하우징(1020)에는 상기 발광소자(1010)와 전기적으로 연결되는 전기 연결 구조(1030)가 구비된다. 상기 전기 연결 구조(1030)는 단자부(1031)와, 상기 단자부(1031)를 통해 공급되는 구동 전원을 상기 발광소자(1010)로 공급하는 구동부(1032)를 포함할 수 있다.
상기 단자부(1031)는 조명 장치(1000)를, 예컨대 소켓 등에 장착하여 고정 및 전기적으로 연결될 수 있도록 한다. 본 실시 형태에서는 단자부(1031)가 슬라이딩 삽입되는 핀 타입의 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 필요에 따라서 상기 단자부(1031)는 나사산을 가져 돌려서 끼워지는 에디슨 타입의 구조를 가지는 것도 가능하다.
상기 구동부(1032)는 외부의 구동 전원을 상기 발광소자(1010)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 이러한 구동부(1032)는, 예를 들어 AC-DC 컨버터, 정류회로 부품, 퓨즈 등으로 구성될 수 있다. 또한, 경우에 따라 원격 제어를 구현할 수 있는 통신 모듈을 더 포함할 수도 있다.
상기 커버(1040)는 상기 하우징(1020)에 장착되어 상기 적어도 하나의 발광소자(1010)를 덮으며, 볼록한 렌즈 형상 또는 벌브 형상을 가질 수 있다. 상기 커버(1040)는 광 투과성 재질로 이루어질 수 있으며, 광 분산물질을 함유할 수 있다.
도 29는 본 발명의 다른 실시 형태에 따른 조명 장치를 개략적으로 나타내는 분해사시도이다. 도 29를 참조하면, 조명 장치(1100)는 일 예로서 바(bar) 타입 램프일 수 있으며, 발광소자(1110), 하우징(1120), 단자(1130) 및 커버(1140)를 포함하여 구성될 수 있다.
발광소자(1110)는 상기 도 23의 반도체 소자 패키지가 채용될 수 있다. 따라서, 이에 대한 구체적인 설명은 생략한다. 상기 발광소자(1110)는 복수개가 회로기판(1111) 상에 실장될 수 있으며, 실장되는 개수는 필요에 따라서 다양하게 조절될 수 있다.
하우징(1120)은 일면(1122)에 상기 발광소자(1110)를 탑재하여 고정시킬 수 있으며, 상기 발광소자(1110)에서 발생되는 열을 외부로 방출시킬 수 있다. 이를 위해 상기 하우징(1120)은 열전도율이 우수한 재질, 예컨대 금속 재질로 이루어질 수 있으며, 양 측면에는 방열을 위한 복수의 방열 핀(1121)이 돌출되어 형성될 수 있다.
상기 발광소자(1110)는 복수개가 회로기판(1111) 상에 실장되어 배열된 상태로 상기 하우징(1120)의 일면(1122)에 장착될 수 있다.
커버(1140)는 발광소자(1110)를 덮을 수 있도록 하우징(1120)의 걸림 홈(1123)에 체결된다. 그리고, 상기 발광소자(1110)에서 발생된 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 커버(1140)의 바닥면에는 하우징(1120)의 걸림 홈(1123)에 맞물리는 돌기(1141)가 길이 방향을 따라서 형성될 수 있다.
단자(1130)는 하우징(1120)의 길이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 발광소자(1110)에 전원을 공급할 수 있으며, 외부로 돌출된 전극 핀(1133)을 포함할 수 있다.
도 30은 본 발명의 다른 실시 형태에 따른 조명 장치를 개략적으로 나타내는 분해사시도이다. 도 30을 참조하면, 조명 장치(1200)는 일 예로서 면 광원 타입의 구조를 가질 수 있으며, 발광소자(1210), 하우징(1220), 커버(1240) 및 히트 싱크(1250)를 포함하여 구성될 수 있다.
발광소자(1210)는 상기 도 23의 반도체 소자 패키지가 채용될 수 있다. 따라서, 이에 대한 구체적인 설명은 생략한다. 상기 발광소자(1210)는 복수개가 회로기판(1211) 상에 실장되어 배열될 수 있다.
하우징(1220)은 상기 발광소자(1210)가 탑재되는 일면(1222)과 상기 일면(1222) 둘레에서 연장되는 측면(1224)을 포함하여 박스형 구조를 가질 수 있다. 하우징(1220)은 상기 발광소자(1210)에서 발생되는 열을 외부로 방출시킬 수 있도록 열전도율이 우수한 재질, 예컨대 금속 재질로 이루어질 수 있다.
상기 하우징(1220)의 일면(1222)에는 추후 설명하는 히트 싱크(1250)가 삽입되어 체결되는 홀(1226)이 상기 일면(1222)을 관통하여 형성될 수 있다. 그리고, 상기 일면(1222)에 탑재되는 상기 발광소자(1210)가 실장된 회로기판(1211)은 부분적으로 상기 홀(1226)상에 걸쳐져서 외부로 노출될 수 있다.
커버(1240)는 상기 발광소자(1210)를 덮을 수 있도록 상기 하우징(1220)에 체결될 수 있다. 그리고, 전체적으로 편평한 구조를 가질 수 있다.
히트 싱크(1250)는 하우징(1220)의 타면(1225)을 통해 상기 홀(1226)에 체결될 수 있다. 그리고, 상기 홀(1226)을 통해 상기 발광소자(1210)와 접촉하여 상기 발광소자(1210)의 열을 외부로 방출할 수 있다. 방열 효율의 향상을 위해 상기 히트 싱크(1250)는 복수의 방열 핀(1251)을 구비할 수 있다. 상기 히트 싱크(1250)는 상기 하우징(1220)과 같이 열전도율이 우수한 재질로 이루어질 수 있다.
발광소자를 이용한 조명 장치는 그 용도에 따라 크게 실내용(indoor) 과 실외용(outdoor)으로 구분될 수 있다. 실내용 LED 조명 장치는 주로 기존 조명 대체용(Retrofit)으로 벌브형 램프, 형광등(LED-tube), 평판형 조명 장치가 여기에 해당되며, 실외용 LED 조명 장치는 가로등, 보안등, 투광등, 경관등, 신호등 등이 해당된다.
또한, LED를 이용한 조명 장치는 차량용 내외부 광원으로 활용 가능하다. 내부 광원으로는 차량용 실내등, 독서등, 계기판의 각종 광원등으로 사용 가능하며, 차량용 외부 광원으로 전조등, 브레이크등, 방향지시등, 안개등, 주행등 등 모든 광원에 사용 가능하다.
아울러, 로봇 또는 각종 기계 설비에 사용되는 광원으로 LED 조명 장치가 적용될 수 있다. 특히, 특수한 파장대를 이용한 LED 조명은 식물의 성장을 촉진시키고, 감성 조명으로서 사람의 기분을 안정시키거나 병을 치료할 수도 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
1... 베이스 프레임 10... 외곽 프레임
20... 단위 프레임 21... 제1 리드 프레임
22... 제2 리드 프레임 30... 연결부
31... 제1 연결부 32... 제2 연결부
40... 패키지 바디 41... 수용홈
42... 내측면 50... 반도체 소자
60... 봉지부 100... 반도체 소자 패키지

Claims (10)

  1. 외곽 프레임과, 상기 외곽 프레임과 분리 홈을 사이에 두고 이격된 복수의 단위 프레임과, 각각의 단위 프레임을 상기 외곽 프레임에 연결하는 제1 및 제2 연결부를 구비하는 베이스 프레임을 준비하는 단계;
    상기 각각의 단위 프레임 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임 각각에 패키지 바디를 형성하는 단계;
    상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계;
    상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계; 및
    상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 상기 패키지 바디가 형성된 상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계;
    를 포함하는 반도체 소자 패키지 제조방법.
  2. 제1항에 있어서,
    상기 복수의 단위 프레임은 간격을 두고 배열되며,
    상기 제1 연결부와 제2 연결부는 각 단위 프레임을 기준으로 서로 대향하는 양측에 각각 위치하는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  3. 제2항에 있어서,
    상기 제1 연결부 및 제2 연결부는 제1 방향을 따라 연장되며,
    상기 복수의 단위 프레임 사이에 배치되는 상기 제1 및 제2 연결부 중 어느 하나는 부분적으로 상기 제1 방향에 수직하는 제2 방향으로 더 연장되어 상기 외곽 프레임과 연결되는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  4. 제1항에 있어서,
    상기 단위 프레임은 제1 리드 프레임 및 제2 리드 프레임을 포함하며,
    상기 제1 리드 프레임과 제2 리드 프레임의 각각의 좌우 양측면에는 상기 제1 및 제2 연결부가 연결되는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  5. 제1항에 있어서,
    상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계는, 상기 탑재 영역과 반도체 소자 사이에 개재되는 솔더를 사용하여 플립칩 본딩 방식으로 실장하는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  6. 제1항에 있어서,
    상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계는,
    상기 외곽 프레임 및 상기 패키지 바디가 다이 상에 지지된 상태에서 상기 제1 및 제2 연결부 중 어느 하나를 절단하여 제거하는 것을 포함하는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  7. 제1항에 있어서,
    상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계는,
    상기 외곽 프레임이 다이 상에 지지된 상태에서 상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 분리하는 것을 포함하는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  8. 제1항에 있어서,
    상기 탑재 영역에 실장된 상기 반도체 소자를 덮도록 봉지부를 형성하는 단계를 더 포함하는 반도체 소자 패키지 제조방법.
  9. 제8항에 있어서,
    상기 패키지 바디는 상기 탑재 영역을 개방하고, 상기 반도체 소자를 내부에 수용하는 수용홈을 구비하며, 상기 봉지부는 상기 수용홈을 채우도록 형성되는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
  10. 외곽 프레임과, 상기 외곽 프레임과 분리 홈을 사이에 두고 이격된 복수의 단위 프레임과, 각각의 단위 프레임을 상기 외곽 프레임에 연결하는 제1 및 제2 연결부를 구비하는 베이스 프레임을 준비하는 단계;
    상기 각각의 단위 프레임 중 탑재 영역이 개방되도록 상기 복수의 단위 프레임 각각에 패키지 바디를 형성하는 단계;
    상기 단위 프레임의 탑재 영역에 반도체 소자를 실장하는 단계;
    상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 어느 하나를 제거하는 단계; 및
    상기 각각의 단위 프레임에 관련된 상기 제1 및 제2 연결부 중 다른 하나를 절단하여 상기 패키지 바디가 형성된 상기 단위 프레임을 상기 베이스 프레임으로부터 분리하는 단계;
    를 포함하는 반도체 소자 패키지 제조방법.
KR1020140115965A 2014-09-02 2014-09-02 반도체 소자 패키지 제조방법 KR20160028014A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140115965A KR20160028014A (ko) 2014-09-02 2014-09-02 반도체 소자 패키지 제조방법
US14/752,632 US9831380B2 (en) 2014-09-02 2015-06-26 Method of manufacturing semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140115965A KR20160028014A (ko) 2014-09-02 2014-09-02 반도체 소자 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20160028014A true KR20160028014A (ko) 2016-03-11

Family

ID=55403520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140115965A KR20160028014A (ko) 2014-09-02 2014-09-02 반도체 소자 패키지 제조방법

Country Status (2)

Country Link
US (1) US9831380B2 (ko)
KR (1) KR20160028014A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US10892211B2 (en) * 2017-08-09 2021-01-12 Semtech Corporation Side-solderable leadless package
JP7448770B2 (ja) * 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100500520B1 (ko) 1996-08-27 2005-07-12 세이코 엡슨 가부시키가이샤 전사 방법 및 액티브 매트릭스 기판 제조 방법
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US6915551B2 (en) * 2002-08-02 2005-07-12 Matrics, Inc. Multi-barrel die transfer apparatus and method for transferring dies therewith
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR20100005852A (ko) 2008-07-08 2010-01-18 삼성전기주식회사 발광소자 패키지 및 그 제조방법
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101101018B1 (ko) 2010-06-21 2011-12-29 김재구 리드선이 개량된 다이오드 패키지 및 그 제조방법
US8519525B2 (en) * 2010-07-29 2013-08-27 Alpha & Omega Semiconductor, Inc. Semiconductor encapsulation and method thereof
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
KR101778832B1 (ko) * 2010-11-02 2017-09-14 다이니폰 인사츠 가부시키가이샤 Ｌｅｄ 소자 탑재용 리드 프레임, 수지 부착 리드 프레임, 반도체 장치의 제조 방법 및 반도체 소자 탑재용 리드 프레임
KR20120051380A (ko) 2010-11-12 2012-05-22 삼성엘이디 주식회사 발광소자 패키지 제조방법
KR20120116595A (ko) 2011-04-13 2012-10-23 엘지디스플레이 주식회사 발광다이오드 패키지의 제조 방법
JP2013077728A (ja) 2011-09-30 2013-04-25 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
KR20130049896A (ko) 2011-11-07 2013-05-15 삼성전자주식회사 발광장치 제조방법 및 이에 이용되는 리드 프레임 기재
JP6050975B2 (ja) * 2012-03-27 2016-12-21 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US20140020926A1 (en) * 2012-07-20 2014-01-23 Dow Corning Taiwan Inc. Lead frame, lead frame assembly and method of cutting lead frame assembly
KR101294714B1 (ko) 2012-08-21 2013-08-08 우리이앤엘 주식회사 발광 장치용 리드 프레임 원판 및 이를 이용한 발광 장치 제조 방법
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014082408A (ja) 2012-10-18 2014-05-08 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレームおよび、その製造方法ならびに、それを用いたｌｅｄパッケージ
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6603982B2 (ja) * 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US9324642B2 (en) * 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip

Also Published As

Publication number Publication date
US9831380B2 (en) 2017-11-28
US20160064633A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
US10347804B2 (en) Light source package and display device including the same
US9897789B2 (en) Light emitting device package and lighting device having the same
US9172019B2 (en) Light emitting device package and method of manufacturing the same
US20160131327A1 (en) Light source module and lighting device having the same
TWI523273B (zh) 具有對比面之發光二極體封裝體
US20130121000A1 (en) Light emitting device and lighting apparatus having the same
CN108369981B (zh) 发光装置封装件和照明装置
KR20170043118A (ko) 발광소자 패키지 및 이를 포함하는 조명 장치
WO2011008627A2 (en) Single-color wavelength-converted light emitting devices
KR20170033947A (ko) 광원 모듈 및 이를 포함하는 조명 장치
KR102300558B1 (ko) 광원 모듈
US10479932B2 (en) Phosphor composition, light-emitting device package including same, and lighting device
US20160056143A1 (en) Light emitting device package
KR20160006891A (ko) 광원 모듈 및 이를 포함하는 조명 장치
EP2315283A2 (en) Light emitting device package, lighting module and lighting system
JP2006080251A (ja) 発光装置及びその製造方法
KR20170020577A (ko) 광원 모듈 및 이를 포함하는 조명 장치
US20150233551A1 (en) Method of manufacturing light source module and method of manufacturing lighting device
US11342486B2 (en) Light-emitting device package and lighting device having same
US9831380B2 (en) Method of manufacturing semiconductor device package
KR102471271B1 (ko) 광학 소자 및 이를 포함하는 광원 모듈
US20210305475A1 (en) Light emitting device package and light source module
KR20170001898A (ko) 광학소자 및 이를 포함하는 발광소자 패키지
KR102164079B1 (ko) 산질화물계 형광체를 포함하는 발광 소자 패키지
KR102065375B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right