JP3805338B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3805338B2
JP3805338B2 JP2003378201A JP2003378201A JP3805338B2 JP 3805338 B2 JP3805338 B2 JP 3805338B2 JP 2003378201 A JP2003378201 A JP 2003378201A JP 2003378201 A JP2003378201 A JP 2003378201A JP 3805338 B2 JP3805338 B2 JP 3805338B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frames
external terminal
semiconductor chip
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003378201A
Other languages
English (en)
Other versions
JP2005142407A (ja
Inventor
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003378201A priority Critical patent/JP3805338B2/ja
Priority to US10/762,451 priority patent/US7172924B2/en
Publication of JP2005142407A publication Critical patent/JP2005142407A/ja
Application granted granted Critical
Publication of JP3805338B2 publication Critical patent/JP3805338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体装置及びその製造方法に関し、特にＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関する。
半導体チップの外部電極と、導体端子とをボンディングワイヤにより電気的に接続して、これら半導体チップ、ボンディングワイヤ及び導体端子を絶縁体により封止した半導体装置が知られている。
このような半導体装置において、導体端子が絶縁体より露出したいわゆるＳＯＮ型の半導体装置が知られている。
また、このようなＳＯＮ型の半導体装置の導体端子の露出不良を低減する目的で、所定の条件としたときに基板に対する密着力が低下する導体を用いて導体端子を形成し、封止工程の後に、所定の条件により基板と導体端子との密着力を低下させて剥離する導体端子の製造工程が知られている（例えば、特許文献１参照。）。
特開２００３−０７８０７６号公報
このような従来のＳＯＮ型半導体装置の製造工程においては、半導体チップの大きさや、この半導体チップの上面に形成されている電極パッドの配置に合わせて、すなわち、特定の仕様の半導体チップごとにリードフレームを準備する必要があった。
また、従来の製造工程によれば、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を一連の工程とすることができない。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留してしまうため、半導体装置の製造にかかる時間が増大してしまう。
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置の製造方法は、主として、下記のような工程を含んでいる。
すなわち、先ず、複数の直線状リードフレームを互いに離間して、並列に配列する。
次いで、複数の電極パッドを具えている第１の主表面、第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、複数の直線状リードフレームのうち、両側の最外側リードフレームより内側に配列される複数の直線状リードフレームにわたり、かつ直線状リードフレームの延在方向に互いに離間させて、半導体チップの第２の主表面側を接着材を用いて接着して搭載する。
さらに、複数の電極パッドと、複数の直線状リードフレームとをボンディングワイヤにより接続する。
また、半導体チップ及びボンディングワイヤを封止する封止部と、封止部外に露出して隣接する直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する。
両側の最外側リードフレームより内側のリードフレームであって、第２の主表面の直下に位置する全ての直線状リードフレームを、この直線状リードフレームの延在方向に対して垂直な方向で切断し、接着材を露出させる溝部を形成する。
然る後、複数の半導体チップ同士の間に露出しているリードフレーム及びフレーム間封止部を切断して、半導体チップと、溝部を挟んで対向する第１外部端子列及び第２外部端子列とを有する半導体装置に個片化する。
この発明の半導体装置の製造方法によれば、配列されるリードフレーム同士の間隔を外部端子の間隔に合わせることが容易であるので、特定の仕様の半導体チップごとにリードフレームを準備する必要がなくなる。
また、配列されている複数のリードフレーム上で、ダイスボンド工程、ワイヤボンディング工程、樹脂封止工程、個片化工程等を、一連の工程として実施することができる。従って、製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。
従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。
なお、この発明の半導体装置の製造工程は、従来公知の材料を用いて、従来公知の製造工程により形成できる。従って、従来公知の製造工程の詳細な説明は省略する場合もある。
まず、この発明の半導体装置の製造方法の全体像について説明する。
図１は、この発明の半導体装置の製造方法が実施される製造装置１００の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。
この発明の半導体装置は、互いに平行に離間する２つの第１及び第２リール１１０ａ及び１１０ｂを具えている製造装置１００により製造される。
すなわち、この発明の半導体装置の製造方法は、以下に詳細に説明するダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８が、全てリードフレーム１２上で行われることを特徴としている。
リードフレーム１２の両端部それぞれは、２つの第１及び第２リール１１０ａ及び１１０ｂ間に張り渡されている。さらに、リードフレーム１２の両端部は、２つの第１及び第２リール１１０ａ及び１１０ｂに互いに逆回転方向に巻きつけられている。複数のリードフレーム１２は、ストライプ状に互いに離間されて、２つの第１及び第２リール１１０ａ及び１１０ｂ間に展張保持される。
複数のリードフレーム１２の位置ずれを防止するためには、好ましくは、リードフレーム１２の間隔に合わせて複数の溝（図示せず。）が形成されていて、リードフレーム１２は、対応する溝にそれぞれ巻き付けるのがよい。
ダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８は、２つの第１及び第２リール１１０ａ及び１１０ｂを同一方向に、かつ同時に回転させることで、順次に移動させて、同時に実施することができる。
まず、リードフレーム１２上に搭載されている第１の半導体チップを搭載するダイスボンド工程１２０を行う。次いで、第１及び第２リール１１０ａ及び１１０ｂを同一方向に回転させて予め設定されている所定距離だけ移動させる。この移動により生じた領域に第２の半導体チップを搭載するダイスボンド工程を行う。このとき、このダイスボンド工程と同時に、移動した第１の半導体チップに対してはワイヤボンディング工程１２２が行われる。このように、各工程の終了後、第１リール１１０ａから第２リール１１０ｂ方向に順次に、リードフレーム１２が移動され、ダイスボンド工程１２０、ワイヤボンディング工程１２２、封止工程１２４、外部端子形成工程１２６及び個片化工程１２８が同時に行われる。
リードフレーム１２は、上述した各工程で使用される製造装置が具える定盤又は台状の構造体に載置されて各工程が実施される。また好ましくは、例えば、第１及び第２リール１１０ａ及び１１０ｂの回転、すなわちリードフレーム１２の移動に追従して移動する定盤といった構造体上に載置して、各工程を実施してもよい。
また、各工程は、１個又は２個以上の任意好適な数の半導体チップに対して行うことができる。以下に説明する例では、２個の半導体チップを１単位として各工程を実施する例を説明する。
〈第１の実施の形態〉
１−１．半導体装置の製造方法
この発明の第１の実施の形態の半導体装置の製造方法について、図２から図４を参照して説明する。
図２は、第１の実施の形態の半導体装置の製造工程の説明図（その１）であって、図２（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図２（Ｂ）は、図２（Ａ）のＩ−Ｉ’で示した一点破線で切断した切り口を示す模式的な図である。図２（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。図２（Ｄ）は、図２（Ｃ）のＩＩ−ＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。
図３は、第１の実施の形態の半導体装置の製造工程の説明図（その２）であって、図３（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図３（Ｂ）は、図３（Ａ）のＩＩＩ−ＩＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。図３（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。図３（Ｄ）は、図３（Ｃ）のＩＶ−ＩＶ’で示した一点破線で切断した切り口を示す模式的な図である。
図４は、第１の実施の形態の半導体装置の製造工程の説明図（その３）であって、図４（Ａ）は、半導体装置の製造工程を説明するための概略的な平面図である。図４（Ｂ）は、図４（Ａ）のＶ−Ｖ’で示した一点破線で切断した切り口を示す模式的な図である。図４（Ｃ）は、半導体装置の製造工程を説明するための概略的な平面図である。
この発明の製造方法に使用されるリードフレーム１２は長尺の直線状の形状を有している。これらのリードフレーム１２は、好ましくは、銅又は銅合金等の導電性の金属材料により帯状体（ストリップ）として形成される。現状の半導体装置における一般的な水準を例として示すと、短尺（幅）は、０．２ｍｍから０．５ｍｍ程度である。
図２（Ａ）に示すように、複数のリードフレーム１２は、等間隔ｄで互いにストライプ状に離間されて、上述したように、２つの第１及び第２リール１１０ａ及び１１０ｂ間に展張保持される。
リードフレーム１２は、製造される半導体装置の外部端子として機能する。従って、上述した複数の平行に配置されているリードフレーム１２同士の間隔ｄは、後述するリードフレーム１２上に搭載される半導体チップの仕様、製造される半導体装置の仕様に応じた外部端子の間隔に等しく決定される。現状の半導体装置における一般的な水準を例示すると、リードフレーム１２同士の間隔ｄに相当する外部端子同士の間隔は、０．５ｍｍから１．５ｍｍ程度である。
従って、この例では、複数のリードフレーム１２を等間隔ｄで配列する例を説明するが、例えば外部端子の仕様に応じて、リードフレーム１２同士を異なる間隔として配列することも、容易にできる。
図２（Ａ）に示すように、並列に配列している複数のリードフレーム１２のうち、最外側に位置する２つのリードフレーム１２を、第１最外側リードフレーム１２ａ及び第２最外側リードフレーム１２ｂとそれぞれ称する。
図２（Ｂ）に示すように、リードフレーム１２のリードフレーム１２の一方の主表面を表面１２ｃとし、他方の主表面を裏面１２ｄとする。これら表面１２ｃを上面及び裏面１２ｄを下面ともいう。これら上面１２ｃ及び下面１２ｄを含む表面全面には、好ましくは、パラジウム等を常法に従ってメッキ工程により予め被膜しておくのがよい。
次いで、図２（Ｃ）に示すように、半導体チップ２０を、個々の半導体チップ２０がこれら複数の直線状リードフレーム１２にわたるように、かつリードフレーム１２の延在方向（長尺方向）に互いに離間させて、配置する。
半導体チップ２０は、通常は、実質的に直方体の形状を有している。この半導体チップ２０は、複数の電極パッド２２を具えている第１の主表面２０ａと、第１の主表面２０ａに対向する第２の主表面２０ｂを具えている。半導体チップ２０の第１の主表面２０ａ及び第２の主表面２０ｂは、この例では同一形状の矩形状である。また、これら第１及び第２主表面の間には、互いに対向する２つの端面２０ｃ、２０ｃ、並びに端面２０ｃ、２０ｃに直交し、かつ互いに対向する２つの側面２０ｄ、２０ｄが存在している。
ここでは、仮にリードフレーム１２の本数を７本とし、搭載すべき半導体チップ２０を２個として説明する。
半導体チップ２０は、第１の主表面２０ａ及び第２の主表面２０ｂの矩形の長尺方向が、リードフレーム１２の延在方向に直交するように、リードフレーム１２上にダイスボンディングされる。この場合、半導体チップ２０の端面２０ｃ、２０ｃをリードフレーム１２の延在方向に沿わせ、しかも半導体チップ２０が第１及び第２最外側リードフレーム１２ａ及び１２ｂにそれぞれ隣接するリードフレーム１２には、搭載されないようにする。すなわち、搭載された半導体チップ２０からは第１及び第２最外側リードフレーム１２ａ及び１２ｂを含む外側２本ずつのリードフレーム１２が露出している。
この半導体チップの搭載に際しては、半導体チップ２０の第２の主表面２０ｂを、中央側の３本のリードフレーム１２の上面１２ｃ側に、絶縁性の接着材３０により接着される（図２（Ｄ））。
絶縁性の接着材３０としては、従来公知の任意好適なものを使用することができる。接着材３０はペースト状の接着材のみならず、例えば、絶縁性の接着テープとしてもよい。
電極パッド２２は、第１の主表面２０ａに露出させて設けられている。複数個の電極パッド２２は、この例では半導体チップ２０の２つの側面２０ｄ、２０ｄそれぞれに沿って５個ずつ、かつ同一側面に沿って位置する電極パッド２２同士が等間隔になるように配列されている。また、側面２０ｄ、２０ｄそれぞれの側の電極パッド同士は、等間隔で対向するように配列されている。
上述したように、複数のリードフレーム１２同士の間隔ｄは、リードフレーム１２上に搭載される半導体チップや、製造される半導体装置それぞれの外部端子の間隔に等しく決定される。これらの外部端子の間隔は、半導体チップ２０や製造される半導体装置１０の仕様により決まる。
次いで、電極パッド２２と、内側の５本のリードフレーム１２とをボンディングワイヤ４０により接続する（図３（Ａ）及び図３（Ｂ））。このボンディング工程は、従来公知のボンディングワイヤ及びボンディング装置を用いて、熱圧着、超音波熱圧着等の任意好適な方法により行われる。
このとき、第１及び第２最外側リードフレーム１２ａ及び１２ｂには、ボンディングワイヤ４０は、接続しない構成とするのがよい。このようにすれば、後述する封止工程において、封止樹脂材料が、第１及び第２最外側リードフレーム１２ａ及び１２ｂを乗り越えて漏出するのを防ぎ易くなる。
ボンディングワイヤ４０は、半導体チップ２０の周辺の露出したリードフレーム１２にボンディングされる。図示の構成例では、半導体チップ２０の各電極パッド２２のうちリードフレームの延在方向に沿った直線上にある１組の電極パッド２２は、同一のリードフレーム１２に接続されている。
次いで、図３（Ｃ）及び図３（Ｄ）に示すように、半導体チップ２０及びボンディングワイヤ４０を封止する封止部５０を形成する。封止部５０が形成された構造体の外観形状は実質的に直方体であり、この直方体の周側面は、それぞれ封止部側面５０ｂ、５０ｂ及び封止部端面５０ｃ、５０ｃである。
封止部５０は、従来公知のモールド樹脂、液状樹脂等の任意好適な材料を用いて、従来公知の例えば金型を用いた封止工程により形成することができる。この例では、この封止工程は、例えば、リードフレーム１２上にボンディングされた１個の半導体チップを収納可能なキャビティを形成することができる金型を具えた従来公知の封止装置を用いて行うことができる。具体的には、半導体チップ２０が搭載されているリードフレーム１２の上面１２ｃに接して１個の半導体チップ２０を囲む上部金型及び下面１２ｄ全面に接する下部金型（いずれも図示せず。）により、１個の半導体チップを含むキャビティを形成する。次いで、このキャビティ内に封止樹脂材料を充填して硬化することにより封止部５０を形成する。
従って、この実施の形態の半導体装置１０の封止部５０は、半導体チップ２０を１個ずつ包含するように形成される。
この封止工程により、複数の直線状リードフレーム同士の間隙も、封止樹脂材料により埋め込まれてフレーム間封止部５０ｄが形成される。しかしながら、このとき、リードフレーム１２の封止部５０外の上面１２ｃは露出させる。
次いで、半導体チップ２０の第２の主表面２０ｂの直下に位置する全てのリードフレーム１２について、半導体装置２０の端面２０ｃ、２０ｃに対して垂直な方向で、すなわち側面２０ｄ、２０ｄに沿う方向で、切断する。このようにして溝部６０が形成される。この工程は、従来公知のダイシング装置を用いて行うことができる。
図４（Ａ）に示すように、この例では、予め、第２主表面２０ｂ（図４（Ｂ）参照）に、リードフレーム１２の延在方向と直交する方向に沿ってダイシングラインＡを設定する。このダイシングラインＡは、第２主表面２０ｂのリードフレーム１２の延在方向に沿う方向の幅の中心を通るラインである。このダイシングラインＡによって、第１及び第２の主表面２０ａ及び２０ｂ並びに端面２０ｃ、２０ｃの面積は、好ましくは均等に２分されている。
図４（Ｂ）に示すように、このダイシングラインＡに沿って、少なくとも半導体チップ２０の第２の主表面２０ｂが搭載されているリードフレーム１２を横切って、これらを切断する溝部６０を形成する。このとき、溝部６０の深さ（高さ）は、リードフレーム１２が完全に切断される深さで、かつ半導体チップ２０の機能を損なわない範囲として決定される。従って、この深さは、最大でも、半導体チップ２０の第２の主表面２０ｂが露出するまでの深さとすればよい。
このリードフレーム１２の切断工程、すなわち溝部６０の形成工程に際しては、好ましくは、第１及び第２最外側リードフレーム１２ａ及び１２ｂについては、切断しないように溝部６０を形成するのがよい。
このようにすれば、隣接するリードフレーム間には封止樹脂材料が満たされていて、しかも最外側リードフレーム１２ａ及び１２ｂは連続しているので、製造途中の半導体装置が連なった構造体全体の強度を確保できるので、製造途中の複数の連続した半導体装置を、切断されていない第１及び第２最外側リードフレーム１２ａ及び１２ｂにより、例えばＴＣＰの製造工程で行われているように、容易に順次、工程終了後に移動させ、一連の製造工程として実施することができる。
然る後、図４（Ｃ）に示すように、個々の半導体チップ２０をその周辺で切断して、半導体チップ２０を含む半導体装置１０の個片化を行う（図５（Ａ）参照。）。この個片化工程においても、第１及び第２最外側リードフレーム１２ａ及び１２ｂを切断しないようにする。
個片化工程は、例えば、図４（Ｃ）の破線Ｂに囲まれる領域に沿って、この領域を囲む金型、例えば封止工程で用いたのと同様の形状を具えた上下金型を、押し付けて押圧することにより行う。この金型の押圧によって、複数の内側のリードフレーム１２及びリードフレーム１２同士の間隙を埋めるフレーム間封止部５０ｄを切断して行うことができる。
このような個片化工程を行うことで、半導体装置１０を得ることができる。
このように、この発明の半導体装置の製造方法によれば、上述した複数の工程を、リードフレーム１２上で連続的に行うことができるので、従来のように製造途中の半導体装置が、次工程により処理されるまでの間、滞留することがなくなる。従って、多数の半導体装置を、短時間で効率的に、製造することができる。また、半導体装置の製造コストの削減にも寄与する。
１−２．半導体装置
図５（Ａ）、（Ｂ）及び（Ｃ）を参照して、図２から図４を参照して説明した第１の実施の形態の製造方法により製造される半導体装置の構成につき説明する。
図５（Ａ）は、第１の実施の形態の半導体装置１０の構成例を説明するための概略的な斜視図である。図５（Ｂ）は、図５（Ａ）のＶＩ−ＶＩ’で示した一点破線で、半導体装置１０を切断した切断面を示す模式的な図である。図５（Ｃ）は、半導体装置１０を底面側（外部端子側）から見た平面図である。
なお、半導体装置の説明において、各構成要素の材料の選択等については、既に説明したので、その詳細な説明は省略する。
上述した第１の実施の形態の半導体装置の製造方法により製造される半導体装置１０は、半導体チップ２０を含んでいる。半導体チップ２０は、上述したように略直方体状であって、第１の主表面２０ａ、この第１の主表面２０ａに対向する第２の主表面２０ｂ、これら第１の主表面２０ａと第２の主表面２０ｂとの間の端面２０ｃ及び側面２０ｄを有している。複数の電極パッド２２は、第１の主表面２０ａから露出している。これら複数の電極パッド２２は、側面２０ｄの第１の主表面２０ａ側の側縁に沿って配列されている（図２（Ｃ）参照）。
半導体装置１０は、複数の外部端子１４を含んでいる。これら外部端子１４は、半導体チップ２０の第２の主表面２０ｂに、絶縁性の接着材３０により接着されて設けられている。外部端子１４は、この例では短冊状のリードフレーム１２により形成されている。各リードフレーム１２の側面には、上述したように、フレーム間封止部５０ｄが設けられている。
図５（Ｂ）に示すように、外部端子１４は、半導体チップ２０の輪郭から露出するように、設けられている。すなわち、外部端子１４は、複数の第１外部端子１４ａを含む第１外部端子列１４Ｘとして設けられている。同様に、他方の側面２０ｄ側にも複数の第２外部端子１４ｂを含む第２外部端子列１４Ｙが設けられている。これら第１外部端子列１４Ｘと、第２外部端子列１４Ｙとは、この例では端面２０ｃ、２０ｃに対して垂直な方向に延在するように設けられている溝部６０を挟んで対向している。
第１及び第２外部端子１４ａ及び１４ｂそれぞれは、それぞれ対向する側面２０ｄに対して垂直方向に延在し、半導体チップ２０の第２主表面２０ｂと平行な面内で、所定の距離、すなわちこの例では等間隔で離間して並設されている。
電極パッド２２及び外部端子１４は、ボンディングワイヤ４０により互いに接続されている。この例では、電極パッド２２と外部端子１４の表面、すなわち表面１４ａａ及び１４ｂａとがそれぞれ１対１の対応関係で接続されている。
半導体装置１０は、半導体チップ２０及びボンディングワイヤ４０を封止する封止部５０と封止部５０外のフレーム間封止部５０ｄとを具えている。この例では、封止部５０は、第１及び第２外部端子列１４Ｘ及び１４Ｙ上に略直方体の構造体が載った形状として設けられている。
フレーム間封止部５０ｄは、封止部５０外に露出している複数の外部端子１４ａ同士、及び１４ｂ同士の間隙を埋め込んで設けられている。しかし、フレーム間封止部５０ｄは、外部端子１４ａ及び１４ｂの表面１４ａａ及び１４ｂａの一部分及び裏面１４ａｂ及び１４ｂｂを露出させて設けられている。
第１の実施の形態の半導体装置によれば、外部端子１４は、半導体チップ２０の第２の主表面２０ｂに当接して、平面的に設けられているので、半導体装置をより薄型に、すなわちより小型化することができる。また、裏面には、外部端子が広く露出しているので、半導体チップの発する熱を効率的に放散することができる。
〈第２の実施の形態〉
２−１．半導体装置の製造方法
この発明の第２の実施の形態の半導体装置の製造方法について、図６を参照して説明する。なお、この実施の形態の半導体装置の製造方法及びこの製造方法により製造される半導体装置が、第１の実施の形態と異なる点は、封止部５０の形成工程及び封止部５０の形状並びに個片化工程にあるので、これらについて説明し、第１の実施の形態と同じ工程及び構成については、図示及びその詳細な説明を省略する。
図６は、第２の実施の形態の半導体装置の製造工程の説明図であって、図６（Ａ）は、半導体装置の製造工程、特に封止工程を説明するための概略的な平面図である。図６（Ｂ）は、図６（Ａ）のＶＩＩ−ＶＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。図６（Ｃ）は、半導体装置の製造工程、特に個片化工程を説明するための概略的な平面図である。図６（Ｄ）は、図６（Ｃ）のＶＩＩＩ−ＶＩＩＩ’で示した一点破線で切断した切り口を示す模式的な図である。
第２の実施の形態の製造方法において、ダイスボンディング工程、ワイヤボンディング工程（図２（Ａ）〜図３（Ｂ））、及び外部端子形成工程（図４（Ａ）及び図４（Ｂ））は、第１の実施の形態と同様であるので、第１の実施の形態の説明を参照されたい。
図６（Ａ）及び（Ｂ）に示すように、半導体チップ２０及びそれぞれの半導体チップに接続されているボンディングワイヤ４０を封止する封止層７０を形成する。
封止層７０は、半導体チップ２０の両端面２０ｃ、２０ｃ側にあっては、第１及び第２最外側リードフレーム１２ａ及び１２ｂが露出するように、半導体チップ２０の両側面２０ｄ、２０ｄ側にあっては、２個以上の任意好適な個数の半導体チップを一体として覆うように、形成される。
この封止工程は、例えば、リードフレーム１２上にボンディングされた任意好適な個数の複数の半導体チップを収納可能なキャビティを形成することを除き、第１の実施の形態で説明した構造を有する金型を具えた従来公知の封止装置を用いて行うことができる。
当然に、この封止工程により、複数の直線状リードフレーム同士の間隙は、封止樹脂材料により埋め込まれる。
次いで、半導体チップ２０の第２の主表面２０ｂの直下に位置する全てのリードフレーム１２について、第１の実施の形態と同様に、スクライブラインＡ（図６（Ｃ）参照。）で切断して溝部６０を形成する。
然る後、図６（Ｃ）及び（Ｄ）に示すように、第１及び第２最外側リードフレーム１２ａ及び１２ｂに直交する方向に延在し、半導体チップ２０同士の間隙に設定されるスクライブラインＣ及び第１及び第２最外側リードフレーム１２ａ及び１２ｂに沿う方向に延在するスクライブラインＤ上に沿って封止層７０及びリードフレーム２０の部分を切断して、半導体チップ２０を含む半導体装置１０（図６参照。）の個片化を行う。このようにして得られた半導体装置１０が第１の実施の形態で説明した半導体装置と構成上相違する点は、第２の実施の形態の半導体装置自体が本質的に略直方体状であって、なんら突出する外部端子を具えていない点である。
個片化工程は、例えば、溝部６０の形成に使用されるのと同様の従来公知のダイシング装置を使用することができる。
第２の実施の形態の半導体装置の製造方法によれば、第１の実施の形態の製造方法により得られる効果に加えて、溝部６０の形成工程及び個片化工程を同じ装置を用いて、行うことができる。また、個片化工程はより簡易な工程とすることができる。従って、より効率的に半導体装置を製造することができる。
２−２．半導体装置
図７（Ａ）、（Ｂ）及び（Ｃ）を参照して、第２の実施の形態の製造方法により製造される半導体装置の構成につき説明する。
図７（Ａ）は、第２の実施の形態の半導体装置１０の構成例を説明するための概略的な斜視図である。図７（Ｂ）は、図７（Ａ）のＩＸ−ＩＸ’で示した一点破線で、半導体装置１０を切断した切断面を示す模式的な図である。図７（Ｃ）は、半導体装置１０を底面側（外部端子側）から見た平面図である。
なお、ここでは、主として、第１の実施の形態の半導体装置とは異なる構成を有する封止部について説明し、その他の第１の実施の形態と同様の構成については詳細な説明は省略する。
図７（Ａ）及び図７（Ｂ）に示すように、封止部５０は、略直方体状に形成されている。封止部５０は、半導体チップ２０、ボンディングワイヤ４０、外部端子１４を封止している。外部端子１４、すなわち第１及び第２外部端子１４ａ及び１４ｂそれぞれは、個片化工程によって生じる切断面が封止部側面５０ｂ、５０ｂの両面から露出して設けられている。
また、図７（Ｂ）及び図７（Ｃ）に示すように、封止部５０は、その裏面１４ａｂ及び１４ｂｂを露出させて設けられている。
第２の実施の形態の半導体装置によれば、第１の実施の形態の半導体装置により得られる効果に加えて、外部端子１４が封止部５０から突出していないので、半導体装置をさらに小型化することができる。
この発明の半導体装置の製造方法が実施される製造装置の概略と、この発明の製造方法が含む各工程の概略を説明するための模式的な図である。 第１の実施の形態の半導体装置の製造工程図（その１）である。 第１の実施の形態の半導体装置の製造工程図（その２）である。 第１の実施の形態の半導体装置の製造工程図（その３）である。 第１の実施の形態の半導体装置の構成図である。 第２の実施の形態の半導体装置の製造工程図である。 第２の実施の形態の半導体装置の構成図である。
符号の説明
１０：半導体装置
１２：リードフレーム
１２ａ：第１最外側リードフレーム
１２ｂ：第２最外側リードフレーム
１２ｃ：上面
１２ｄ：下面
１４：外部端子
２０：半導体チップ
２０ａ：第１の主表面
２０ｂ：第２の主表面
２０ｃ：端面
２０ｄ：側面
２２：電極パッド
３０：接着材
４０：ボンディングワイヤ
５０：封止部
５０ａ：表面
５０ｂ：側面
５０ｃ：端面
５０ｄ：フレーム間封止部
６０：溝部
７０：封止層

Claims (14)

  1. （１）複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
    （２）複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、複数の前記直線状リードフレームのうち、両側の最外側リードフレームより内側に配列される複数の前記直線状リードフレームにわたり、かつ前記直線状リードフレームの延在方向に互いに離間させて、前記半導体チップの第２の主表面側を接着材を用いて接着して搭載する工程と、
    （３）複数の前記電極パッドと、複数の前記直線状リードフレームとをボンディングワイヤにより接続する工程と、
    （４）前記半導体チップ及び前記ボンディングワイヤを封止する封止部と、該封止部外に露出して隣接する前記直線状リードフレーム同士の間隙を埋め込むフレーム間封止部とを形成する工程と、
    （５）両側の前記最外側リードフレームより内側のリードフレームであって、前記第２の主表面の直下に位置する全ての前記直線状リードフレームを、該直線状リードフレームの延在方向に対して垂直な方向で切断し、前記接着材を露出させる溝部を形成する工程と、
    （６）前記複数個の半導体チップ同士の間に露出している前記リードフレーム及び前記フレーム間封止部を切断して、該半導体チップと、前記溝部を挟んで対向する第１外部端子列及び第２外部端子列とを有する半導体装置に個片化する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. （１）複数の直線状リードフレームを互いに離間して、並列に配列する工程と、
    （２）複数の電極パッドを具えている第１の主表面、該第１の主表面に対向する第２の主表面を有する複数個の半導体チップを、複数の前記直線状リードフレームのうち、両側の最外側リードフレームより内側に配列される複数の前記直線状リードフレームにわたり、かつ前記直線状リードフレームの延在方向に互いに離間させて、前記各々の半導体チップの第２の主表面側を接着材を用いて接着して搭載する工程と、
    （３）前記複数の電極パッドと、複数の前記直線状リードフレームとをボンディングワイヤにより接続する工程と、
    （４）前記複数個の半導体チップ、該複数個の半導体チップそれぞれに接続されている前記ボンディングワイヤを封止する封止層を形成する工程と、
    （５）両側の前記最外側リードフレームより内側のリードフレームであって、前記第２の主表面の直下に位置する全ての前記直線状リードフレームを、該直線状リードフレームの延在方向に対して垂直な方向で切断し、前記接着材を露出させる溝部を形成する工程と、
    （６）前記複数個の半導体チップ同士の間の封止層及びリードフレームの部分を切断して、該半導体チップと、残存しているリードフレーム部分で形成され、前記溝部を挟んで対向し及び切断による切断面から露出する第１外部端子列及び第２外部端子列を有する半導体装置に個片化する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記（２）工程は、前記最外側リードフレームを前記半導体チップから露出させて行う工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記（３）工程は、前記複数の電極パッドと前記最外側リードフレームより内側のリードフレームとをボンディングワイヤにより接続する工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記（４）工程は、前記第１外部端子列及び前記第２外部端子列の前記半導体チップが搭載される面の対向面を露出させて前記封止部を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記（５）工程は、前記封止部から露出している前記第１外部端子列及び前記第２外部端子列の面積が等しくなる位置で前記直線状リードフレームを切断して前記溝部を形成する工程であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記（４）工程は、前記第１外部端子列及び前記第２外部端子列の前記半導体チップが搭載される面の対向面を露出させて前記封止層を形成する工程であることを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 前記（５）工程は、前記封止層から露出している前記第１外部端子列及び前記第２外部端子列の面積が等しくなる位置で前記直線状リードフレームを切断して前記溝部を形成する工程であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記（１）工程に用いられる複数の前記直線状リードフレームは、その両端それぞれがリールに巻きつけられて展張保持されており、前記（２）から前記（６）工程は、当該リールに巻きつけられた前記直線状リードフレーム上で行われることを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。
  10. 互いに離間して設けられている複数の第１外部端子と、
    前記第１外部端子の配列の延長線上に設けられている複数の第２外部端子と、
    複数の電極パッドを有し、前記第１及び第２外部端子上に接着材を用いて搭載されている半導体チップと、
    複数の前記電極パッドと前記第１及び第２外部端子それぞれとを接続する複数のボンディングワイヤと、
    前記半導体チップと前記ボンディングワイヤとを封止する封止部と、
    前記第１外部端子同士の間及び前記第２外部端子同士の間とを封止するフレーム間封止部とを具えており、
    前記第１外部端子と前記第２外部端子とは、前記半導体チップの直下に設けられていて、前記接着材を露出させている溝部によって互いに離間されていることを特徴とする半導体装置。
  11. 複数の前記第１外部端子は、ストライプ状に互いに離間されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記封止部は、前記第１外部端子及び前記第２外部端子の前記半導体チップが搭載される面の対向面を露出させて設けられていることを特徴とする請求項１０に記載の半導体装置。
  13. 前記封止部と前記フレーム間封止部とは、一体として設けられていることを特徴とする請求項１０に記載の半導体装置。
  14. 前記封止部から露出している前記第１外部端子及び前記第２外部端子の面積が等しくされていることを特徴とする請求項１０に記載の半導体装置。
JP2003378201A 2003-11-07 2003-11-07 半導体装置及びその製造方法 Expired - Fee Related JP3805338B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003378201A JP3805338B2 (ja) 2003-11-07 2003-11-07 半導体装置及びその製造方法
US10/762,451 US7172924B2 (en) 2003-11-07 2004-01-23 Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003378201A JP3805338B2 (ja) 2003-11-07 2003-11-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005142407A JP2005142407A (ja) 2005-06-02
JP3805338B2 true JP3805338B2 (ja) 2006-08-02

Family

ID=34544451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378201A Expired - Fee Related JP3805338B2 (ja) 2003-11-07 2003-11-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7172924B2 (ja)
JP (1) JP3805338B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132314B2 (en) * 2004-05-28 2006-11-07 Texas Instruments Incorporated System and method for forming one or more integrated circuit packages using a flexible leadframe structure
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
WO2008126043A1 (en) * 2007-04-17 2008-10-23 Nxp B.V. Method for manufacturing an element having electrically conductive members for application in a microelectronic package
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
CN116960036B (zh) * 2023-09-21 2023-11-21 深圳市曜通科技有限公司 一种效率高的半导体封装设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3660854B2 (ja) 2000-04-13 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6803514B2 (en) * 2001-03-23 2004-10-12 Canon Kabushiki Kaisha Mounting structure and mounting method of a photovoltaic element, mounting substrate for mounting a semiconductor element thereon and method for mounting a semiconductor element on said mounting substrate
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3869693B2 (ja) 2001-09-05 2007-01-17 日立電線株式会社 半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6979489B2 (en) * 2002-05-15 2005-12-27 Rutgers, The State University Of New Jersey Zinc oxide nanotip and fabricating method thereof
US7265037B2 (en) * 2003-06-20 2007-09-04 The Regents Of The University Of California Nanowire array and nanowire solar cells and methods for forming the same
KR100593264B1 (ko) * 2003-06-26 2006-06-26 학교법인 포항공과대학교 ｐ-타입 반도체 박막과 ｎ-타입 산화아연(ＺｎＯ)계나노막대의 이종접합 구조체, 이의 제법 및 이를 이용한소자
US7235129B2 (en) * 2004-04-13 2007-06-26 Industrial Technology Research Institute Substrate having a zinc oxide nanowire array normal to its surface and fabrication method thereof

Also Published As

Publication number Publication date
US20050098859A1 (en) 2005-05-12
US7172924B2 (en) 2007-02-06
JP2005142407A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
US6927096B2 (en) Method of manufacturing a semiconductor device
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
TW201142994A (en) Semiconductor device and method of manufacturing the same
JP2003078094A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP3825181B2 (ja) 半導体装置の製造方法及び半導体装置
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US6204162B1 (en) Production of semiconductor device
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
TWI833739B (zh) 半導體封裝及製造其之方法
JP3805338B2 (ja) 半導体装置及びその製造方法
JP3862411B2 (ja) 半導体装置の製造方法及びその構造
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP4079874B2 (ja) 半導体装置の製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP6784511B2 (ja) 半導体装置ならびに半導体装置および実装基板を備えた実装構造
JP4475761B2 (ja) 半導体パッケージ用絶縁フィルム及びその製造方法
JP4471863B2 (ja) 半導体装置及びその製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JPH10189861A (ja) 半導体装置及びその製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JP4023966B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees