JPH11260980A - リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法 - Google Patents

リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法

Info

Publication number
JPH11260980A
JPH11260980A JP11015153A JP1515399A JPH11260980A JP H11260980 A JPH11260980 A JP H11260980A JP 11015153 A JP11015153 A JP 11015153A JP 1515399 A JP1515399 A JP 1515399A JP H11260980 A JPH11260980 A JP H11260980A
Authority
JP
Japan
Prior art keywords
lead
lead frame
thickness
flag
elongated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11015153A
Other languages
English (en)
Inventor
Hion Chu Chii
チー・ヒオン・チュウ
Kuui Chii Hin
ヒン・クーイ・チー
Shukuri Enbon Satto
サット・シュクリ・エンボン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP Semiconductors Malaysia Sdn Bhd
Original Assignee
Motorola Semiconducteurs Sdn Bhd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Semiconducteurs Sdn Bhd filed Critical Motorola Semiconducteurs Sdn Bhd
Publication of JPH11260980A publication Critical patent/JPH11260980A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 結合性および剥離の問題を克服したリードフ
レームを提供する。 【解決手段】 電子コンポーネントをパッケージするた
めに、少なくとも１つのフラグ部分（２）と、フラグ部
分に向かって延びる少なくとも１つのリード部分（７）
とを有するリードフレームを用意する。リード部分は、
フラグ部分に隣接し厚さが小さい端部（１０），および
端部とリード部分の残りとの間のチャネル（９）を含
む。リードフレームにエッチングを行い、チャネルおよ
び端部を形成する。これらが一体となってロッキング用
段差を形成する。次に、フラグ部分上に電子コンポーネ
ント（３）を実装し、リード部分の端部に電気的に接続
する。電子コンポーネント，電気接続部（５），リード
部分の少なくとも端部および中間部分，ならびにフラグ
部分の少なくとも一部を、プラスチック成型材内に封入
する。プラスチック成型材は、ロッキング用段差に侵入
し、これを充填し、次いで硬化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子コンポーネン
ト、特に、限定する訳ではないが、リードフレーム上に
実装される半導体デバイスのようなコンポーネントのパ
ッケージ方法，ならびにかかるリードフレームの製造方
法および構造に関するものである。
【０００２】
【従来の技術】通常、半導体チップ・パッケージでは、
半導体ダイをリードフレームのフラグ部分上に取り付
け、ワイヤまたは接続ブリッジがダイをリードフレーム
のリード部分の内側端部に電気的に接続し、ダイ，ワイ
ヤおよびリード部分の内側端部をプラスチック成型材内
に封入し、半導体チップ・パッケージを形成することは
既知である。
【０００３】高電力用プラスチック半導体チップ・パッ
ケージでは、フラグ部分の底面が半導体ダイのためのヒ
ート・シンクを備えているので、成型材の中には封入さ
れない。したがって、リードフレームのフラグ部分の底
面を覆わず、しかもパッケージの結合性(integrity)お
よび剥離の問題を生ずることなく、ダイ，ワイヤ・ボン
ドおよびリード部分の内側部分を封入することが、重要
な課題である。パッケージの結合性および剥離は、電子
コンポーネントのパッケージ設計における主要な関心事
である。周囲環境からの水分および／またはイオン汚染
が、時として、プラスチック成型材およびリードフレー
ムのフラグ部分の接合部を通じて侵入し、信頼性の問題
を生ずる可能性がある。即ち、コンポーネントの動作寿
命が大幅に短縮する可能性がある。
【０００４】製造プロセスの間またはある種の動作条件
の下では、結合性が貧弱で、成型材と基板との間の接着
が弱いパッケージにおいて、成型材およびリードフレー
ム，または半導体デバイスを実装する金属基板キャリア
の分離が発生する場合がある。その結果、成型材の封入
体(encapsulation)とリードフレームとの間にギャップ
が存在する可能性がある。水分は、ギャップに沿って、
電子デバイスの機能的区域に移動する虞れがある。最悪
の場合、プラスチックの封入体がリードフレームから完
全に抜け落ち、電子デバイスが完全に露出されてしまう
場合もある。この現象は、半導体業界において電子デバ
イスをパッケージ処理するパッケージの小型化を増々進
める方向に進むに連れて、増々重大となりつつある。
【０００５】したがって、半導体ダイが実装されている
区域への水分拡散の影響を最小に抑え、水分が拡散する
時間を遅らせようとする多大の努力が払われている。こ
れを達成しようとするために、リードフレーム基板に追
加の構造を追加し、水分の侵入に対するバリアを与え、
成型材と基板との間の「ロッキング(locking)」を強化
しようとした。
【０００６】図１および図２に示すように、既知の電力
プラスチック・パッケージは、大きなフラグ部分２を含
むリードフレームで形成し、その上に半導体ダイ３を実
装する。金，銅またはアルミニウム配線５を用いて、半
導体ダイ３をリード部分８の内側端部４に電気的に接続
する。次に、フラグ部分２の下面を除いて、このアセン
ブリ全体をエポキシ化合物(epoxy compound)１内に封入
する。フラグ部分２の下面は、被覆しないままで残して
おき、ダイ３から外部環境に熱を散逸させるヒート・シ
ンクを備える。エポキシ化合物１は、露出されたヒート
・シンクを被覆しないので、リードフレームに堅固にロ
ックすることができない。
【０００７】図２に示すように、リード部分８を下側に
折り曲げて、パッケージのプリント回路ボードへのはん
だ付を容易にする。したがって、内側端部４は、フラグ
部分から異なるレベルで、フラグ部分に向かって突出
し、これによってエポキシ化合物は内側端部４を完全に
封入し、ロッキングを改善することが可能となる。
【０００８】しかしながら、リードを折り曲げるには、
形成ツールが必要となり、要求される正確なリードフレ
ーム・ダウンセット(leadframe downset)の寸法に合わ
せて形成し、かつ打ち抜くように設計し製造しなければ
ならない。これは、相当な時間期間（通常約１０ないし
１２週間）を必要とし、リードフレームの設計にいかな
る変更を導入する場合でも、遅れが生ずる。代案の１つ
に、プラスチックまたは紙による迅速なプロトタイプを
使用することがあげられる。しかしながら、この方法
は、顧客のための初期信頼性検査またはサンプルに用い
ることが可能な機能的部分を与えるものではない。
【０００９】
【発明が解決しようとする課題】したがって、本発明
は、前述の従来技術の問題を克服するか、あるいは少な
くとも低減するリードフレーム構造を提供しようとする
ものである。
【００１０】
【課題を解決するための手段】このため、一態様におい
て、本発明は、少なくとも１つのフラグ部分と、このフ
ラグ部分に向かって延びる少なくとも１つのリード部分
とを有するリードフレームであって、リード部分が、細
長い部分と、フラグ部分に隣接する端部と、端部と細長
い部分とを相互接続する中間部分とを含み、端部の厚さ
が、細長い部分の厚さよりも小さく、中間部分の厚さが
端部の厚さよりも小さいリードフレームを提供する。
【００１１】好適実施例では、リードフレームの端部
は、細長い部分よりも大きい厚さを有する。
【００１２】好ましくは、リードフレームの中間部分
は、細長い部分よりも大きな幅を有する。あるいは、リ
ードフレームの中間部分は、前記細長い部分と実質的に
同じ幅を有する。
【００１３】リードフレームの細長い部分は、フラグ部
分の厚さと実質的に同じ厚さを有し、それと実質的に同
一平面上にあることが好ましい。
【００１４】第２の態様によれば、本発明はリードフレ
ームの製造方法を提供し、この方法は、金属シートを用
意する段階と、シートから、第１バーに接続された少な
くとも１つのフラグ部分と、第２バーに接続されフラグ
部分に向かって延びる少なくとも１つのリード部分とを
打ち抜く段階であって、第１および第２バーが、１つ以
上のタイ・バーによって相互接続され、リード部分が、
細長い部分と、フラグ部分に隣接する端部と、端部と細
長い部分とを相互接続する中間部分とを含む、段階と、
中間部分に第１のエッチングを行い所定の厚さとする段
階と、中間部分および端部に第２のエッチングを行い最
終厚さとする段階であって、端部の最終厚さを細長い部
分の厚さよりも小さくし、中間部分の最終厚さを端部の
最終厚さよりも小さくする段階から成る。
【００１５】第３の態様によれば、本発明は、電子コン
ポーネントのパッケージ方法を提供し、この方法は、少
なくとも１つのフラグ部分と、フラグ部分に向かって延
びる少なくとも１つのリード部分とを有するリードフレ
ームであって、リード部分が、細長い部分と、前記フラ
グ部分に隣接する端部と、端部と細長い部分とを相互接
続する中間部分とを含み、端部の厚さが、細長い部分の
厚さよりも小さく、中間部分の厚さが端部の厚さよりも
小さいことを特徴とするリードフレームを用意する段階
と、電子コンポーネントをフラグ部分上に実装する段階
と、電子コンポーネントをリード部分の端部に電気的に
接続する段階と、電子コンポーネント，電気接続部，リ
ード部分の少なくとも端部および中間部分，ならびにフ
ラグ部分の少なくとも一部を、プラスチック成型材内に
封入する段階と、プラスチック成型材を硬化させる段階
とから成る。
【００１６】好適実施例では、リードフレームを用意す
るステップは、金属シートを用意する段階と、シートか
ら、第１バーに接続された少なくとも１つのフラグ部分
と、第２バーに接続されフラグ部分に向かって延びる少
なくとも１つのリード部分とを打ち抜く段階であって、
第１および第２バーが、１つ以上のタイ・バーによって
相互接続され、リード部分が、細長い部分と、フラグ部
分に隣接する端部と、端部と細長い部分とを相互接続す
る中間部分とを含む、段階と、中間部分に第１のエッチ
ングを行い所定の厚さとする段階と、中間部分および端
部に第２のエッチングを行って最終厚さとし、端部の最
終厚さを細長い部分の厚さよりも小さく、中間部分の最
終厚さを端部の最終厚さよりも小さくする段階とを含
む。
【００１７】
【発明の実施の形態】これより、本発明の一実施例を、
図面を参照しながら一例として詳細に説明する。
【００１８】まず、図３に最良に示すように、本発明の
一実施例によるリードフレームは、ヒートシンクを与え
るフラグ部分２およびリード部分７を有する。リード部
分７はフラグ部分と全体的に同一平面にある。はんだ材
料または導電性エポキシ（図示せず）によって、半導体
ダイ３をヒートシンク２に取り付け、従来同様ワイヤ・
ボンド５を用いて、ダイ３をリード部分７の内側端部６
に電気的に接続する。次に、既知の方法で、このアセン
ブリをエポキシ・プラスチック化合物に封入する。
【００１９】しかしながら、リードフレームのこの実施
例では、リードフレーム部分の折り曲げを行わない。代
わりに、リード部分７の内側端部６に化学的なエッチン
グを行い、エポキシ化合物のためのロッキング構造を与
える。リードは、リードフレームをダウンセット(downs
et)する必要なく、十分なｚ方向のロッキングを得るこ
とができる。
【００２０】図４は、一リード部分７の内側端部６の構
造を更に詳細に示す。リード部分７の端部６には、横断
チャネル９が備えられ、このチャネル９とリード部分７
の端部との間の内側端部６の部分１０は、厚さが小さく
なっており、図３に最良に見られるように、成型材がフ
ラグ部分とリード部分７の内側端部６との間の、厚さが
薄い部分１０の両側周囲およびチャネル９内に流れ込み
ロッキングが行われる。硬化プロセスの間、成型材は収
縮し、引張応力がチャネル９に加えられる。したがっ
て、リードは、硬化した成型材によって適所に保持され
る。
【００２１】図５および図６は、マルチ・リード・パッ
ケージに共通に見られる典型的なＴ−型リードの一例の
上および下からの斜視図を示す。リード部分７の端部に
おいて、Ｔ−型リード構造１１は、細長いリード部分７
に対して平行および垂直な方向にロッキング効果を与え
る。チャネル９および厚さが小さい端部１０をＴ−型リ
ード１１に備えることにより、リード部分７に対して平
行な方向におけるロッキング効果が強化される。
【００２２】厚さが薄い部分１０およびチャネル９を形
成するために、Ｔ−型リード１１の下面側の物質（図
３、図４および図５に示すように）を、二段階化学エッ
チング・プロセスにおいて、エッチングすることによっ
て除去する。最初に、使用するエッチング物質に影響さ
れない材料（例えば、ゴム）で作られたマスクを、リー
ドフレームの所望のパターンに合わせて作成する。エッ
チングするエリアに開口を穿設する。図６に示すよう
に、マスク２０には、チャネル９を形成すべき位置に、
Ｔ−型リード１１の幅に沿って並んだ小さな開口１５が
備えられている。次に、マスク２０をリードフレーム上
に圧着する。次に、マスク２０を上に乗せたリードフレ
ームを、化学エッチング溶液に通す、即ち、浸漬する。
この溶液は、リードフレームの材料をエッチングによっ
て除去し、リード部分７に小さな横断グルーブ２２を形
成する。
【００２３】図８に示すように、第２エッチング工程で
は、別のマスク２１を形成する。このマスク２１には、
厚さが薄い部分１０およびチャネル９を形成すべき位置
に、前述の開口よりも大きな開口１６が形成されてい
る。次に、第２マスク２１をリードフレーム上に圧着す
る。次いで、第２マスク２１と共に、リードフレームを
再度化学エッチング溶液に通す。第２エッチング・プロ
セスによって、小さな孔１６が拡大され、所望のチャネ
ル９が形成される。同時に、図９に示すように、厚さが
薄い部分１０が形成される。チャネル９および部分１０
の深さおよび幅は、エッチング時間および化学溶液の濃
度によって制御することができる。
【００２４】図１０は、前述の臨界幾何学パラメータを
示す。これらを次のように定義する。
【００２５】Ｔは、リード部分７の端部における、Ｔ−
型リード構造１１の幅である。
【００２６】Ｌは、細長いリード部分７の幅である。
【００２７】Ｄ１は、部分１０の厚さ減少である。
【００２８】Ｄ２は、チャネル９の深さである。
【００２９】Ｗ１は、部分１０およびチャネル９の幅で
ある。
【００３０】Ｗ２は、チャネル９の幅である。
【００３１】これらの定義から、値（Ｔ−Ｌ）が、リー
ドに平行なロッキング効果を決定することがわかる。リ
ードに平行な方向に十分なロッキングを与えるために、
好適実施例では、Ｄ１の値が少なくとも０．１５ｍｍ
（６ミル）であることが望ましい。
【００３２】深さＤ２は、リードフレームの厚さの３０
％ないし４５％の間であることが好ましく、幅Ｗ１は、
Ｔ−型リード構造１１の長さの少なくとも６０％である
ことが好ましい。好ましくは、幅Ｗ２は幅Ｗ１の値の５
０％ないし６０％の間である。
【００３３】以上、本発明の一特定実施例についてのみ
詳細に説明したが、本発明の範囲から逸脱することな
く、種々の変更や改良が当業者によって可能であること
は認められよう。
【図面の簡単な説明】
【図１】既知の個別電力用プラスチック・パッケージの
平面図。
【図２】図１のパッケージの側面図。
【図３】本発明の一実施例による個別電力用パッケージ
を示す図。
【図４】図３の実施例のリードの内側端部を示す拡大断
面図。
【図５】図４のリードの上面等幅図。
【図６】図４のリードの下面等幅図。
【図７】図３の実施例のリードの内側端部の製作プロセ
スにおける一工程を示す図。
【図８】図３の実施例のリードの内側端部の製作プロセ
スにおける一工程を示す図。
【図９】図３の実施例のリードの内側端部の製作プロセ
スにおける一工程を示す図。
【図１０】図３の実施例のリードの内側端部の臨界幾何
学パラメータを示す図。
【符号の説明】
２ フラグ部分 ３ 半導体ダイ ５ ワイヤ・ボンド ６ 内側端部 ７ リード部分 ９ 横断チャネル １０ 部分 １１ Ｔ−型リード構造 １６ 開口 ２０，２１ マスク ２２ 横断グルーブ Ｄ１ 部分１０の厚さ減少 Ｄ２ チャネル９の深さ Ｌ 細長いリード部分７の幅 Ｔ Ｔ−型リード構造１１の幅 Ｗ１ 部分１０およびチャネル９の幅 Ｗ２ チャネル９の幅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒン・クーイ・チー マレイシア国セレンバン、ネゲリ・センビ ラン、タマン・ラサ・ジャヤ、アールジェ イ１／３、ジャラン238 (72)発明者 サット・シュクリ・エンボン マレイシア国セナワン・セレンバン、タマ ン・ラサ・サヤン４、ジャラン・マーラー 81

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つのフラグ部分と、該フラグ
    部分に向かって延びる少なくとも１つのリード部分とを
    有するリードフレームであって、前記リード部分が、細
    長い部分と、前記フラグ部分に隣接する端部と、該端部
    と前記細長い部分とを相互接続する中間部分とを含み、
    前記端部の厚さが、前記細長い部分の厚さよりも小さ
    く、前記中間部分の厚さが前記端部の厚さよりも小さい
    ことを特徴とするリードフレーム。
  2. 【請求項２】前記リードフレームの前記端部は、前記細
    長い部分よりも大きい厚さを有することを特徴とする請
    求項１記載のリードフレーム。
  3. 【請求項３】前記リードフレームの前記中間部分は、前
    記細長い部分よりも大きい幅を有することを特徴とする
    請求項１記載のリードフレーム。
  4. 【請求項４】前記リードフレームの前記中間部分は、前
    記細長い部分と実質的に同じ幅を有することを特徴とす
    る請求項１または請求項２記載のリードフレーム。
  5. 【請求項５】前記リードフレームの前記細長い部分は、
    前記フラグ部分のそれと実質的に同じ厚さを有し、それ
    と実質的に同一平面上にあることを特徴とする請求項１
    記載のリードフレーム。
  6. 【請求項６】リードフレームの製造方法であって：金属
    シートを用意する段階；前記シートから、第１バーに接
    続された少なくとも１つのフラグ部分と、第２バーに接
    続され前記フラグ部分に向かって延びる少なくとも１つ
    のリード部分とを打ち抜く段階であって、前記第１およ
    び第２バーが、１つ以上のタイ・バーによって相互接続
    され、前記リード部分が、細長い部分と、前記フラグ部
    分に隣接する端部と、前記端部と前記細長い部分とを相
    互接続する中間部分とを含む、段階と、 前記中間部分に第１のエッチングを行い、所定の厚さと
    する段階；および前記中間部分および前記端部に第２の
    エッチングを行い、最終厚さとする段階であって、前記
    端部の最終厚さを前記細長い部分の厚さよりも小さく
    し、前記中間部分の最終厚さを前記端部の最終厚さより
    も小さくする段階；から成ることを特徴とする方法。
  7. 【請求項７】電子コンポーネントのパッケージ方法であ
    って：少なくとも１つのフラグ部分と、該フラグ部分に
    向かって延びる少なくとも１つのリード部分とを有する
    リードフレームであって、前記リード部分が、細長い部
    分と、前記フラグ部分に隣接する端部と、該端部と前記
    細長い部分とを相互接続する中間部分とを含み、前記端
    部の厚さが、前記細長い部分の厚さよりも小さく、前記
    中間部分の厚さが前記端部の厚さよりも小さいことを特
    徴とするリードフレームを用意する段階；前記電子コン
    ポーネントを前記フラグ部分上に実装する段階；前記電
    子コンポーネントを前記リード部分の前記端部に電気的
    に接続する段階；前記電子コンポーネント，前記電気接
    続部，前記リード部分の少なくとも前記端部および前記
    中間部分，ならびに前記フラグ部分の少なくとも一部
    を、プラスチック成型材内に封入する段階；前記プラス
    チック成型材を硬化させる段階；から成ることを特徴と
    する方法。
  8. 【請求項８】前記リードフレームを用意するステップ
    は、 金属シートを用意する段階；前記シートから、第１バー
    に接続された少なくとも１つのフラグ部分と、第２バー
    に接続され前記フラグ部分に向かって延びる少なくとも
    １つのリード部分とを打ち抜く段階であって、前記第１
    および第２バーが、１つ以上のタイ・バーによって相互
    接続され、前記リード部分が、細長い部分と、前記フラ
    グ部分に隣接する端部と、前記端部と前記細長い部分と
    を相互接続する中間部分とを含む、段階と、 前記中間部分に第１のエッチングを行い、所定の厚さと
    する段階；および前記中間部分および前記端部に第２の
    エッチングを行って最終厚さとし、前記端部の最終厚さ
    を前記細長い部分の厚さよりも小さくし、前記中間部分
    の最終厚さを前記端部の最終厚さよりも小さくする段
    階；を含むことを特徴とする請求項７記載の電子コンポ
    ーネントのパッケージ方法。
JP11015153A 1998-01-26 1999-01-25 リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法 Pending JPH11260980A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MY9800329 1998-01-26
MYPI98000329A MY118338A (en) 1998-01-26 1998-01-26 A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.

Publications (1)

Publication Number Publication Date
JPH11260980A true JPH11260980A (ja) 1999-09-24

Family

ID=19749791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11015153A Pending JPH11260980A (ja) 1998-01-26 1999-01-25 リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法

Country Status (3)

Country Link
US (1) US5973388A (ja)
JP (1) JPH11260980A (ja)
MY (1) MY118338A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426494B1 (ko) * 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
EP1205451A1 (en) * 2000-03-07 2002-05-15 Ibiden Co., Ltd. Ceramic substrate for manufacture/inspection of semiconductor
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
DE10155139A1 (de) * 2001-11-12 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
JP3875126B2 (ja) * 2002-03-22 2007-01-31 シャープ株式会社 半導体装置及びその製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6794738B2 (en) * 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
JP2008538971A (ja) * 2005-04-29 2008-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｔ用のエネルギー分解された光子計数
WO2007010315A2 (en) 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US20070278629A1 (en) * 2006-06-06 2007-12-06 International Business Machines Corporation Method and structure for improving the reliability of leadframe integrated circuit packages
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8093693B2 (en) * 2006-09-15 2012-01-10 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20080122049A1 (en) * 2006-11-28 2008-05-29 Texas Instruments Incorporated Leadframe finger design to ensure lead-locking for enhanced fatigue life of bonding wire in an overmolded package
US8278148B2 (en) * 2007-09-13 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with leads separated from a die paddle
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20100052424A1 (en) * 2008-08-26 2010-03-04 Taylor William P Methods and apparatus for integrated circuit having integrated energy storage device
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US9627305B2 (en) * 2013-07-11 2017-04-18 Infineon Technologies Ag Semiconductor module with interlocked connection
US10546808B2 (en) * 2014-03-07 2020-01-28 Bridge Semiconductor Corp. Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
US11291146B2 (en) * 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140465A (en) * 1978-04-24 1979-10-31 Hitachi Ltd Lead frame
JPS5662344A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Resin sealed semiconductor device
JPS59222951A (ja) * 1983-06-02 1984-12-14 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
JPS61224441A (ja) * 1985-03-29 1986-10-06 Nec Corp リ−ドフレ−ム
JPH01186662A (ja) * 1988-01-14 1989-07-26 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH01289150A (ja) * 1988-05-17 1989-11-21 Sumitomo Metal Mining Co Ltd はんだクラッドリードフレーム及びその製法
JPH01289149A (ja) * 1988-05-17 1989-11-21 Sumitomo Metal Mining Co Ltd 二段コイニングリードフレーム
JPH04364061A (ja) * 1991-06-11 1992-12-16 Mitsui High Tec Inc リードフレームの製造方法
JPH04368154A (ja) * 1991-06-15 1992-12-21 Sony Corp 半導体装置
JPH05109928A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0621305A (ja) * 1992-06-30 1994-01-28 Matsushita Electron Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426494B1 (ko) * 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法

Also Published As

Publication number Publication date
MY118338A (en) 2004-10-30
US5973388A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
JPH11260980A (ja) リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法
US8853836B1 (en) Integrated circuit package and method of making the same
US6455356B1 (en) Methods for moding a leadframe in plastic integrated circuit devices
US5986209A (en) Package stack via bottom leaded plastic (BLP) packaging
US6911353B2 (en) Semiconductor device and method of manufacturing same
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
US6917097B2 (en) Dual gauge leadframe
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20130181335A1 (en) Leadframe and semiconductor package made using the leadframe
US20050116321A1 (en) Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
US8004069B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
KR960000706B1 (ko) 전력소자용 플라스틱 패키지 구조 및 그 제조방법
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US20200135621A1 (en) Leads for leadframe and semiconductor package
JP2003124423A (ja) リードフレーム及びその製造方法
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH10247715A (ja) 半導体装置及びその製造方法
US9818675B2 (en) Semiconductor device including conductive clip with flexible leads and related methods
US7071541B1 (en) Plastic integrated circuit package and method and leadframe for making the package
JPH0936155A (ja) 半導体装置の製造方法
JP2003197828A (ja) 樹脂封止型半導体装置
JP7546547B2 (ja) 選択的成形を伴うメッキ用パッケージ化方法