TW201724430A - 半導體裝置、導線架以及導線架的製造方法 - Google Patents

半導體裝置、導線架以及導線架的製造方法 Download PDF

Info

Publication number
TW201724430A
TW201724430A TW105129016A TW105129016A TW201724430A TW 201724430 A TW201724430 A TW 201724430A TW 105129016 A TW105129016 A TW 105129016A TW 105129016 A TW105129016 A TW 105129016A TW 201724430 A TW201724430 A TW 201724430A
Authority
TW
Taiwan
Prior art keywords
lead
wire
lead frame
semiconductor wafer
semiconductor device
Prior art date
Application number
TW105129016A
Other languages
English (en)
Other versions
TWI686910B (zh
Inventor
伊藤麻美
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201724430A publication Critical patent/TW201724430A/zh
Application granted granted Critical
Publication of TWI686910B publication Critical patent/TWI686910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明提供一種可防止半導體裝置的樹脂裂痕的導線架。當藉由壓製加工來形成導線架3時，在內部導線3b的前端形成切邊3d，使其作為相對於樹脂5的錨部發揮功能。切邊3d設為朝向半導體裝置的底面方向而設的銳角的突起部。

Description

半導體裝置、導線架以及導線架的製造方法
本發明是有關於一種具有導線架（lead frame）的半導體裝置、導線架以及該導線架的製造方法。
圖3表示使用導線架的現有的半導體裝置的示例。半導體裝置2為具有下述部分的構成，即：規定形狀的引板（tab）3a，搭載半導體晶片（chip）1；導線3e，具有內部導線（inner lead）3b與從內部導線3b延伸的外部導線（outer lead）3c；導電性金屬線（wire）4，將半導體晶片1上的焊墊（pad）1a與導線3e的內部導線3b予以連接；以及樹脂5，密封半導體晶片1、內部導線3b及導電性金屬線4，以保護他們不受外部因素影響。
該半導體裝置2中，外部導線3c或引板3a的背面從樹脂5露出，因此散熱性良好，但另一方面，亦存在導線3或引板3a容易從樹脂5剝離的課題。
根據圖3可明確的是，從半導體裝置向安裝半導體裝置的配線基板的電性連接是經由如下所述的連接來進行，即：利用導電性金屬線4而進行的、構成半導體晶片1的規定端子部的焊墊1a與導線3e的內部導線3b的連接；以及外部導線3c與安裝基板上的配線的連接。為了確保電性連接的可靠性，關鍵在於導線3e與樹脂5的密接性、利用導電性金屬線4的連接的可靠性。尤其，引板3a及導線3e與樹脂5的密接性對於確保連接的可靠性而言是關鍵的項目，且抑制剝離或裂痕（crack）是關鍵技術。
因此，在專利文獻1中，記載有一種導線架以及導線架的製造方法，該導線架適合於形成將半導體封裝安裝於基板時不會產生裂痕的半導體封裝。具體而言，其特徵在於具有：銳角的突起，形成於導線架的搭載半導體晶片的引板主面的端部；以及錐（taper）狀構成部，設於搭載半導體晶片的引板背面的端緣部周邊。
而且，在專利文獻2中，記載有一種導線架及其製造方法，該導線架使將構成半導體晶片的規定端子部的焊墊與導線的內部導線予以連接的導電性金屬線的連接可靠性提高。具體而言，其特徵在於包括：以內部導線前端相互連結的方式來進行形狀加工的步驟；經由鍍覆步驟、退火步驟或分接（tapping）步驟中的至少任一步驟後，開放內部導線的連結狀態的步驟；以及壓扁內部導線前端的步驟。 現有技術文獻 專利文獻
專利文獻1：日本專利特開平5-82704號公報 專利文獻2：日本專利特開平7-142661號公報 專利文獻3：日本專利特開2006-202941號公報
[發明所欲解決之課題]
然而，根據專利文獻1所記載的導線架，在導線架製造時，必須對模具進行加工，以使得可在搭載半導體晶片的引板中的搭載半導體晶片的面的端部形成銳角的突起部，並在引板中的搭載半導體晶片的面的相反面的端緣部周邊形成錐。進而，僅為針對以導線架的引板為起點產生的裂痕的對策。
而且，在專利文獻2所記載的內部導線製造方法中，為了製造內部導線，必須準備至少兩個模具。
因此，本發明的課題在於提供一種無須對模具進行加工而可減少以內部導線為起點產生的裂痕的導線架及其製造方法與使用所述導線架的半導體裝置。
[解決課題之手段]
為了解決所述課題，本發明採用了以下方法。
首先，採用一種導線架，包括：引板，搭載半導體晶片；內部導線，配置於所述引板的周圍；以及外部導線，從所述內部導線延伸，其中，在所述內部導線的前端成形有切邊。
而且，使用一種導線架的製造方法，包括：準備包含規定材料的金屬平板的步驟；以及使用模具而由所述金屬平板來衝壓出引板與導線組合而成的導線架，並且在所述導線架的內部導線的前端部形成具有規定角度的銳角的突起部的步驟。
[發明的效果]
藉由使用所述手段，無須增加步驟數，而可減少以內部導線為起點產生的裂痕。
以下，參照圖式來詳細說明作為本發明的實施例的半導體裝置的導線架以及導線架製造方法。
另外，對於以下的說明中所用的圖式，為了容易理解特徵，有時會為了方便而將成為特徵的部分放大描述，各構成要素的尺寸比率等未必與實際相同。
而且，以下的說明中例示的尺寸等為一例，本發明未必限定於此，可在不變更其主旨的範圍內進行變更而實施。
圖1是用於對具有本發明的實施例的導線架的半導體裝置2進行說明的圖，所述導線架具有在壓製加工時產生的內部導線前端的切邊3d。
如該圖1所示，成為本發明的實施例的導線架3包含：規定形狀的引板3a，搭載半導體晶片1；以及導線3e，起到導出向基板的電性連接的作用，且在引板的周圍相隔地配置，導線3e包含內部導線3b以及從內部導線3b朝下方向彎折地延伸的外部導線3c。並且，導線3e在內部導線3b的前端具有藉由壓製加工而成形的切邊3d。
半導體裝置2是由下述部分大致構成，即：導線架3，具有搭載有半導體晶片1的引板3a；導電性金屬線4，將半導體晶片1的表面所設的構成規定端子部的焊墊1a與導線3的內部導線3b予以電性連接；以及樹脂5，為了保護半導體晶片1、內部導線3b、及導電性金屬線4不受外部因素影響而設。樹脂5無間隙地覆蓋密封半導體晶片1、內部導線3b、及導電性金屬線4。
朝向半導體裝置2的底面9方向而在內部導線3b的前端朝下地形成的切邊3d作為相對於樹脂5的錨部發揮作用，防止導線3e從樹脂脫落，並且亦防止樹脂裂痕。另外，在內部導線3b的前端所設的切邊3d是在藉由壓製加工來將包含規定材料的金屬平板成形為內部導線3b時所形成。
若考慮到半導體裝置的製造方法，則在裝配步驟中，當藉由導電性金屬線4來將構成半導體晶片1的規定端子部的焊墊1a與內部導線3a予以連接時，必須避免因藉由壓製加工而成形的內部導線前端的切邊3d而造成內部導線前端附近從加熱塊（heat block）上表面被提起所導致的內部導線3b的接合區域未受到充分加熱而引起接合不良。因此，使用避開藉由壓製加工而成形的內部導線前端的切邊3d的金屬線接合（wire bonder）裝置，較藉由壓製加工而成形的內部導線前端的切邊3d而將導電性金屬線4連接至從內部導線3b延伸的外部導線3c側，藉此可避免接合不良。
另外，對於避開藉由所述壓製加工而成形的內部導線前端的切邊3d的金屬線接合裝置的構成，例如在專利文獻3中有所揭示。
接下來，對本發明的導線3的製造方法進行說明。
圖2（a）至圖2（c）是用於對本發明的具有在壓製加工時形成的內部導線前端的切邊3d的導線架的製造方法進行說明的圖。
如該圖2（a）至圖2（c）所示，在本發明的導線架的製造方法中，藉由用於將包含規定材料（例如銅、坡莫合金（permalloy））的金屬平板（內部導線）6衝壓成形為導線架3的模具7的上模具7a、下模具7b的形狀，在壓製加工時產生內部導線前端的切邊3d。
若依加工的順序來進行說明，則首先如圖2（a）所示，在金屬平板6的底面放置下模具7b並固定金屬平板6。彎折的起點8是位於下模具7b的上端部的上方附近，但在從該起點8朝遠離下模具7b的方向稍許偏移的位置的上方配置上模具7a。繼而，如圖2（b）所示，使上模具7a下降。然後，如圖2（c）般向下按壓金屬平板6的前端，在前端形成朝下的切邊3d。切邊3d的外側面與上模具7a相接，該外側面形成構成內部導線的側面的一部分的前端的端面。另外，切邊3d的長度理想的是不會從圖1所示的外部導線的底面9突出，而為外部導線的厚度的一半以下。藉此，切邊與外部導線之間的樹脂成為與引板附近的樹脂相連且牢固的形狀。
藉由構成用於成形為導線3所需的模具7的上模具7a的前端角度以及上模具7a與下模具7b之間的彼此的水平方向的距離，可規定內部導線前端的切邊3d的長度或從切邊的剖面進行確認時的切邊的厚度。
而且，對於將構成半導體晶片1的規定端子部的焊墊1a與導線架3的內部導線3a予以連接的導電性金屬線4連接至從內部導線3b延伸的外部導線3c側而言關鍵的、切邊3d的起點8的位置亦可藉由模具7的上模具7a、下模具7b的上下位置關係來規定。
如此，藉由對內部導線前端的切邊3d的長度或厚度、以及起點8的位置進行管理，從而在裝配步驟中的將半導體晶片1的焊墊1a與內部導線3a予以連結的導電性金屬線4的連接時，可防止因切邊3d而造成內部導線前端附近從加熱塊上表面被提起所導致的內部導線3b的接合區域未受到充分加熱而產生的接合不良、或者內部導線前端的切邊3d從半導體裝置的底面9露出。
進而，本發明中，相對於以內部導線3b為起點產生的裂痕而使內部導線3b從樹脂5的拉拔強度提高，藉此，無須增加步驟數而可確保半導體裝置2自身的強度。 [產業上的可利用性]
本發明的半導體裝置的導線架以及導線架的製造方法可適用於下述半導體裝置，該半導體裝置適用藉由壓製加工來製造導線架的導線架。
1‧‧‧半導體晶片
1a‧‧‧焊墊
2‧‧‧半導體裝置
3‧‧‧導線架
3a‧‧‧引板
3b‧‧‧內部導線
3c‧‧‧外部導線
3d‧‧‧內部導線前端的切邊
3e‧‧‧導線
4‧‧‧導電性金屬線
5‧‧‧樹脂
6‧‧‧金屬平板（內部導線）
7‧‧‧模具
7a‧‧‧上模具
7b‧‧‧下模具
8‧‧‧內部導線前端的切邊的起點
9‧‧‧半導體裝置的底面
圖1是用於對具有本發明的實施例的導線架的半導體裝置進行說明的圖，所述導線架具有在壓製加工時產生的內部導線前端的切邊。 圖2（a）至圖2（c）是用於對本發明的實施例中的內部導線前端的切邊成形的壓製加工的一例進行說明的圖。 圖3是用於對現有的半導體裝置的一例的主要構成進行說明的圖。
1‧‧‧半導體晶片
1a‧‧‧焊墊
2‧‧‧半導體裝置
3‧‧‧導線架
3a‧‧‧引板
3b‧‧‧內部導線
3c‧‧‧外部導線
3d‧‧‧內部導線前端的切邊
3e‧‧‧導線
4‧‧‧導電性金屬線
5‧‧‧樹脂
9‧‧‧半導體裝置的底面

Claims (5)

  1. 一種導線架，包括： 引板，搭載半導體晶片； 內部導線，配置於所述引板的周圍； 外部導線，從所述內部導線延伸；以及 切邊，為在所述內部導線的前端朝下地設置的銳角的突起部。
  2. 如申請專利範圍第1項所述的導線架，其中所述銳角的突起部是朝與所述內部導線中的導電性金屬線連接面為相反的面突出地構成，且所述銳角的突起部的外側面形成所述內部導線前端的端面。
  3. 如申請專利範圍第1項或第2項所述的導線架，其中所述銳角的突起部為外部導線的厚度的一半以下的長度。
  4. 一種導線架的製造方法，其特徵在於包括： 準備包含規定材料的金屬平板的步驟；以及 使用模具而由所述金屬平板來衝壓出引板與導線組合而成的導線架，並且在所述導線架的內部導線的前端部朝下地形成具有規定角度的銳角的突起部的步驟。
  5. 一種半導體裝置，包括： 半導體晶片； 引板，搭載有所述半導體晶片； 內部導線，配置於所述引板的周圍； 外部導線，從所述內部導線延伸； 切邊，為在所述內部導線的前端朝下地設置的銳角的突起部； 導電性金屬線，將所述半導體晶片的表面所設的焊墊與所述內部導線予以電性連接；以及 樹脂，密封所述半導體晶片、所述內部導線及所述導電性金屬線。
TW105129016A 2015-09-18 2016-09-08 半導體裝置、導線架以及導線架的製造方法 TWI686910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015185775A JP6549003B2 (ja) 2015-09-18 2015-09-18 半導体装置
JP2015-185775 2015-09-18

Publications (2)

Publication Number Publication Date
TW201724430A true TW201724430A (zh) 2017-07-01
TWI686910B TWI686910B (zh) 2020-03-01

Family

ID=58283196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129016A TWI686910B (zh) 2015-09-18 2016-09-08 半導體裝置、導線架以及導線架的製造方法

Country Status (5)

Country Link
US (1) US20170084547A1 (zh)
JP (1) JP6549003B2 (zh)
KR (1) KR20170034337A (zh)
CN (1) CN107068644B (zh)
TW (1) TWI686910B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234960A (ja) * 1988-07-25 1990-02-05 Hitachi Ltd 半導体装置及びその形成方法
JPH0346264A (ja) * 1989-07-14 1991-02-27 Matsushita Electron Corp 樹脂封止形半導体装置用リードフレームおよびその製造方法
JPH04147661A (ja) * 1990-10-11 1992-05-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置のリードフレーム
JP2967110B2 (ja) 1991-09-19 1999-10-25 富士通株式会社 リードフレーム及びその製造方法
JP3028173B2 (ja) 1993-11-12 2000-04-04 株式会社三井ハイテック リードフレームおよびその製造方法
JPH07245321A (ja) * 1994-03-02 1995-09-19 Toppan Printing Co Ltd ワイヤボンディング治具
MY118338A (en) * 1998-01-26 2004-10-30 Motorola Semiconductor Sdn Bhd A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.
JP4648713B2 (ja) 2005-01-20 2011-03-09 セイコーインスツル株式会社 ワイヤボンダ装置およびその使用方法
CN100539054C (zh) * 2007-03-13 2009-09-09 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
CN104091791A (zh) * 2012-08-31 2014-10-08 天水华天科技股份有限公司 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法

Also Published As

Publication number Publication date
TWI686910B (zh) 2020-03-01
CN107068644A (zh) 2017-08-18
US20170084547A1 (en) 2017-03-23
JP6549003B2 (ja) 2019-07-24
KR20170034337A (ko) 2017-03-28
CN107068644B (zh) 2021-07-27
JP2017059775A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
EP3544053B1 (en) Discrete power transistor package having solderless dbc to leadframe attach
JP4624170B2 (ja) 半導体装置の製造方法
JP6305302B2 (ja) 半導体装置およびその製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
JP5714157B1 (ja) パワー半導体装置
US20050104166A1 (en) Semiconductor device and manufacturing method thereof
US11024563B2 (en) Semiconductor device and manufacturing method thereof
JP5245880B2 (ja) 電力用半導体モジュールとその製造方法
TW201724430A (zh) 半導體裝置、導線架以及導線架的製造方法
CN105931989A (zh) 制造半导体器件的方法以及半导体器件
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JPH04352436A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP5660076B2 (ja) 半導体装置とその製造方法
TW202238888A (zh) 半導體裝置
JP5562780B2 (ja) 半導体装置
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2007294637A (ja) 半導体装置の製造方法
JPH0864745A (ja) 半導体装置
JP2006216979A (ja) 半導体装置の製造方法
JP2015026713A (ja) 半導体製造装置
JPH06163778A (ja) 半導体装置およびその製造方法
JPH0650341U (ja) 半導体装置
JP2009027106A (ja) 半導体装置