JP2009027106A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009027106A
JP2009027106A JP2007191579A JP2007191579A JP2009027106A JP 2009027106 A JP2009027106 A JP 2009027106A JP 2007191579 A JP2007191579 A JP 2007191579A JP 2007191579 A JP2007191579 A JP 2007191579A JP 2009027106 A JP2009027106 A JP 2009027106A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
mounting piece
adhesive layer
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007191579A
Other languages
English (en)
Inventor
Yasuhisa Nakazawa
保寿 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007191579A priority Critical patent/JP2009027106A/ja
Publication of JP2009027106A publication Critical patent/JP2009027106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、別途部品を設けることなく、信頼性の高い半導体装置を提供することを目的とする。
【解決手段】半導体素子２と、前記半導体素子２が搭載される載置片４と、前記載置片４上に配して前記半導体素子２を固定するための接着層３とを備えた半導体装置１において、
前記載置片４は、前記半導体素子２が接着して固定される実装領域５の一部に開口部９を有し、
前記実装領域５において、前記半導体素子２と前記載置片４とが面で当接することを特徴とする半導体装置１。
【選択図】図１

Description

本発明は載置片上に半導体素子を備える半導体装置に関するものである。
図９に従来の代表的な半導体装置１０１の平面図を示す。半導体装置１０１は、半導体素子２と、半導体素子２を搭載するための載置片４と、載置片４と４本のリード端子７からなるリードフレーム８を備える。ここで、載置片４はリード端子７ｂにて接続・支持されて、載置片４とリード端子７の一部とが封止樹脂（不図示）により封止されている。また、載置片４上には半導体素子２が２つ存在し、片方の半導体素子２ａは載置片４上に導体の材料からなる接着層３ａを介してダイボンド接着され、半導体素子２ａと載置片４とが電気的に接続されている。もう片方の半導体素子２ｂは載置片４上に不導体の材料からなる接着層３ｂを介してダイボンド接着され、半導体素子２ｂと載置片４とが電気的に絶縁されている。そして、半導体素子２ａはリード端子７ａとボンディングワイヤー６で接続されて回路を形成している。また、半導体素子２ｂはリード端子７ｃ、７ｄとボンディングワイヤー６で接続されて回路を形成している。
図１０に従来の半導体装置１０１の側面図を示す。半導体素子２ａと半導体素子２ｂとがワイヤボンディングにより、ボンディングワイヤー６を介して接続されている。この際、半導体素子２ｂがファーストボンド側となり、半導体素子２ａがセカンドボンド（ステッチボンド）側となる。
しかし、半導体素子２ａを載置片４上に接着層３ａを介してダイボンドする際、接着層３ａが硬化するまでの間に、搬送時のわずかな振動や空気の流動等によって接着層３ａの厚さが不均一となり、凹凸が生じる。そのため、半導体素子２ａを載置片４と水平となるように載置しても、接着層３ａにより半導体素子２ａが載置片４に対して傾いてしまい、傾いた状態のままダイボンドされてしまうことがある。
図１１に従来の半導体装置１０２の側面図を示す。接着層３ａに凹凸が生じてしまったために、半導体素子２ａが半導体素子２ｂ側を下にして傾いている。そのため、ボンディングワイヤー６をファーストボンドからセカンドボンドに渡す距離が長くなってしまう。これにより、ボンディングワイヤー６の長さが足りず、ボンディングワイヤー６が半導体素子２ａに接続されない。また、半導体素子２ａが半導体素子２ｂ側を上にして傾いた際には、ボンディングワイヤー６をファーストボンドからセカンドボンドに渡す距離が短くなってしまうので、ボンディングワイヤー６の長さが余ってしまう。そのため、ボンディングワイヤー６が半導体素子２ａに強く接続されて、ボンディングワイヤー６にクラック状の亀裂が生じる。以上のことから、接着層３ａに凹凸が生じて半導体素子２ａが傾くと半導体装置の信頼性が著しく悪くなるという問題が発生していた。
また、従来の半導体装置にあっては上記した問題とは別に次のような問題もあった。
図１２に従来の半導体装置１０３の側面図を示す。半導体素子２はダイボンドする際に、半導体素子２を載置片４に押し付けて固定される。そのため、接着層３ａの塗布量が増加すると、半導体素子２ａと載置片４との間に配する接着層３ａが押し広げられて塗布領域が広がる。これにより、接着層３ａの塗布領域が接着層３ｂの塗布領域と接触し、本来ならば、絶縁されているはずの載置片４と半導体素子２ｂとが接着層３ａによって電気的に接続して不具合を起こすという問題が発生していた。
そこで、これらの問題点を解決するため、特許文献１では、半導体素子が凹部を有する金属片で固定されることにより、半導体素子の傾きを防止する半導体装置が開示されている。
実開昭６１−８１１６８号公報
しかし、特許文献１に開示された半導体装置では、金属片という部品を別途設けるためのコストが必要となる。また、金属片を半導体素子と接着層との間に挟むように配するために、接着層を金属片と半導体素子の２ヶ所に設けることとなり、繁雑な製造工程が必要となる。
本発明は、別途部品を設けることなく、信頼性の高い半導体装置を提供することを目的とする。
上記目的を達成するために本発明は、半導体素子と、前記半導体素子が搭載される載置片と、前記載置片上に配して前記半導体素子を固定するための接着層とを備えた半導体装置において、
前記載置片は、前記半導体素子が接着して固定される実装領域の一部に開口部を有し、
前記実装領域において、前記半導体素子と前記載置片とが面で当接することを特徴としている。
また、本発明は上記構成の半導体装置において、前記開口部が格子状に並置するように複数設けられることを特徴としている。
また、本発明は上記構成の半導体装置において、前記開口部が前記実装領域の端部に設けられて、かつ、前記半導体素子の外周部を包囲するように前記端部から前記実装領域の外側まで延設されることを特徴としている。
また、本発明は上記構成の半導体装置において、前記載置片が前記半導体素子を内部に配する凹部を有することを特徴としている。
また、本発明は上記構成の半導体装置において、前記接着層が前記開口部、または、前記実装領域の外側で前記半導体素子の側面と一部が当接するように配されることを特徴としている。
また、本発明は上記構成の半導体装置において、前記開口部が溝状、または、貫通孔状に形成されていることを特徴としている。
また、本発明は上記構成の半導体装置において、前記開口部が平面的に見て円形状、または、多角形形状に設けられていることを特徴としている。
本発明によると、実装領域において、半導体素子と載置片とが面で当接する。そのため、搬送時の振動や空気の流動によって接着層に凹凸が生じても、半導体素子と載置片とが面で当接するので、接着層の状態に左右されずに半導体素子を水平に保つことができる。
また本発明によると、開口部は格子状に並置するように複数設けられている。そのため、複数の面で半導体素子と載置片とが当接するので、半導体素子の水平面をより安定に保つことができる。
また本発明によると、開口部は実装領域の端部に設けられて、かつ、半導体素子の外周部を包囲するように実装領域の外側まで延設される。そのため、半導体素子が接着層を介して載置片に押し付けて固定される際に、接着層が押し広げられることによる、余剰な接着層の広がりを防ぐことができる。
また本発明によると、載置片は半導体素子を内部に配する凹部を有する。そのため、半導体素子が接着層を介して載置片に押し付けて固定される際に、接着層が押し広げられることによる余剰な広がりをより確実に防ぐことができる。
また本発明によると、接着層は開口部または実装領域の外側において半導体素子の側面と一部が接触するように配される。そのため、接着層に凹凸が生じても、半導体素子を水平に保ったまま、半導体素子と載置片とを固定することができる。
また本発明によると、開口部は溝状または貫通孔状に形成されている。そのため、より多くの余剰な接着層を取り除くことができるので、接着層の広がりを抑えることができる。
また本発明によると、開口部は、平面的に見て円形状または多角形形状に設けられている。そのため、接着層の塗布量や半導体素子の大きさによって、溝部の形状を変えることが出来る。これにより、半導体装置の種類に対応して、半導体素子を水平に保ち、余剰な接着層を取り除くことができる。
以下、本発明の実施形態について図を参照して説明する。尚、本発明は以下の実施形態に限られるものではなく、載置片上に半導体素子を備える半導体装置であれば好適に実施できるものである。
図１は第１実施形態における半導体装置１の側面図を示す。半導体素子２ａが半導体素子２を搭載するための載置片４上に配される。この載置片４上に半導体素子２ａが配する領域のことを以下、実装領域５という。この際、半導体素子２ａは高融点はんだペーストからなる接着層３ａを介してダイボンドされる。高融点はんだペーストは導電性を有するので、半導体素子２ａと載置片４とは接着層３ａを介して電気的に接続されている。
図２は第１実施形態における載置片４の平面図である。載置片４には点線で表される実装領域５の中央部に溝状の開口部９が設けられている。半導体素子２ａは、載置片４に接着層３ａを介して押し付けられることにより載置片４にダイボンドされる。このとき、接着層３ａは溶融しているので、半導体素子２ａを押し付けることによって接着層３ａは、開口部９と、実装領域５の外側で半導体素子２ａの側面と一部が接触するように流動して硬化する。そのため、接着層３ａに凹凸が生じても、開口部９を設けない実装領域５において半導体素子２ａと載置片４とは面で当接するため、半導体素子２ａを水平に保ったまま、接着層３ａは、半導体素子２ａと載置片４とを固定することができる。
図３は、第２実施形態における半導体装置１の側面図を示す。説明の便宜上、前述の図１、図２に示す第１実施形態と同様の部分には同一の符号を付している。本実施形態は、載置片４には開口部９が実装領域５に複数設けられる。このとき、開口部９は図４の第２実施形態における載置片４の平面図が示すように格子状に並置される。そのため、複数の面で半導体素子２ａと載置片４とが当接するので、半導体素子２ａの水平面をより安定に保つことができる。その他の部分は第１実施形態と同様である。
図５は第３実施形態における半導体装置１の側面図を示す。説明の便宜上、前述の図１〜図４に示す第１、第２実施形態と同様の部分には同一の符号を付している。本実施形態は、載置片４に、開口部９を実装領域５の端部に設けて、かつ、半導体素子２ａの外周を包囲するように実装領域５の端部から実装領域の外側まで開口部９を延設する。これにより、図６の第３実施形態における載置片４の平面図が示すように開口部９は実装領域５の中心部を残して、実装領域５の内側と外側にまたがって半導体素子２ａの外周を囲んだ構造を有する。そのため、半導体素子２ａが接着層３ａを介して載置片４に押し付けて固定される際に、接着層３ａが押し広げられることによる、余剰な接着層３ａの広がりを防ぐことができる。その他の部分は第１実施形態と同様である。
図７は第４実施形態における半導体装置１の側面図を示す。説明の便宜上、前述の図１〜図６に示す第１、第２、第３実施形態と同様の部分には同一の符号を付している。本実施形態は、半導体素子２ａよりも大きいサイズを有する凹部１０を載置片４上に設ける。そして、凹部１０の内部に半導体素子２ａを配する。凹部１０の内部において半導体素子２ａが設けられる実装領域５の一部に開口部９を設ける。これにより、図８の第４実施形態における載置片４の平面図が示すように凹部１０の内部に実装領域５が設けられることになる。そのため、半導体素子２ａが接着層３ａを介して載置片４に押し付けて固定される際に、接着層３ａが押し広げられることによる余剰な広がりをより確実に防ぐことができる。また、第４実施形態において、開口部９は第２実施形態のように格子状に並置されるように複数設けてもよいし、第３実施形態のように開口部９を実装領域５の端部に設けて、かつ、半導体素子２ａの外周部を包囲するように実装領域５の外側まで延設してもよい。その他の部分は第１〜第３実施形態と同様である。
第１実施形態〜第４実施形態によると、実装領域５において、半導体素子２ａと載置片４とが面で当接する。そのため、搬送時の振動や空気の流動によって接着層に凹凸が生じても、半導体素子と載置片とが面で当接するので、接着層の状態に左右されずに半導体素子を水平に保つことができる。
また第１実施形態〜第４実施形態によると、開口部９を溝状に形成しているが、貫通孔状に形成してもよい。これにより、より多くの余剰な接着層３ａを取り除くことができるので、接着層３ａの広がりを抑えることができる。
また第１実施形態〜第４実施形態によると、開口部９を四角形に形成しているが、多角形形状や円形状等に形成してもよい。これにより、半導体装置の種類に対応して、半導体素子２ａを水平に保ち、余剰な接着層３ａを取り除くことができる。
本発明は、別途部品を設けることなく、信頼性の高い半導体装置に利用することができる。
は、第１実施形態における半導体装置の側面図である。 は、第１実施形態における載置片の平面図である。 は、第２実施形態における半導体装置の側面図である。 は、第２実施形態における載置片の平面図である。 は、第３実施形態における半導体装置の側面図である。 は、第３実施形態における載置片の平面図である。 は、第４実施形態における半導体装置の側面図である。 は、第４実施形態における載置片の平面図である。 は、従来の半導体装置の平面図である。 は、従来の半導体装置の側面図である。 は、従来の半導体装置の側面図である。 は、従来の半導体装置の側面図である。
符号の説明
１ 半導体装置
２ 半導体素子
３ 接着層
４ 載置片
５ 実装領域
６ ボンディングワイヤー
７ リード端子
８ リードフレーム
９ 開口部
１０ 凹部

Claims (7)

  1. 半導体素子と、前記半導体素子が搭載される載置片と、前記載置片上に配して前記半導体素子を固定するための接着層とを備えた半導体装置において、
    前記載置片は、前記半導体素子が接着して固定される実装領域の一部に開口部を有し、
    前記実装領域において、前記半導体素子と前記載置片とが面で当接することを特徴とする半導体装置。
  2. 前記開口部は、格子状に並置するように複数設けられることを特徴とする請求項１に記載の半導体装置。
  3. 前記開口部は前記実装領域の端部に設けられて、かつ、前記半導体素子の外周部を包囲するように前記端部から前記実装領域の外側まで延設されることを特徴とする請求項１に記載の半導体装置。
  4. 前記載置片は、前記半導体素子を内部に配する凹部を有することを特徴とする請求項１〜請求項３に記載の半導体装置。
  5. 前記接着層は、前記開口部、または、前記実装領域の外側で前記半導体素子の側面と一部が当接するように配されることを特徴とする請求項１〜請求項３に記載の半導体装置。
  6. 前記開口部は、溝状、または、貫通孔状に形成されていることを特徴とする請求項１〜請求項４に記載の半導体装置。
  7. 前記開口部は、平面的に見て円形状、または、多角形形状に設けられていることを特徴とする請求項１〜請求項６に記載の半導体装置。
JP2007191579A 2007-07-24 2007-07-24 半導体装置 Pending JP2009027106A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007191579A JP2009027106A (ja) 2007-07-24 2007-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007191579A JP2009027106A (ja) 2007-07-24 2007-07-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2009027106A true JP2009027106A (ja) 2009-02-05

Family

ID=40398601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007191579A Pending JP2009027106A (ja) 2007-07-24 2007-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2009027106A (ja)

Similar Documents

Publication Publication Date Title
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
US8133759B2 (en) Leadframe
JP2010092977A (ja) 半導体装置及びその製造方法
JP2010062365A (ja) 半導体装置およびその製造方法
JP2006294809A (ja) 半導体装置
JP2010238979A (ja) 半導体装置およびその製造方法
JP2012015202A (ja) 半導体装置およびその製造方法
TW201508888A (zh) 電子裝置
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP6909630B2 (ja) 半導体装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP6619119B1 (ja) 半導体装置
JP2007081064A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2015041684A (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2009027106A (ja) 半導体装置
JP2008192660A (ja) 半導体装置およびその製造方法
JP2008294132A (ja) モールドパッケージおよびその製造方法
JP4154464B2 (ja) 電子部品アセンブリの製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2005317860A (ja) 樹脂封止型半導体装置
JP7136681B2 (ja) 電子制御装置
JP2013012567A (ja) 半導体装置
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JP2008091758A (ja) 半導体装置およびその製造方法