KR950007253Y1 - 실리콘 라버카 코팅된 반도체 패키지 - Google Patents

실리콘 라버카 코팅된 반도체 패키지 Download PDF

Info

Publication number
KR950007253Y1
KR950007253Y1 KR2019900012201U KR900012201U KR950007253Y1 KR 950007253 Y1 KR950007253 Y1 KR 950007253Y1 KR 2019900012201 U KR2019900012201 U KR 2019900012201U KR 900012201 U KR900012201 U KR 900012201U KR 950007253 Y1 KR950007253 Y1 KR 950007253Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
silicon rubber
emc
package
rubber coating
Prior art date
Application number
KR2019900012201U
Other languages
English (en)
Other versions
KR920005327U (ko
Inventor
박준수
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900012201U priority Critical patent/KR950007253Y1/ko
Publication of KR920005327U publication Critical patent/KR920005327U/ko
Application granted granted Critical
Publication of KR950007253Y1 publication Critical patent/KR950007253Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

실리콘 라버카 코팅된 반도체 패키지
제1도는 종래의 패키지 정면도.
제2도는 본 고안의 패키지 정면도.
제3도는 종래의 패키지에서 EMC와 아우트 리드의 접합부에 마이크로 갬이 발생한 것을 나타낸 단면도.
제4도는 종래의 패키지 제조 공정도.
제5도는 본 고안의 패키지 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : EMC 2 : 아우트 리드
3 : 마이크로 갭 4 : 실리콘 라버
본 고안은 반도체 패키지 기술에 관한 것으로 특히 EMC(Epoxy Molding Compound)옆면과 아우트 리드(Out Lead)의 접촉부위를 실리콘 라버(Silicon Rubber)로 코팅함으로써 미세한 갭을 통한 수분침투를 억제하고 트림/포옴(TRIM/FORM)시에 완충 작용을 할 수 있도록한 실리콘 라버가 코팅된 반도체 패키지에 관한 것이다.
종래의 반도체 패키지 제조공정은 제4도에서와 같이 웨이퍼를 포일 마운트(Foil Mount)한후 소잉(Sawing)과 크리닝(Cleaning)을 하여 웨이퍼에서 수백개의 칩을 얻은 다음 각각의 칩을 리드 프레임에 다이 본딩(Die Bonding)하여 칩을 부착하고 와이어 본딩한 다음 EMC로 몰딩(Molding)을 하고 트림/포옴(Trim/Form)을 실시하여 반도체 패키지를 생산하게 된다.
상기와 같은 공정을 거쳐 완성된 반도체 패키지는 드로우 홀 타입(Through Hole Type)과 서페이스 마운트 타입(Surface Mount Type)이 있으며 드로우 홀 타입 패키지는 인쇄회로기판에 디자인된 홀에 삽입되어 사용되고, 서페이스 마운트 타입은 인쇄회로기판위에 표면 실장기술로 접합되어 사용된다.
그러나 이와 같은 종래의 반도체 패키지에서는 제3도에 나타난 바와 같이 EMC(1)옆면의 아우트 리드(2)가 돌출된 부분에 2~5[㎛]의 마이크로 갭(Micro Gap)(3)이 형성되게 된다.
따라서 이러한 마이크로 갭(3)을 통하여 외부로 부터 수분이 침투하게 되면 와이어를 통하여 칩쪽으로 수분이 전달되므로 패키지의 신뢰성을 저하시키거나 불량의 원인이 되는 문제점이 있었다.
본 고안은 상기한 종래의 문제점을 해소하기 위한 것으로 반도체 패키지 공정에 있어서 몰딩 공정 이후에 EMC옆면의 아우트 리드가 돌출된 부분을 중심으로 실리콘 라버를 코팅하여 마이크로 갭을 통한 수분 침투를 억제하고, 트림/포옴 공정에서 완충작용을 하도록 한 것이다.
이하 본 고안을 첨부된 도면에 의하여 설명하면 다음과 같다.
제2도는 본 고안에 의한 실리콘 라버가 코팅된 패키지의 정면도이고, 제5도는 본 고안에 의한 패키지 제조공정도로서 이에 도시한 바와 같이 실리콘 라버를 코팅한 반도체 패키지의 생산 공정은 먼저 웨이퍼를 포일 마운트한후 소잉과 크리닝을 하여 웨이퍼에서 수백개의 칩을 얻은 다음 각각의 칩을 리드 프레임에 다이본딩한후, 와이어 본딩을 하고 EMC(Epoxy Molding Compound)로 몰딩을 실시한다.
상기 몰딩 공정이 끝나면 아우트 리드(2)가 EMC(1)와 접한 부분을 실리콘 라버(4)로 미려하게 코팅한후 트림/포옴하여 본 고안의 실리콘 라버가 코팅된 반도체 패키지를 얻게 된다.
이와 같은 본 고안의 반도체 패키지는 아우트 리드(2)가 돌출된 EMC(1)표면을 실리콘 라버(4)로 코팅함으로써 아우트 리드(2)와 EMC(1)가 접합된 부분에 형성된 마이크로 갭(3)을 막아주게 된다. 또한 트림/포옴시에 실리콘 라버(4)와 완충작용으로 스트레스에 의한 크랙(Crack)과 마이크로 갭(3)의 발생을 억제하고 발생한 갭을 통하여 외부로 부터 수분이 침투하는 것을 막을 수 있다.
따라서 반도체 패키지의 신뢰성을 증가시킬 수 있으며 불량률을 줄일수 있는 효과가 있다.

Claims (1)

  1. 반도체 패키지에 있어서, 리드 프레임의 아우트 리드(2)가 돌출되는 EMC(1) 표면부분을 실리콘 라버(4)로 코팅하여 아우트 리드(2)와 EMC(1)가 접합되는 부분에 형성된 마이크로 갭(3)을 막아 줄 수 있도록 구성된 것을 특징으로 하는 실리콘 라버가 코팅된 반도체 패키지.
KR2019900012201U 1990-08-13 1990-08-13 실리콘 라버카 코팅된 반도체 패키지 KR950007253Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900012201U KR950007253Y1 (ko) 1990-08-13 1990-08-13 실리콘 라버카 코팅된 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900012201U KR950007253Y1 (ko) 1990-08-13 1990-08-13 실리콘 라버카 코팅된 반도체 패키지

Publications (2)

Publication Number Publication Date
KR920005327U KR920005327U (ko) 1992-03-26
KR950007253Y1 true KR950007253Y1 (ko) 1995-09-04

Family

ID=19302151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900012201U KR950007253Y1 (ko) 1990-08-13 1990-08-13 실리콘 라버카 코팅된 반도체 패키지

Country Status (1)

Country Link
KR (1) KR950007253Y1 (ko)

Also Published As

Publication number Publication date
KR920005327U (ko) 1992-03-26

Similar Documents

Publication Publication Date Title
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
US20060186521A1 (en) Semiconductor packages and methods for making and using same
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
KR19980067735A (ko) 반도체 패키지의 제조방법
KR950007253Y1 (ko) 실리콘 라버카 코팅된 반도체 패키지
JPH07211852A (ja) リードフレーム、それを用いた半導体装置及びその製造装置
KR0151828B1 (ko) 패키지 성형장치
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
KR100218320B1 (ko) 버틈 리드 패키지의 제조방법
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR100206515B1 (ko) 반도체패키지용 다이본딩기
JPH02295140A (ja) 半導体装置の樹脂封止方法
JPH0529519A (ja) 半導体装置とその製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
JPH0294463A (ja) 半導体装置
KR200244924Y1 (ko) 반도체패키지
KR100460072B1 (ko) 반도체패키지
KR970004619Y1 (ko) 반도체 칩
KR19980044619U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 10

EXPY Expiration of term