TW201401460A - 感測器陣列封裝 - Google Patents

感測器陣列封裝 Download PDF

Info

Publication number
TW201401460A
TW201401460A TW102114668A TW102114668A TW201401460A TW 201401460 A TW201401460 A TW 201401460A TW 102114668 A TW102114668 A TW 102114668A TW 102114668 A TW102114668 A TW 102114668A TW 201401460 A TW201401460 A TW 201401460A
Authority
TW
Taiwan
Prior art keywords
substrate
signal
assembly
sensor
trench
Prior art date
Application number
TW102114668A
Other languages
English (en)
Other versions
TWI521656B (zh
Inventor
Matthew E Last
Lili Huang
Seungjae Hong
Ralph E Kauffman
Tongbi Tom Jiang
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/632,145 external-priority patent/US8736080B2/en
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201401460A publication Critical patent/TW201401460A/zh
Application granted granted Critical
Publication of TWI521656B publication Critical patent/TWI521656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種感測器陣列封裝可包括安置於一基板之第一側上的一感測器。可沿基板之邊緣而形成信號渠溝，且一導電層可沈積於信號渠溝中且可耦接至感測器信號墊。結合導線可附接至導電層且可經配置成位於感測器之表面平面下方。該感測器陣列封裝可嵌入於印刷電路板中，從而使得結合導線能夠端接於印刷電路板內之其他導體處。

Description

感測器陣列封裝
所描述之實施例大體上係關於感測器之封裝，且更特定言之係關於低剖面感測器陣列封裝。
感測器及感測器陣列可由定製之積體電路形成。感測器陣列常常被用以感測環境特性或可充當使用者對於計算器件之輸入。感測器陣列常常形成於矽晶圓上，其使用類似於用以製造其他積體電路(諸如記憶體、處理器、場可程式化閘陣列(FPGA)及其類似者)之處理技術的處理技術。
不同於一些通用積體電路，感測器可具有獨特之封裝及安裝要求。舉例而言，典型積體電路可使相關矽外結合(bond out)且接著加以封裝。外結合步驟可將矽上之信號耦接至封裝上之接針或焊球。封裝步驟可包括將矽晶粒囊封於封裝(通常為塑膠或陶瓷)中。該包封可支撐並保護原本易碎之矽晶粒。然而，由於感測器必須與環境建立界面，所以封裝步驟常常係不同的。
感測器常常面向外，且大體上曝露至使用者環境。並非使矽晶粒由封裝保護，晶粒時常地被曝露於支撐元件之表面上。雖然此等組態准許感測器起作用，但此等組態可為龐大的且可佔據相對大量的體積，從而增加最終使用感測器之使用者器件的大小。
因此，需要克服此等及其他缺點的一個感測器、若干感測器及/ 或感測器陣列。
低剖面感測器陣列裝配件之一實施例可包括安置於基板之第一側上的一感測器。信號渠溝亦可形成於基板之第一側上，且可位於感測器信號墊附近並延伸至基板之一邊緣。一導電層可沈積於信號渠溝中且耦接至感測器信號墊。結合導線可附接至導電層且可將來自感測器之信號耦接至外部墊。
低剖面感測器陣列裝配件之另一實施例可包括安置於基板之第一側上的一感測器。基板可包括位於第一邊緣上且被定位於感測器之信號墊附近的一經塑形特徵。該經塑形特徵可經組態以支撐位於關於感測器的表面平面下方的導線結合焊球。一導電層可沈積於基板上，從而耦接信號墊及導線結合焊球。結合導線可耦接至導線結合焊球，且經配置以保持於關於感測器的表面平面下方。
根據本發明之另一實施例，低剖面積體電路裝配件包括：至少一積體電路；包括第一側之一基板，其中該積體電路安置於該第一側上；形成於基板之第一側上的至少一信號渠溝，其最接近積體電路信號墊且延伸至基板之一邊緣；一導電層，其安置於信號渠溝中且耦接至積體電路信號墊；及一結合導線，其經組態以將導電層耦接至外部墊，其中該結合導線、該信號渠溝及該導電層被維持於積體電路之表面平面下方。
根據本發明之另一實施例，低剖面電路裝配件包括：一積體電路；包括第一側之一基板，其中該積體電路安置於第一側上；位於基板之第一邊緣上的一經塑形特徵，其經安置成最接近積體電路信號墊且經配置以支撐位於積體電路之表面平面下方的導線結合焊球；一導電層，其安置於基板之第一側上且經組態以將積體電路信號墊耦接至導線結合焊球；及一結合導線，其耦接至導線結合焊球且經組態以保 持於積體電路之表面平面下方。
根據本發明之另一實施例，低剖面裝配件包括：第一基板；第二基板，其大於第一基板，其中該第一基板安置於該第二基板之第一側上；及至少一信號渠溝，其安置於第二基板之第一側上且經組態以支撐至第一基板之結合導線連接，該等結合導線連接位於第一基板之表面平面下方。
根據本發明之另一實施例，一種形成低剖面裝配件之方法包括：將至少一信號渠溝形成於基板中；將一障壁層沈積於基板之上最接近該至少一信號渠溝處；將金屬之晶種層沈積於該至少一信號渠溝中；遮蔽該基板、該障壁層及該至少一信號渠溝；將額外金屬沈積於被遮蔽基板之上；及移除遮罩及晶種層以將最終導電層形成於該至少一信號渠溝中。
本發明之其他態樣及優點將自以下結合隨附圖式之【實施方式】而變得顯而易見，該等隨附圖式藉由實例說明所描述之實施例之原理。
100‧‧‧低剖面感測器
102‧‧‧基板
102A‧‧‧第一基板
102B‧‧‧第二基板
104‧‧‧感測器
106‧‧‧墊
108‧‧‧信號渠溝
110‧‧‧金屬層
200‧‧‧第一結合方法
204‧‧‧印刷電路板(PCB)
208‧‧‧導線結合
210‧‧‧墊
215‧‧‧信號渠溝
220‧‧‧表面平面
225‧‧‧薄基板
250‧‧‧第二結合方法
252‧‧‧器件
254‧‧‧墊
260‧‧‧第三結合方法
270‧‧‧第四結合方法
301‧‧‧垂直剖面
302‧‧‧垂直區段
303‧‧‧斜坡剖面
305‧‧‧曲線剖面
307‧‧‧碗狀剖面
308‧‧‧垂直區域
405‧‧‧障壁層
410‧‧‧金屬晶種層
415‧‧‧遮罩
420‧‧‧金屬
600‧‧‧側視圖
602‧‧‧深度
604‧‧‧導線結合焊球
606‧‧‧高度
608‧‧‧直徑
610‧‧‧彎曲半徑
612‧‧‧寬度
615‧‧‧典型直徑
617‧‧‧距離
618‧‧‧距離
700‧‧‧低剖面感測器
702‧‧‧基板
704‧‧‧金屬層
706‧‧‧經塑形特徵
708‧‧‧導線
800‧‧‧側視圖
802‧‧‧研磨輪
805‧‧‧第一低剖面感測器
807‧‧‧第二低剖面感測器
810‧‧‧鋸切
901‧‧‧低剖面感測器裝配件
902‧‧‧空隙
904‧‧‧組件
1000‧‧‧低剖面感測器
1010‧‧‧渠溝
1015‧‧‧金屬層
1020‧‧‧墊
1025‧‧‧金屬層
1110‧‧‧薄基板
1120‧‧‧墊
1130‧‧‧黏著劑
1140‧‧‧基板
1145‧‧‧感測器
1150‧‧‧導線結合焊球
1160‧‧‧結合導線
1165‧‧‧導線結合焊球
1170‧‧‧環氧樹脂
1300‧‧‧低剖面感測器
1310‧‧‧信號渠溝
1311‧‧‧渠溝
1400‧‧‧低剖面感測器
1402A‧‧‧第一基板
1402B‧‧‧第二基板
1406‧‧‧結合墊
1408‧‧‧密封環
1410‧‧‧導電層
1415‧‧‧渠溝
1450‧‧‧氧化物層
1460‧‧‧材料層
1500‧‧‧低剖面感測器
1550‧‧‧結合增強層
1551‧‧‧第一導電層
1552‧‧‧第二導電層
1553‧‧‧第三導電層
1600‧‧‧低剖面感測器
1610‧‧‧鈍化層
可藉由參考結合隨附圖式理解之以下描述來最好地理解所描述之實施例及其優點。此等圖式決不限制可由熟習此項技術者在不脫離所描述之實施例之精神及範疇的情況下對所描述之實施例做出的形式及細節方面之任何改變。
圖1A及圖1B為根據本發明之一實施例之低剖面感測器的簡化圖。
圖2A至圖2D說明低剖面感測器之例示性實施例的側視圖。
圖3A至圖3D說明信號渠溝之可能之形狀剖面。
圖4A至圖4G說明可用以形成信號渠溝之步驟。
圖5為用於將信號渠溝形成於基板中之方法步驟的流程圖。
圖6為根據本說明書之一實施例之信號渠溝的側視圖。
圖7展示低剖面感測器之另一實施例。
圖8展示一種形成多個低剖面感測器之方式之一實施例的側視圖。
圖9說明可應用於被嵌入於PCB中之低剖面感測器裝配件的任選特徵。
圖10A及圖10B說明低剖面感測器之另一實施例。
圖11A至圖11E說明可用以將低剖面感測器安裝於基板上的步驟。
圖12為用於將低剖面感測器安裝於基板上之方法步驟的流程圖。
圖13為低剖面感測器之又一實施例的俯視圖。
圖14說明根據一些實施例之低剖面感測器的橫截面圖。
圖15A說明根據一些實施例之低剖面感測器的橫截面圖。
圖15B說明根據一些實施例之低剖面感測器的詳細橫截面圖。
圖16說明根據一些實施例之低剖面感測器的橫截面圖。
此部分中描述根據本申請案之方法及裝置的代表性應用。提供此等實例僅係為了增添上下文及幫助理解所描述之實施例。因此熟習此項技術者將顯而易見，可在無此等特定細節中之一些或所有特定細節的情況下實踐所描述之實施例。在其他例子中，未詳細描述熟知之程序步驟以便避免不必要地混淆所描述之實施例。其他應用係可能的，使得以下實例不應被理解為限制性的。
在以下詳細描述中，參考隨附圖式，該等圖式形成描述之一部分，且在該等圖式中藉由說明而展示了根據所描述之實施例之特定實施例。雖然充分詳細地描述了此等實施例以使得熟習此項技術者能夠 實踐所描述之實施例，但應理解，此等實例並非限制性的；使得可使用其他實施例，且可在不脫離所描述之實施例之精神及範疇的情況下做出改變。
感測器及感測器陣列常常被製造於矽晶粒上且接著藉由位於該晶粒之下之結構來支撐。為了保護感測器之表面，常常應用一透明之覆蓋片。然而，一些實施例需要在感測器之上的極少覆蓋片(若有的話)，以增加感測器敏感性。此外，支撐結構可為龐大的且又增加包括感測器之產品設計的大小。
低剖面感測器之一實施例可包括安置於矽晶粒上之一感測器。該矽晶粒又可嵌入於印刷電路板(PCB)結構中。低剖面感測器可包括信號渠溝，該等信號渠溝形成於矽中，以允許結合導線耦接至感測器同時保持實質上位於感測器之表面平面下方。結合導線可將感測器直接耦接至其他嵌入之器件，或耦接至PCB中之一或多個導電層。
可藉由移除基板材料(諸如用鋸或磨機)來形成信號渠溝，或可藉由選擇性地蝕刻基板來形成信號渠溝。在形成信號渠溝之後，可將導電材料沈積至渠溝中，從而在感測器墊與渠溝之間形成導電路徑。最後，可將結合導線附接至導電材料，且可使用該結合導線以將來自感測器之信號耦接至外部器件或其他組件。
圖1A及圖1B為根據本說明書之一實施例之低剖面感測器100的簡化圖。圖1A展示低剖面感測器100之俯視圖。低剖面感測器100可包括基板102及安置於基板102之第一表面上的感測器104。基板102可為矽或任何其他技術上可行之材料，諸如砷化鎵、氮化鎵或其類似者。感測器104可為單一感測器或感測器陣列。感測器104可用以偵測使用者輸入，諸如觸控(壓力)感測器、熱感測器或電容性感測器。在其他實施例中，感測器104可為任何其他可行之積體電路。此等積體電路可形成於任何技術上可行之基板(諸如矽、砷化鎵或其類似者)上。換 言之，可將本文中所描述之安裝技術同等地應用於任何積體電路而非僅應用於感測器。貫穿本說明書，將在描述中參考感測器，但應理解，可用任何積體電路來代替感測器。又，墊106安置於第一表面上，該等墊106可電耦接至感測器104中之信號。圖1A亦展示信號渠溝108之俯視圖。金屬(或其他導體)層110可沈積於信號渠溝108中且耦接至墊106。此在下文結合圖4予以更詳細描述。圖1B為低剖面感測器100之側視圖。此視圖展示在基板102內之信號渠溝108之可能形狀的某一細節。信號渠溝108之形狀用虛線來指示。
圖2A至圖2D說明低剖面感測器之例示性實施例的側視圖。圖2A及圖2B展示嵌入於PCB中之低剖面感測器100。圖2C及圖2D展示安裝於薄基板(諸如撓曲電路)上之低剖面感測器100。此等圖未按比例繪製，而是意欲展示低剖面感測器100與PCB或低剖面感測器100與薄基板之間的關係。此等圖並不意欲為詳盡的且展示每一可能之組態，而是說明例示性方法。熟習此項技術者可瞭解，存在其他方法。圖2A說明基板102與PCB 204之間的第一結合方法200。基板102可包括安置於第一側上之一感測器104。在側視圖中展示了信號渠溝215。金屬層110可形成於信號渠溝215中且可耦接至墊106。導線結合208可將金屬層110耦接至墊210，該墊210可位於PCB 204內之任何層上。導線結合208可經實施成位於感測器104之表面平面220下方。表面平面可為在所有方向上延伸且與感測器104之最高表面共平面的假想平面。表面平面220用虛線表示。
圖2B說明基板102與PCB 204之間的第二結合方法250。感測器104安裝於基板102上且包括墊106。信號渠溝215可形成於基板102中且可包括耦接至墊106之金屬層110。基板102及單獨器件252可一同嵌入於PCB 204中。在一些實施例中，兩個或兩個以上單獨器件252可嵌入於PCB 204中。器件252可為可用以將額外功能性提供給感測器 104的單獨積體電路。舉例而言，器件252可為用以預處理來自感測器104之信號的信號處理器件。器件252可包括用以耦接至器件252內之信號的至少一個墊254。導線結合208可將金屬層110耦接至器件252。導線結合208可被維持於表面平面220下方。
圖2C說明基板102與薄基板225之間的第三結合方法260。在一實施例中，薄基板225可為可撓性電路(撓曲電路)。基板102可用黏著劑(諸如膠水、環氧樹脂或膠帶)貼附至薄基板225。感測器104可安置於基板102上。信號渠溝215可形成於基板102上且可支撐位於墊106之上的金屬層110。結合導線208可將金屬層110耦接至墊210。在此實施例中，可將結合導線208維持於表面平面220下方。
圖2D說明多個基板與薄基板225之間的第四結合方法270。如所示，第一基板102A與第二基板102B貼附至薄基板225。結合導線208可用以耦接來自兩個或兩個以上基板的金屬層110。在圖2D中，結合導線208可將來自第一基板102A之信號耦接至第二基板102B。以此方式，可將兩個或兩個以上基板102A、102B鏈接在一起。
圖3A至圖3D說明信號渠溝215之可能形狀剖面。在一實施例中，信號渠溝之形狀剖面可影響信號渠溝215內所載運之信號的信號完整性。舉例而言，一些常見金屬沈積技術(亦即，燈絲蒸鍍或電子束蒸鍍)可在垂直或接近垂直表面上具有不良之覆蓋。其他金屬沈積技術可在垂直或接近垂直表面上具有改良之覆蓋，但可具有其他相關聯成本(亦即，濺鍍沈積)。換言之，取決於所選之金屬沈積方法，某些形狀剖面可較其他形狀剖面更佳。除下文所描述之例示性形狀外，其他形狀剖面亦為可能的。
圖3A說明信號渠溝215之垂直剖面301。在此實施例中，渠溝215可具有實質上直線剖面301。可藉由許多方法(包括鋸條及深反應性離子蝕刻技術)來形成直線剖面301。在一些實施例中，可組合兩種或兩 種以上塑形方法以產生垂直剖面301。如所示，垂直剖面301可包括至少一實質上垂直區段302。在一些實施例中，垂直或接近垂直區段可不具有相對均勻之金屬覆蓋。不均勻之金屬層可包括空隙或可在金屬中產生不連續性的其他不規則性。
圖3B說明信號渠溝215之斜坡剖面303。可以眾多方式形成斜坡剖面303。在一實施例中，可使用鋸條來形成及塑形信號渠溝215。在另一實施例中，可至少部分地藉由用氫氧化鉀(KOH)進行的濕式蝕刻來形成斜坡剖面303。用氫氧化鉀進行蝕刻可具有以下優點：由於反應物，斜坡角得以自然地產生。斜坡剖面303的一個優點在於：剖面不包括實質上垂直部分。因此，剖面之形狀可使得能夠沈積相對均勻之金屬層110。
圖3C說明經工程設計之曲線剖面305。可用經塑形之鋸條或藉由蝕刻來形成經工程設計之曲線剖面305。在一些實施例中，可組合兩種或兩種以上塑形方法以產生經工程設計之曲線剖面305。經工程設計之曲線剖面305的一個優點在於：剖面不包括任何急彎或小半徑曲線。急彎或小半徑曲線可變成基板102內之應力點。此等應力點可變成碎裂及破裂的起點。經工程設計之曲線剖面305的另一優點在於：剖面不包括任何實質上垂直部分，因此剖面可支援形成相對均勻之金屬層。
圖3D說明碗狀剖面307。可用鋸或藉由蝕刻方法來形成此剖面。碗狀剖面307的一個優點係該剖面之固有強度。位於碗狀剖面307附近之基板區域在與位於其他剖面(諸如直線剖面303)附近之區域相比時可為相對較堅固的。碗狀剖面307的缺點在於：其可包括相對垂直區域308。如上文所描述，當使用某些金屬沈積技術時，垂直區域可產生不連續性及空隙。
圖4A至圖4G說明可用以形成信號渠溝215之步驟。此等說明為渠 溝之橫截面圖，其中未繪製周圍區域以使圖式清楚。圖4A展示包括基板102之一可能開始狀態。墊106及感測器104安置於基板102之第一側上。圖4B展示基板102，其中信號渠溝215被形成至基板102中。感測器104及墊106保持於基板102之表面上。可以任何技術上可行之剖面的形狀來形成信號渠溝215。上文在圖3中描述例示性剖面。在此圖中將斜坡剖面303選擇作為例示性剖面。舉例而言，可使用氫氧化鉀蝕刻製程來形成斜坡剖面303。圖4C展示沈積於基板102上之障壁層405。在一實施例中，可藉由類似於形成鈍化層之技術來形成障壁層405。在一實施例中，障壁層405可幫助保護感測器104。
圖4D展示基板102、墊106及感測器104。在此視圖中，金屬晶種層410已沈積於基板102、障壁層405及墊106之上。如所示，晶種層410可沈積於信號渠溝215之需要最終導電通道的區域中。在一實施例中，可藉由濺鍍一導電金屬(諸如鋁)來沈積晶種層410。圖4E展示基板102、墊106及感測器104，其中遮罩415被選擇性地應用於第一表面。遮罩415可用以界定區域，在該等區域中額外金屬可沈積於晶種層410之上。在一實施例中，遮罩415可為液體光可成像遮罩。圖4F展示沈積於基板102、墊106、晶種層410及遮罩415之上的金屬420。在金屬沈積製程期間，可將金屬非選擇性地沈積於整個基板102之上。在圖4G中展示了在將遮罩415及過多金屬晶種層410移除之後的基板102。在一實施例中，可藉由濕式蝕刻製程來移除金屬晶種層410。遮罩415及金屬晶種層410的移除可界定信號渠溝215中之金屬層420的最終形狀。
圖5為用於將信號渠溝215形成於基板102中之方法步驟的流程圖。該方法始於步驟502中，在該步驟502中，將渠溝剖面形成於基板中。該渠溝剖面可選自圖3中所描述之剖面中的一者或任何其他技術上可行之剖面。在步驟504中，可將障壁層形成並沈積於基板102之 上。障壁層可在將渠溝形成於基板102中之後幫助保護基板102。在步驟506中，可將金屬之晶種層沈積於所形成之渠溝中且晶種層可耦接至墊106。在步驟508中，可將遮罩選擇性地置放於基板上。在一實施例中，遮罩可為液體光可成像遮罩。遮罩405可用以判定在基板102上信號渠溝215內之金屬將定位於的區域。在步驟510中，可將額外金屬沈積於基板102之上。在一實施例中，可濺鍍金屬。在步驟510中所濺鍍之金屬可包括鋁、銅或任何其他金屬或金屬合金。在一些實施例中，步驟510可包括濺鍍鋁與銅的合金(AlCu)，該合金具有0.5%之銅濃度。另外，根據一些實施例，步驟510可包括將保護層沈積於所沈積之金屬層之上。因此，保護層可包括將氮化鈦(TiN)層沈積於金屬層之頂部上。在一些實施例中，保護層可包括純鈦或任何其他鈦合金，諸如鈦-鎢。在步驟512中，可移除遮罩405及過多晶種層，從而將最終導電層形成於信號渠溝中且該方法結束。
信號渠溝215之形成可提供對來自感測器104之信號的存取，同時將連接維持於感測器104之表面平面220下方。為了將信號扇出至其他器件，可將導線結合至信號渠溝215中所沈積之金屬。在結合了導線之後，可將導線路由至墊或其他導體。可注意將導線之路徑維持為位於感測器104之表面平面220下方，藉此允許感測器104及基板102的低剖面安裝。在一實施例中，可藉由將導線結合焊球沈積於信號渠溝215中金屬層110上來形成導線結合208。可將導線引導於信號渠溝215內。
在一些實施例中，為了增強結合導線與步驟510中所沈積之金屬的結合，步驟512可包括沈積一結合增強層。結合增強層可包括ENEPIG，其代表無電鍍鎳、無電鍍鈀及浸鍍金(immersion gold)。因此，沈積一結合增強層可包括將ENEPIG層形成於步驟510中所沈積之金屬的頂部上。舉例而言，在一些實施例中，在步驟512中形成 ENEPIG層可包括將直到步驟510所形成之堆疊浸漬於包括鎳及鈀中之至少一者的無電鍍溶液中。此外，步驟512可包括將直到步驟510所形成之堆疊浸沒於包括金之溶液中，以形成ENEPIG層。在一些實施例中，步驟512可進一步包括在沈積於經遮蔽基板之上的額外金屬附近形成一鈍化層。
圖6為根據本說明書之一實施例之信號渠溝215的側視圖600。側視圖600包括基板102、墊106及金屬層110。信號渠溝205之深度602可依據信號渠溝215內可包括之元件。導線結合焊球604可在信號渠溝215之底部結合至金屬層110。導線結合焊球604之高度606可變化。普通高度的範圍可為5至15μm。導線的直徑608可因應用而變化；電流載運導線(電力)可比僅載運信號之導線粗。典型導線直徑608可為25μm。最後，彎曲半徑610可影響深度602。在一實施例中，可至少部分地藉由導線結合焊球高度606加上導線直徑608加上彎曲半徑610的總和來判定深度602。
可至少部分地藉由信號渠溝215之底部中所包括的元件來判定信號渠溝215之底部的寬度612。導線結合焊球之典型直徑615可為50μm。自導線結合焊球至基板102之邊緣的距離617可為20μm。然而，此距離可由於可發生邊緣剝落而被減小，若該距離被減小得太多，則器件之良率可減小。自導線結合焊球至信號渠溝215之底部之內部邊緣的距離618可在5至10μm之間。在一些實施例中，距離618可受到用於導線結合之工具的影響。因此，在一實施例中，可至少部分地藉由導線結合焊球直徑615加上至基板邊緣617之距離加上至內部邊緣618之距離的總和來判定寬度612。
圖7展示低剖面感測器700之另一實施例。在此實施例中，可用安置於基板邊緣上的經塑形特徵來替換信號渠溝215。基板702包括安置於基板702之第一側上的墊106。經塑形特徵706可形成於基板702的 一個隅角上。金屬層704可安置於墊106上且亦可安置於經塑形特徵706上。導線結合焊球604可定位於經塑形特徵706上，使得可將導線708維持於感測器104之表面平面220下方。
圖8展示一種形成多個低剖面感測器之方式之一實施例的側視圖800。多個低剖面感測器可形成於矽晶圓上，其中每一個別低剖面感測器形成於晶圓上的個別晶粒上。在將個別晶粒分離之前，研磨輪802或經塑形鋸條可藉由相對連續之研磨或切割而跨越兩個或兩個以上之晶粒來形成信號渠溝215。在圖8中所示之實例中，研磨輪802可將信號渠溝215分別形成於第一低剖面感測器805及第二低剖面感測器807中。在稍後的操作中，鋸可分離晶粒從而形成鋸切810。
圖9說明可應用於被嵌入於PCB 204中之低剖面感測器裝配件901的任選特徵。低剖面感測器裝配件901可包括感測器104及基板102。在將低剖面感測器裝配件901嵌入於PCB 204中之後，可用環氧樹脂、樹脂或其他類似材料來填充空隙902(尤其係在信號渠溝215之區域中)以加強低剖面感測器裝配件901與PCB 204之間的結合且形成相對平坦的表面。在另一實施例中，組件904可安置於PCB 204上(在背離感測器104的側上)。組件904可為被動組件，諸如電阻器、電感器、電容器或其類似者。組件904可耦接至感測器104或其他器件。
圖10A及圖10B說明低剖面感測器1000之另一實施例。在此實施例中，可用一可形成於基板102之邊緣上的單一渠溝1010來替換個別信號渠溝。感測器104可安置於基板102的一個表面上。墊106可與感測器104安置於相同的平坦表面上。金屬層1015可將墊106耦接至單一渠溝1010之至少一個區域。在另一實施例中，墊可定位於單一渠溝1010區域內，如藉由墊1020所示。金屬層1025可沈積於墊1020之上且可定位於單一渠溝1010內。圖10B展示低剖面感測器1000之側視圖。墊106經展示為與感測器104處於同一平面。金屬層1015可沈積於墊 106上且沈積至單一渠溝1010中。在另一實施例中，墊1020可定位於單一渠溝1010中。金屬層1025可沈積於墊1020上且沈積至單一渠溝1010中。
圖11A至圖11E說明可用以將低剖面感測器安裝於基板上的步驟。在一實施例中，基板可為薄基板1110，諸如可撓性電纜。圖11A展示薄基板1110及墊1120之初始狀態。黏著劑1130可沈積於薄基板1110上。黏著劑1130可為環氧樹脂、膠水、膠帶或其他類似之物品。在圖11B中，包括感測器1145之基板1140可定位於黏著劑1130上。在圖11C中，導線結合焊球1150可附接至基板1140從而為結合導線之附接做準備。在圖11D中，結合導線1160可附接至導線結合焊球1150且可將來自感測器1145之信號耦接至墊1120。在一實施例中，任選之導線結合焊球1165可耦接至墊1120。在圖11E中，可囊封結合導線1160以在環氧樹脂1170、樹脂或類似之材料中保護結合導線。
圖12為用於將低剖面感測器安裝於基板上之方法步驟的流程圖。在一實施例中，基板可為薄基板，諸如可撓性電路。該方法始於步驟1210中，在該步驟1210中，將黏著劑塗覆至基板。黏著劑可為液體黏著劑(諸如環氧樹脂)或可為基於膠帶之黏著劑。在步驟1220中，可將感測器/基板組合結合至基板。在步驟1230中，可將結合導線焊球附接至基板。在一實施例中，可將結合導線焊球耦接至基板上之金屬層，從而使得能夠存取感測器中之信號。在步驟1240中，可將結合導線附接至結合導線焊球及安置於基板上之墊。在步驟1250中，可囊封結合導線。囊封可幫助保護易碎之結合導線免遭損壞。
圖13為低剖面感測器1300之又一實施例的俯視圖。此實施例既可包括如圖1中所描述之個別單一渠溝又可包括如圖10中所描述之可包括一個以上之信號的多個信號渠溝。低剖面感測器1300可包括基板102及感測器104。墊106可安置於渠溝的外部。舉例而言，墊106安置 於多個信號渠溝1310外且安置於單一信號渠溝1311外。在另一實施例中，墊可安置於渠溝區域內部。舉例而言，墊1020可安置於多個信號渠溝1310內或單一渠溝1311內。金屬層1015可耦接至在信號渠溝1310及1311外的墊106。或者，金屬層1025可耦接至位於信號渠溝1310及1311內的墊1020。在一些實施例中，多個信號渠溝1310可提供較大信號密度，而在一些實施例中，單一信號渠溝1311可將較大強度提供給基板102。低剖面感測器1300包括單一信號渠溝系統與多個信號渠溝系統兩者的優點。
圖14說明根據一些實施例之低剖面感測器1400的橫截面圖。低剖面感測器1400包括形成於一鄰近於第二基板1402B之第一基板1402A上的渠溝1415。在一些實施例中，第一基板1402A可為矽(例如，基板102，參看圖1A及圖1B)或任何其他合適之半導體材料(諸如砷化鎵(GaAs)、氮化鎵(GaN)及其類似者)。第二基板1402B可為諸如氧化矽之氧化物。在一些實施例中，基板1402A及1402B可為相同的。低剖面感測器1400包括結合墊1406，其類似於上文予以詳細描述之結合墊106(參看圖1A-圖1B)。低剖面感測器1400亦可包括密封環1408。密封環1408可包圍低剖面感測器1400之周邊以為內部之電路(例如，結合墊1406)提供保護及障壁。在一些實施例中，材料層1460可形成於密封環1408及結合墊1406之部分上方，以提供保護。氧化物層1450為基板1402A及1402B上的元件提供與導電層1410的電絕緣。導電層1410可由鋁、銅或某一其他導電元件製成。因此，在一些實施例中，導電層1410由鋁與銅的合金(AlCu)形成。在一些實施例中，AlCu合金可具有0.5%的Cu含量。導電層1410提供低剖面感測器1400與PCB板(例如，PCB板204，參看圖2A)上之電路之間的電耦接。
圖15A說明根據一些實施例之低剖面感測器1500的橫截面圖。低剖面感測器1500包括結合增強層1550，以及上文關於圖14予以詳細描 述的其他材料層。結合增強層1550促進結合導線至導線層1410的黏著及電耦接。結合導線可為上文予以詳細描述的結合導線208(參看圖2A至圖2D)。結合增強層1550亦可將耐蝕性提供給導電層1410。在一些實施例中，結合增強層1550可包括材料及材料組合(諸如ENEPIG)。ENEPIG為無電鍍鎳、無電鍍鈀、浸鍍金層之組合。
圖15B說明根據一些實施例之低剖面感測器1500的詳細橫截面圖。圖15B更詳細地說明結合增強層1550之例示性組成。結合增強層1550可包括第一導電層1551、第二導電層1552及第三導電層1553。因此，在結合增強層1550包括ENEPIG的實施例中，第一導電層1551可包括鎳層。又，在包括ENEPIG之實施例中，第二導電層1552可包括鈀層，且第三導電層1553可包括金層。因此，在一些實施例中，第一導電層1551可具有在1至3μm之間的厚度，第二導電層1552可具有在0.1至0.3μm之間的厚度，且第三導電層1553可具有在0.05至0.1μm之間的厚度。舉例而言，在一些實施例中，第一導電層1551可具有大約1.5μm的厚度。在一些實施例中，第二導電層1552可具有大約0.2至大約0.25μm的厚度。在進一步之實施例中，第三導電層1553可具有大約0.1μm的厚度。
圖16說明根據一些實施例之低剖面感測器1600的橫截面圖。低剖面感測器1600可包括一鄰近於導電層1410之部分的鈍化層1610。鈍化層1610可包括氧化物材料，諸如氧化鋁或某一其他保護材料。在一些實施例中，導電層1410可包括保護層。該保護層可包括諸如氮化鈦(TiN)之材料或諸如純鈦及諸如鈦-鎢之其他鈦合金之其他材料。在一些實施例中，可在將層1410圖案化之前沈積該保護層以作為層1410之沈積中的第二步驟。因此，鈍化層1610可沈積於包括保護層之經圖案化層1410之上。鈍化層1610可在導電層1410之一些部分之上形成開口。在一些實施例中，可在由鈍化層1610形成的開口中在鄰近於導電 層1410處形成結合增強層1550，如圖16中所示。
可單獨地或以任何組合來使用所描述之實施例之各種態樣、實施例、實施或特徵。可藉由軟體、硬體或硬體與軟體之組合來實施所描述之實施例的各種態樣。所描述之實施例亦可體現為電腦可讀媒體上之用於控制製造操作的電腦可讀程式碼或體現為電腦可讀媒體上之用於控制生產線的電腦可讀程式碼。電腦可讀媒體為可儲存資料之任何資料儲存器件，該資料可在其後由電腦系統讀取。電腦可讀媒體之實例包括唯讀記憶體、隨機存取記憶體、CD-ROM、HDD、DVD、磁帶及光學資料儲存器件。電腦可讀媒體亦可分佈於網路耦接之電腦系統中，使得可以分佈式之方式儲存及執行電腦可讀程式碼。
出於解釋之目的，以上描述使用特定命名法以提供對所描述之實施例的透徹理解。然而，熟習此項技術者將顯而易見，不需要特定細節以便實踐所描述之實施例。因此，出於說明及描述之目的而呈現特定實施例之以上描述。該等描述並不意欲為詳盡的或將所描述之實施例限制至所揭示之精確形式。一般熟習此項技術者將顯而易見，鑒於以上教示，許多修改及變化係可能的。
102‧‧‧基板
104‧‧‧感測器
106‧‧‧墊
110‧‧‧金屬層
200‧‧‧第一結合方法
204‧‧‧印刷電路板(PCB)
208‧‧‧導線結合
210‧‧‧墊
215‧‧‧信號渠溝
220‧‧‧表面平面

Claims (23)

  1. 一種低剖面積體電路裝配件，該裝配件包含：至少一積體電路；包括一第一側之一基板，其中該積體電路安置於該第一側上；形成於該基板之該第一側上的至少一信號渠溝，其最接近於一積體電路信號墊且延伸至該基板的一個邊緣；一導電層，其安置於該信號渠溝中且耦接至該積體電路信號墊；及一結合導線，其經組態以將該導電層耦接至一外部墊，其中該結合導線、該信號渠溝及該導電層被維持於該積體電路之一表面平面下方。
  2. 如請求項1之裝配件，其中該至少一信號渠溝經組態以具有一斜坡剖面。
  3. 如請求項2之裝配件，其中該結合導線進一步經組態以附接至該斜坡剖面之一傾斜部分。
  4. 如請求項1之裝配件，其中該至少一積體電路為一感測器。
  5. 如請求項2之裝配件，其進一步包含經組態以結合至該基板之一第二側的一可撓性印刷電路裝配件，該第二側經安置成與該第一側對置。
  6. 如請求項1之裝配件，其中該至少一信號渠溝包括經組態以將導電層耦接至外部墊的至少兩條結合導線，其中該等結合導線、該信號渠溝及該等導電層被維持於該積體電路之一表 面平面下方。
  7. 一種低剖面電路裝配件，該裝配件包含：一積體電路；包括一第一側之一基板，其中該積體電路安置於該第一側上；位於該基板之一第一邊緣上的一經塑形特徵，其經安置成最接近一積體電路信號墊且經配置以支撐位於該積體電路之一表面平面下方的一導線結合焊球；一導電層，其安置於該基板之該第一側上且經組態以將該積體電路信號墊耦接至該導線結合焊球；及一結合導線，其耦接至該導線結合焊球且經組態以保持於該積體電路之該表面平面下方。
  8. 如請求項7之裝配件，其中該經塑形特徵經組態以具有一斜坡剖面。
  9. 如請求項8之裝配件，其中該結合導線進一步經組態以附接至該斜坡剖面之一傾斜部分。
  10. 如請求項7之裝配件，其中該積體電路為一感測器。
  11. 如請求項8之裝配件，其進一步包含經組態以結合至該基板之一第二側的一可撓性印刷電路裝配件，該第二側經安置成與該第一側對置。
  12. 如請求項7之裝配件，其中該經塑形特徵包括經組態以將導電層耦接至外部墊的至少兩條結合導線，其中該等結合導線、該經塑形特徵及該等導電層被維持於該積體電路之一表面平面下方。
  13. 一種低剖面裝配件，其包含： 一第一基板；大於該第一基板之一第二基板，其中該第一基板安置於該第二基板之一第一側上；及至少一信號渠溝，其安置於該第二基板之該第一側上且經組態以支撐至該第一基板之結合導線連接，該等結合導線連接位於該第一基板之一表面平面下方。
  14. 如請求項13之裝配件，其中該至少一信號渠溝經組態以具有一斜坡剖面。
  15. 如請求項14之裝配件，其中該結合導線進一步經組態以附接至該斜坡剖面之一傾斜部分。
  16. 如請求項13之裝配件，其進一步包含安置於該第一基板上之至少一積體電路。
  17. 如請求項14之裝配件，其進一步包含經組態以結合至該第二基板之一第二側的一可撓性印刷電路裝配件，該第二側經安置成與該第一側對置。
  18. 如請求項13之裝配件，其中該至少一信號渠溝可包括經組態以將導電層耦接至外部墊的至少兩條結合導線。
  19. 一種形成一低剖面裝配件之方法，其包含：將至少一信號渠溝形成於一基板中；將一障壁層沈積於該基板之上的最接近該至少一信號渠溝處；將金屬之一晶種層沈積於該至少一信號渠溝中；遮蔽該基板、該障壁層及該至少一信號渠溝；將額外金屬沈積於該被遮蔽之基板之上；及移除該遮罩及該晶種層以將一最終導電層形成於該至少一 信號渠溝中。
  20. 如請求項19之方法，其中該障壁層經組態以保護該基板之最接近該至少一信號渠溝的區域。
  21. 如請求項19之方法，其中遮蔽該基板包含將一液體光可成像遮罩應用於該基板、該障壁層及該至少一信號渠溝之上。
  22. 如請求項21之方法，其中該所應用之光可成像遮罩經組態以界定該基板上之區域，該至少一信號渠溝內之金屬定位於該等區域中。
  23. 如請求項22之方法，其中沈積額外金屬包含將金屬濺鍍於該等所界定之區域上。
TW102114668A 2012-04-30 2013-04-24 感測器陣列封裝 TWI521656B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261640589P 2012-04-30 2012-04-30
US13/632,145 US8736080B2 (en) 2012-04-30 2012-09-30 Sensor array package
US13/842,092 US8981578B2 (en) 2012-04-30 2013-03-15 Sensor array package

Publications (2)

Publication Number Publication Date
TW201401460A true TW201401460A (zh) 2014-01-01
TWI521656B TWI521656B (zh) 2016-02-11

Family

ID=49476569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114668A TWI521656B (zh) 2012-04-30 2013-04-24 感測器陣列封裝

Country Status (4)

Country Link
US (1) US8981578B2 (zh)
CN (2) CN103533751B (zh)
TW (1) TWI521656B (zh)
WO (1) WO2013165652A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437478B2 (en) * 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
US9425134B2 (en) 2010-05-11 2016-08-23 Xintec Inc. Chip package
TWI536525B (zh) 2010-05-11 2016-06-01 精材科技股份有限公司 晶片封裝體
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
US9355975B2 (en) * 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
US8952501B2 (en) 2010-05-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
US8963312B2 (en) 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
TWI546921B (zh) * 2013-03-14 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
JP6654566B2 (ja) 2013-08-23 2020-02-26 フィンガープリント カーズ アーベー 指紋検知システムの接続パッド
CN204441275U (zh) * 2014-02-11 2015-07-01 精材科技股份有限公司 晶片封装体
TWI560828B (en) * 2014-02-11 2016-12-01 Xintex Inc Chip package and method for forming the same
CN104716116A (zh) * 2014-12-19 2015-06-17 华天科技（西安）有限公司 一种埋入式传感芯片封装结构及其制备方法
CN104779223A (zh) * 2015-04-10 2015-07-15 华进半导体封装先导技术研发中心有限公司 具有单边沟槽的指纹识别芯片封装结构与制作方法
TWI612300B (zh) 2016-02-25 2018-01-21 國立清華大學 感測器及其製造方法
CN107241857B (zh) * 2017-06-27 2019-08-13 华为技术有限公司 一种印刷电路板和通信设备
US10312207B2 (en) 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
US10083920B1 (en) * 2018-02-01 2018-09-25 Google Llc Package stiffener for protecting semiconductor die
EP3780092B1 (en) * 2019-06-14 2023-03-01 Shenzhen Goodix Technology Co., Ltd. Chip packaging structure and electronic device
TWI739697B (zh) * 2020-01-02 2021-09-11 精材科技股份有限公司 晶片封裝體及其製造方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622574A (en) 1985-07-29 1986-11-11 The Perkin-Elmer Corporation Semiconductor chip with recessed bond pads
JPH04247632A (ja) 1991-02-01 1992-09-03 Fujitsu Ltd 半導体装置
JPH08293523A (ja) 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5731222A (en) 1995-08-01 1998-03-24 Hughes Aircraft Company Externally connected thin electronic circuit having recessed bonding pads
US6319745B1 (en) 2000-05-31 2001-11-20 International Business Machines Corporation Formation of charge-coupled-device with image pick-up array
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
JP2005175423A (ja) 2003-11-18 2005-06-30 Denso Corp 半導体パッケージ
TWI244174B (en) 2003-12-31 2005-11-21 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package and method for fabricating the same
US7199345B1 (en) 2004-03-26 2007-04-03 Itt Manufacturing Enterprises Inc. Low profile wire bond for an electron sensing device in an image intensifier tube
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US8407289B2 (en) 2007-01-08 2013-03-26 Cisco Technology, Inc. Methods and apparatuses for dynamically suggesting an application based on a collaboration session
JP5054980B2 (ja) 2007-01-10 2012-10-24 株式会社リコー カラー画像処理制御装置
TWI380419B (en) 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
CN101615587A (zh) 2008-06-27 2009-12-30 桑迪士克股份有限公司 半导体装置中的导线层叠式缝线接合
CN102282661A (zh) 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
JP2011220939A (ja) 2010-04-13 2011-11-04 Panasonic Electric Works Co Ltd 赤外線センサの製造方法
TWI502723B (zh) 2010-06-18 2015-10-01 Chipmos Technologies Inc 多晶粒堆疊封裝結構
TWI420634B (zh) 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
CN203260567U (zh) * 2012-04-30 2013-10-30 苹果公司 低剖面集成电路组件、低剖面电路组件、低剖面组件
US8736080B2 (en) * 2012-04-30 2014-05-27 Apple Inc. Sensor array package

Also Published As

Publication number Publication date
TWI521656B (zh) 2016-02-11
WO2013165652A1 (en) 2013-11-07
CN203521398U (zh) 2014-04-02
US20130285240A1 (en) 2013-10-31
US8981578B2 (en) 2015-03-17
CN103533751B (zh) 2016-12-28
CN103533751A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
TWI521656B (zh) 感測器陣列封裝
US9018091B2 (en) Methods for forming a sensor array package
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
US9714988B2 (en) Hall effect sensor with graphene detection layer
TWI484611B (zh) 箔片基底半導體封裝
US7573124B2 (en) Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
CN101800207B (zh) 半导体器件的封装结构及其制造方法
JP6250429B2 (ja) 半導体装置およびその製造方法
CN103935952A (zh) 芯片封装体及其制造方法
US8072081B2 (en) Microelectromechanical system package
JP2009529804A (ja) 半導体デバイスのパッケージング
JP2012253190A (ja) 半導体パッケージ及びその実装方法
TW201351601A (zh) 具電磁干擾屏蔽的半導體元件及其製造方法
JP2018046289A (ja) 半導体装置およびその製造方法
US9991194B1 (en) Sensor package and method of manufacture
TW201242098A (en) LED package and method for manufacturing the same
EP2613349A1 (en) Semiconductor package with improved thermal properties
JP4357278B2 (ja) 集積回路ダイ製作方法
JP2020061511A (ja) 電気部品の積層体とその製造方法
CN203260567U (zh) 低剖面集成电路组件、低剖面电路组件、低剖面组件
US6429534B1 (en) Interposer tape for semiconductor package
TW201400402A (zh) 具微機電元件之封裝結構及其製法
KR101046391B1 (ko) 반도체 패키지
TWM506372U (zh) 晶粒封裝所使用的引線
CN116417413A (zh) 芯片封装和形成该芯片封装的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees