CN203260567U - 低剖面集成电路组件、低剖面电路组件、低剖面组件 - Google Patents
低剖面集成电路组件、低剖面电路组件、低剖面组件 Download PDFInfo
- Publication number
- CN203260567U CN203260567U CN 201320230268 CN201320230268U CN203260567U CN 203260567 U CN203260567 U CN 203260567U CN 201320230268 CN201320230268 CN 201320230268 CN 201320230268 U CN201320230268 U CN 201320230268U CN 203260567 U CN203260567 U CN 203260567U
- Authority
- CN
- China
- Prior art keywords
- substrate
- integrated circuit
- low section
- assembly
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
Abstract
本实用新型涉及低剖面集成电路组件、低剖面电路组件、低剖面组件。提供了一种传感器阵列包装,可以包括被置于衬底的第一侧上的传感器。信号沟槽可以沿衬底的边缘形成,导电层可以淀积在信号沟槽中并且可以耦合到传感器信号垫块。接合导线可以附连到导电层并且可以布置成在传感器的表面平面之下。传感器阵列包装可以嵌在印制电路板中,使得接合导线能够在印制电路板中的其它导体处终止。本实用新型的一个实施例解决的一个问题是要提供增加了最终使用一个或多个传感器和/或传感器阵列的用户设备的尺寸的低剖面组件。根据本实用新型的一个实施例的一个用途是能够提供使用这种低剖面组件的一个或多个传感器和/或传感器阵列。
Description
技术领域
所公开的实施例总体上涉及用于传感器的包装,更具体地,涉及低剖面传感器阵列包装。
背景技术
传感器和传感器阵列可以由定制的集成电路构成。传感器阵列常常用于感测环境特性或者可以充当用于计算设备的用户输入。传感器阵列常常利用与用于构造其它集成电路的那些处理技术相似的处理技术在硅晶片上形成,其中其它集成电路诸如存储器、处理器、现场可编程门阵列(FPGA)等。
不像有些通用集成电路,传感器会有独特的包装与安装需求。例如,典型的集成电路可以先外接合(bonding out)相关的硅,然后包装。外接合步骤可以把硅上的信号耦合到包装上的引脚或球。包装步骤可以包括把硅芯片封装到包装(一般是塑料或陶瓷)中。包装可以支撑并保护如果不这样做的话就很脆弱的硅芯片。但是,由于传感器是要与环境接口,因此包装步骤常常不同。
传感器常常是面朝外的,而且通常暴露给用户环境。不是让包装来保护硅芯片,在支撑元件的表面上芯片常常被暴露。尽管这种配置允许传感器工作,但是这些配置会很笨重而且会占用相当大量的容积,这增加了最终使用传感器的用户设备的尺寸。
因此,所需要的是克服这些及其它缺陷的一个或多个传感器和/或传感器阵列。
发明内容
本公开的一个实施例的一个目的是要提供增加了最终使用一个或多个传感器和/或传感器阵列的用户设备的尺寸的低剖面集成电路组件、低剖面电路组件、低剖面组件。
低剖面传感器阵列组件的一种实施例可以包括被置于衬底的第一侧上的传感器。信号沟槽也可以在衬底(substrate)的第一侧上形成而且可以在传感器信号垫块(signal pad)附近并且延伸到衬底的一个边缘。导电层可以淀积在信号沟槽中并且耦合到传感器信号垫块。接合导线(bond wire)可以附连到导电层而且可以把来自传感器的信号耦合到外部垫块(external pad)。
低剖面传感器阵列组件的另一种实施例可以包括被置于衬底的第一侧上的传感器。衬底可以包括第一边缘上的位于传感器的信号垫块附近的成形特征件。该成形特征件可以被配置成支撑在相对于传感器的表面平面之下的导线接合球。导电层可以淀积在衬底上,从而耦合信号垫块与导线接合球。接合导线可以耦合到导线接合球并且布置成保持在相对于传感器的表面平面之下。
根据本发明的另一种实施例,低剖面集成电路组件包括至少一个集成电路、包括第一侧的衬底、在衬底的第一侧上形成的至少一个信号沟槽、位于信号沟槽中并且耦合到集成电路信号垫块的导电层及配置成把导电层耦合到外部垫块的接合导线,其中集成电路被置于所述第一侧上,至少一个信号沟槽紧靠集成电路信号垫块并且延伸到衬底的一个边缘,并且其中使接合导线、信号沟槽和导电层保持在集成电路的表面平面之下。
在所述低剖面集成电路组件中,所述至少一个信号沟槽被配置成具有斜坡剖面。
在所述低剖面集成电路组件中,所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
在所述低剖面集成电路组件中,所述至少一个集成电路是传感器。
在所述低剖面集成电路组件中,还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
在所述低剖面集成电路组件中,所述至少一个信号沟槽包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块,其中使所述接合导线、所述信号沟槽和所述导电层都保持在所述集成电路的表面平面之下。
根据本发明的另一种实施例,低剖面电路组件包括集成电路、包括第一侧的衬底、位于衬底第一边缘上的被设置成紧靠集成电路信号垫块并且被布置成支撑集成电路的表面平面之下的导线接合球的成形特征件、被置于衬底第一侧上并且配置成把集成电路信号垫块耦合到导线接合球的导电层及耦合到导线接合球并且配置成保持在集成电路的表面平面之下的接合导线,其中集成电路被置于所述第一侧上。
在所述低剖面电路组件中,所述成形特征件被配置成具有斜坡剖面。
在所述低剖面电路组件中,所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
在所述低剖面电路组件中,所述集成电路是传感器。
在所述低剖面电路组件中,还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
在所述低剖面电路组件中,所述成形特征件包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块,其中使所述接合导线、所述成形特征件和所述导电层都保持在所述集成电路的表面平面之下。
根据本发明的另一种实施例,低剖面组件包括第一衬底、比第一衬底大的第二衬底及位于第二衬底的第一侧上并且配置成支撑在第一衬底的表面平面之下的到第一衬底的接合导线连接的至少一个信号沟槽,其中第一衬底位于第二衬底的第一侧上。
在所述低剖面组件中,所述至少一个信号沟槽被配置成具有斜坡剖面。
在所述低剖面组件中,所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
在所述低剖面组件中,还包括被置于所述第一衬底上的至少一个集成电路。
在所述低剖面组件中,还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述第二衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
在所述低剖面组件中,所述至少一个信号沟槽包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块。
在所述低剖面组件中,所述至少一个信号沟槽包括单个信号沟槽,所述单个信号沟槽包括多个垫块。
在所述低剖面组件中,所述至少一个信号沟槽包括:包括第一多个垫块的多信号沟槽,和包括第二垫块的第二信号沟槽。
根据本发明的另一种实施例,一种形成低剖面组件的方法,包括在衬底中形成至少一个信号沟槽,在衬底之上紧靠所述至少一个信号沟槽淀积阻挡层,在所述至少一个信号沟槽中淀积金属种子层,掩蔽衬底、阻挡层和至少一个信号沟槽,在被掩蔽的衬底之上淀积附加的金属,并且除去掩模和种子层,以在所述至少一个信号沟槽中形成最终的导电层。
根据本公开的一个实施例的一个技术效果是能够提供增加了最终使用一个或多个传感器和/或传感器阵列的用户设备的尺寸的低剖面集成电路组件、低剖面电路组件、低剖面组件。
通过联系附图参考以下具体描述,本发明的其它方面与优点将变得显而易见,附图通过例子说明了所述实施例的原理。
附图说明
通过联系附图参考以下描述,所述实施例及其优点可以得到最好的理解。这些图不是要以任何方式限制在不背离所述实施例的主旨与范围的情况下可以由本领域技术人员对所述实施例做出的形式与细节上的任何改变。
图1A和1B是根据本发明一种实施例的低剖面传感器的简化图。
图2A-2D说明了低剖面传感器的示例性实施例的侧视图。
图3A-3D说明了用于信号沟槽的可能形状剖面。
图4A-4G说明了可以用于形成信号沟槽的步骤。
图5是用于在衬底中形成信号沟槽的方法步骤的流程图。
图6是根据本说明书的一种实施例的信号沟槽的侧视图。
图7示出了低剖面传感器的另一种实施例。
图8示出了形成多个低剖面传感器的途径的一种实施例的侧视图。
图9说明了可以应用到嵌在PCB中的低剖面传感器组件的可选特征件(feature)。
图10A和10B说明了低剖面传感器的另一种实施例。
图11A-11E说明了可以用于在衬底上安装低剖面传感器的步骤。
图12是用于在衬底上安装低剖面传感器的方法步骤的流程图。
图13是低剖面传感器的还有另一种实施例的顶视图。
图14说明了根据一些实施例的低剖面传感器的横截面视图。
图15A说明了根据一些实施例的低剖面传感器的横截面视图。
图15B说明了根据一些实施例的低剖面传感器的详细横截面视图。
图16说明了根据一些实施例的低剖面传感器的横截面视图。
具体实施例
在这部分中描述了根据本申请的方法与设备的代表性应用。这些例子的提供仅仅是为了添加背景信息(add context)并且帮助所述实施例的理解。因而,对本领域技术人员来说很显然,所述实施例没有这些具体细节中的一些或者全部也可以实践。在其它实例中,为了避免不必要地模糊所述实施例,众所周知的过程步骤没有具体描述。其它应用也是可能的,以致于以下例子不应当被看作是限制。
在以下具体描述中,参考附图,附图构成了本描述的一部分而且其中作为说明示出了根据所述实施例的具体实施例。尽管对这些实施例进行了充分详细的描述,以便让本领域技术人员能够实践所述实施例,但是应当理解,这些例子不是限制性的;使得在不背离所述实施例的主旨与范围的情况下其它实施例也可以使用而且可以进行变化。
传感器与传感器阵列常常构造在硅芯片(silicon die)上,然后用芯片之下的结构来支撑。为了保护传感器的表面,常常应用透明的盖子。但是,为了增加传感器的灵敏度,就算需要在传感器上有盖子,有些实施例也只需要很少。此外,支撑结构会很笨重而且又会增加包括该传感器的产品设计的尺寸。
低剖面传感器的一种实施例可以包括被置于硅芯片上的传感器。硅芯片又可以嵌在印制电路板(PCB)结构中。低剖面传感器可以包括在硅中形成的信号沟槽,以允许接合导线耦合到传感器,同时保持基本上在传感器的表面平面之下。接合导线可以把传感器直接耦合到其它嵌入式设备,或者耦合到PCB中的一个或多个导电层。
信号沟槽可以通过诸如利用锯子或研磨器除去衬底材料形成,或者信号沟槽可以通过选择性地蚀刻衬底形成。在形成信号沟槽之后,导电性材料可以淀积到沟槽中,从而在传感器垫块与沟槽之间形成导电路径。最后,接合导线可以附连到导电材料并且可以用于把来自传感器的信号耦合到外部设备或者其它部件。
图1A和1B是根据本说明书的一种实施例的低剖面传感器100的简化图。图1A示出了低剖面传感器100的顶视图。低剖面传感器100可以包括衬底102和被置于衬底102的第一表面上的传感器104。衬底102可以是硅或者任何其它技术上可行的材料,诸如砷化镓、氮化镓等。传感器104可以是单个传感器或者传感器阵列。传感器104可以用于检测诸如触摸(压力)、热的用户输入,或者是电容性传感器。在其它实施例中,传感器104可以是任何其它可行的集成电路。这种集成电路可以在任何技术上可行的衬底之上形成,诸如硅、砷化镓等。换句话说,在此所述的安装技术可以同等地应用到任何集成电路,而不仅仅是传感器。贯穿本说明书,在描述中都参考了传感器,但是应当理解,任何集成电路都可以替换传感器。位于第一表面上的还有可以电耦合到传感器104中的信号的垫块106。图1A还示出了信号沟槽108的顶视图。一层金属110(或者其它导体)可以淀积在信号沟槽108中并且耦合到垫块106。这在以下联系图4更具体地描述。图1B是低剖面传感器100的侧视图。这个视图示出了衬底102中信号沟槽108的一种可能形状的一些细节。信号沟槽108的形状用虚线指示。
图2A-2D说明了低剖面传感器的示例性实施例的侧视图。图2A和2B示出了嵌在PCB中的低剖面传感器100。图2C和2D示出了安装在薄衬底,诸如柔性电路,上的低剖面传感器100。这些图不是按比例绘制的,但是要示出低剖面传感器100和PCB或者低剖面传感器100和薄衬底之间的关系。这些图不是详尽无遗的,也不是要示出每一种可能的配置,而是要说明示例性方法。本领域技术人员可以认识到,还存在其它方法。图2A说明了衬底102与PCB204之间的第一种接合方法200。衬底102可以包括被置于第一侧上的传感器104。信号沟槽215在侧视图中示出。金属层110可以在信号沟槽215中形成而且可以耦合到垫块106。导线接合208可以把金属层110耦合到可以在PCB204中的任意层上的垫块210。导线接合208可以实现为在传感器104的表面平面220之下。表面平面可以是在所有方向上延伸的假想平面,并且与传感器104的最高表面共面。表面平面220用虚线指示。
图2B说明了衬底102与PCB204之间的第二种接合方法250。传感器104安装在衬底102上并且包括垫块106。信号沟槽215可以在衬底102中形成并且可以包括耦合到垫块106的金属层110。衬底102和单独的设备252可以一起嵌在PCB204中。在有些实施例中,两个或者多个单独的设备252可以嵌在PCB204中。设备252可以是可以用于向传感器104提供附加功能性的单独的集成电路。例如,设备252可以是用于预处理来自传感器104的信号的信号处理设备。设备252可以包括至少一个垫块254,以便耦合到设备252中的信号。导线接合208可以把金属层110耦合到设备252。导线接合208可以保持在表面平面220之下。
图2C说明了衬底102与薄衬底225之间的第三种接合方法260。在一种实施例中,薄衬底225可以是柔性电路(flex电路)。衬底102可以利用粘合剂——诸如胶水、环氧树脂或者胶带——固定到薄衬底225。传感器104可以被置于衬底102上。信号沟槽215可以在衬底102上形成而且可以支撑垫块106之上的金属层110。接合导线208可以把金属层110耦合到垫块210。在这种实施例中,接合导线208可以保持在表面平面220之下。
图2D说明了多个衬底与薄衬底225之间的第四种接合方法270。如图所示,第一衬底102A和第二衬底102B固定到薄衬底225。接合导线208可以用于耦合来自两个或多个衬底的金属层110。在图2D中,接合导线208可以把来自第一衬底102A的信号耦合到第二衬底102B。以这种方式,两个或多个衬底102A、102B可以链接到一起。
图3A-3D说明了信号沟槽215的可能形状剖面。在一种实施例中,信号沟槽的形状剖面会影响在信号沟槽215中所承载的信号的信号完整性。例如,有些常见的金属淀积技术(例如,灯丝蒸发或电子束蒸发)会在垂直或近乎垂直的表面上具有差的覆盖。其它金属沉积技术可以在垂直或近乎垂直的表面上具有改进的覆盖,但是可能具有其它相关成本(即,溅射沉积)。换句话说,依赖于所选金属淀积方法,某些形状剖面会比其它形状剖面优选。除下述示例性形状之外的其它形状剖面也是可能的。
图3A说明了用于信号沟槽215的垂直剖面301。在这种实施例中,沟槽215可以具有基本上为直线的剖面301。直线剖面301可以通过许多方法形成,包括锯条和深度活性离子蚀刻技术。在有些实施例中,两种或多种成形方法可以结合起来,创建垂直剖面301。如图所示,垂直剖面301可以包括至少一个基本上垂直的部分302。在有些实施例中,垂直或近乎垂直的部分可能没有相对均匀的金属覆盖。不均匀的金属层会包括可能导致金属的不连续性的空缺或其它不规则。
图3B说明了用于信号沟槽215的斜坡剖面(ramp profile)303。斜坡剖面303可以由多种途径形成。在一种实施例中,锯条可以用于形成并成形信号沟槽215。在另一种实施例中,斜坡剖面303可以至少部分地通过利用氢氧化钾(KOH)的湿蚀刻形成。利用氢氧化钾的蚀刻可以具有依靠反应剂自然产生坡度角(ramp angle)的优点。斜坡剖面303的一个优点是该剖面不包括基本上垂直的部分。因而,剖面的形状可以使得能够淀积相对均匀的金属层110。
图3C说明了设计的曲线剖面305。设计的曲线剖面305可以利用成形的锯条或者通过蚀刻形成。在有些实施例中,两种或更多种成形方法可以结合起来,创建设计的曲线剖面305。设计的曲线剖面305的一个优点是剖面不包括任何突然弯曲或曲线。突然弯曲或曲线会变成衬底102中的应力点。这些应力点会变成断裂或裂缝的起点。设计的曲线剖面305的另一个优点是剖面不包括任何基本上垂直的部分,因此剖面可以支持相对均匀的金属层的形成。
图3D说明了碗形剖面307。这种剖面可以利用锯子或者利用蚀刻方法形成。碗形剖面307的一个优点是剖面的固有强度。当与诸如直线剖面301的其它剖面附近的区域相比时,碗形剖面307附近的衬底区域会相对更强。碗形剖面307的缺点是它会包括相对垂直的区域308。如上所述,当使用某些金属淀积技术时,垂直区域会显现不连续形和空缺。
图4A-4G说明了可以用于形成信号沟槽215的步骤。这些说明是沟槽的横截面视图,为了使图清晰,没有绘出周围的区域。图4A示出了包括衬底102的可能开始状态。垫块106和传感器104被置于衬底102的第一侧上。图4B示出了具有形成到衬底102中的信号沟槽215的衬底102。传感器104和垫块106保留在衬底102的表面上。信号沟槽215可以任何技术上可行的剖面的形状形成。示例性剖面以上在图3中描述过了。在这个图中,斜坡剖面303被选作为示例性剖面。例如,斜坡剖面303可以利用氢氧化钾蚀刻处理形成。图4C示出了在衬底102上淀积的阻挡层405。在一种实施例中,阻挡层405可以利用与形成钝化层相似的技术形成。在一种实施例中,阻挡层405会帮助保护传感器104。
图4D示出了衬底102、垫块106和传感器104。在这个视图中,金属种子层410已经淀积在衬底102、阻挡层405和垫块106之上。如图所示,种子层410可以淀积在信号沟槽215的其中期望有最终导电通道的区域中。在一种实施例中,种子层410可以通过溅射导电金属,诸如铝,来淀积。图4E示出了具有选择性地施加到第一表面的掩模415的衬底102、垫块106和传感器104。掩模415可以用于限定其中可以将附加金属淀积在种子层410之上的区域。在一种实施例中,掩模415可以是液态光致成像掩模(liquid photoimageablemask)。图4F示出了淀积在衬底102、垫块106、种子层410和掩模415之上的金属420。在金属淀积过程中,金属可以非选择性地淀积在整个衬底102之上。在图4G中,示出了在除去掩模415和过多的金属种子层410之后的衬底102。在一种实施例中,金属种子层410可以用湿蚀刻处理除去。掩模415和金属种子层410的除去可以限定信号沟槽215中金属层420的最终形状。
图5是用于在衬底102中形成信号沟槽215的方法步骤的流程图。该方法在步骤502开始,在这一步骤中在衬底中形成沟槽剖面。沟槽剖面可以选自图3中所述的剖面之一,或者任何其它技术上可行的剖面。在步骤504中,阻挡层可以在衬底102之上形成并淀积。在衬底102中形成沟槽之后,阻挡层可以帮助保护衬底102。在步骤506中,金属种子层可以在所形成的沟槽中淀积并且可以耦合到垫块106。在步骤508中,掩模可以选择性地放到衬底上。在一种实施例中,掩模可以是液态光致成像掩模。掩模405可以用于确定衬底102上要放置信号沟槽215中的金属的地方。在步骤510中,附加的金属可以淀积在衬底102之上。在一种实施例中,金属可以被溅射。在步骤510中所溅射的金属可以包括铝、铜或者任何其它金属或金属合金。在有些实施例中,步骤510可以包括溅射铝和铜的合金(AlCu),具有0.5%的铜浓度。另外,根据有些实施例,步骤510可以包括在所淀积的金属层之上淀积保护层。相应地,保护层可以包括在金属层顶部淀积氮化钛(TiN)层。在有些实施例中,保护层可以包括纯钛或者任何其它钛合金,诸如钛-钨。在步骤512中,掩模405和过多的种子层可以被除去,从而在信号沟槽中形成最终的导电层,并且该方法结束。
信号沟槽215的形成可以提供对来自传感器104的信号的访问,同时保持传感器104的表面平面220之下的连接。为了把信号散开到其它设备,导线可以接合到淀积在信号沟槽215中的金属。在接合了导线之后,该导线可以路由到垫块或者其它导体。要注意保持导线的路径在传感器104的表面平面220之下,由此允许传感器104和衬底102的低剖面安装。在一种实施例中,导线接合208可以通过在金属层206上的信号沟槽215中淀积导线接合球来形成。导线可以在信号沟槽215中被引导。
在有些实施例中,为了增强接合导线到步骤510中所淀积的金属的接合,步骤512可以包括淀积接合增强层。接合增强层可以包括ENEPIG,其中ENEPIG代表无电镀镍(electroless nickel)、无电镀钯和浸金。相应地,淀积接合增强层可以包括在步骤510中所淀积的金属的顶部形成ENEPIG层。例如,在有些实施例中,在步骤512中形成ENEPIG层可以包括在包括镍和钯中的至少一种的无电溶液中浸直到步骤510所形成的堆叠。此外,步骤512可以包括把直到步骤510所形成的堆叠浸入包括金的溶液中,以形成ENEPIG层。在有些实施例中,步骤512还可以包括形成与在被掩蔽的衬底之上淀积的附加金属相邻的钝化层。
图6是根据本说明书一种实施例的信号沟槽215的侧视图600。侧视图600包括衬底102、垫块106和金属层110。信号沟槽215的深度602可以是可以包括在信号沟槽215中的元件的函数。导线接合球604可以接合到信号沟槽215的底部中的金属层110。导线接合球604的高度606可以变化。常见的高度在5-15μm的范围内。导线的直径608可以由应用改变;载流线(电力)可以比只承载信号的导线粗。典型的导线直径608可以是25μm。最后,弯曲半径610会影响深度602。在一种实施例中,深度602可以至少部分地由导线接合球高度606加上导线直径608再加上弯曲半径610的和值来确定。
信号沟槽215的底部的宽度612可以至少部分地由包括在信号沟槽215的底部中的元件来确定。导线接合球的典型直径615可以是50μm。从导线接合球到衬底102的边缘的距离617可以是20μm。但是,由于边缘破碎可以发生,所以这个距离可以减小,如果这个距离减小太多的话,设备的产量会减少。从导线接合球到信号沟槽215的底部的内部边缘的距离618可以在5到10μm之间。在有些实施例中,距离618会受用于导线接合的工具的影响。因而,在一种实施例中,宽度612可以至少部分地由导线接合球直径615加上到衬底边缘的距离617再加上到内部边缘的距离618的和值来确定。
图7示出了低剖面传感器700的另一种实施例。在这种实施例中,信号沟槽215可以用被置于衬底的边缘上的成形特征件代替。衬底702包括被置于衬底702第一侧上的垫块106。成形特征件706可以在衬底702的一个角上形成。金属层704可以被置于垫块106上而且也可以被置于成形特征件706上。导线接合球604可以被置于成形特征件706上,使得导线708可以保持在传感器104的表面平面220之下。
图8示出了形成多个低剖面传感器的途径的一种实施例的侧视图800。多个低剖面传感器可以在一个硅晶片上形成,每个单独的低剖面传感器在晶片上的单独芯片上形成。在分离单独的芯片之前,利用相对持续的研磨或切割,研磨轮802或者成形锯条可以跨两个或多个芯片形成信号沟槽215。在图8所示的例子中,研磨轮802可以分别在第一和第二低剖面传感器805和807中形成信号沟槽215。在随后的操作中,锯子可以分离芯片,形成锯子切口810。
图9说明了可以应用到嵌在PCB204中的低剖面传感器组件901的可选特征件。低剖面传感器组件901可以包括传感器104和衬底102。在低剖面传感器组件901嵌入到PCB204中之后,空的空缺902,尤其是在信号沟槽215的区域中,可以用环氧树脂、树脂或其它类似的材料填充,来加强低剖面传感器组件901与PCB204之间的接合并且形成相对平的表面。在另一种实施例中,部件904可以置于PCB204上,在背朝传感器104的一侧上。部件904可以是无源部件,诸如电阻器、电感器、电容器等。部件904可以耦合到传感器104或者其它设备。
图10A和10B说明了低剖面传感器的另一种实施例1000。在这种实施例中,单独的信号沟槽可以用可以在衬底102的边缘上形成的单个沟槽1010代替。传感器104可以被置于衬底102的一个表面上。垫块106可以被置于与传感器104相同的平面表面上。金属层1015可以把垫块106耦合到单个沟槽1010的至少一个区域。在另一种实施例中,垫块可以位于单个沟槽1010的区域中,如对于垫块1020所示出的那样。金属层1025可以淀积在垫块1020之上并且位于单个沟槽1010中。图10B示出了低剖面传感器1000的侧视图。垫块106示为对传感器104是共面的。金属层1015可以淀积在垫块106上并且进入单个沟槽1010。在另一种实施例中,垫块1020可以位于单个沟槽1010中。金属层1025可以淀积在垫块1020上并且进入单个沟槽1010。
图11A-11E说明了可以用于在衬底上安装低剖面传感器的步骤。在一种实施例中,衬底可以是薄衬底1110,诸如柔性电缆。图11A示出了薄衬底1110和垫块1120的初始状态。粘合剂1130可以淀积在薄衬底1110上。粘合剂1130可以是环氧树脂、胶水、胶带或者其它类似的物品。在图11B中,包括传感器1145的衬底1140可以位于粘合剂1130上。在图11C中,导线接合球1150可以附连到衬底1140,为接合导线附连做准备。在图11D中,接合导线1160可以附连到导线接合球1150并且可以把来自传感器1145的信号耦合到垫块1120。在一种实施例中,可选的导线接合球1165可以耦合到垫块1120。在图11E中,接合导线1160可以以环氧树脂1170、树脂或类似的材料被封装以保护它们。
图12是用于在衬底上安装低剖面传感器的方法步骤的流程图。在一种实施例中,衬底可以是诸如柔性电路的薄衬底。该方法在步骤1210中开始,在这一步骤中粘合剂被施加到衬底。粘合剂可以是诸如环氧树脂的液态粘合剂或者可以是带式粘合剂。在步骤1220中,传感器/衬底组合可以接合到衬底。在步骤1230中,导线接合球可以附连到衬底。在一种实施例中,导线接合球可以耦合到衬底上的金属层,使得可以访问传感器中的信号。在步骤1240中,接合导线可以附连到位于衬底上的导线接合球和垫块。在步骤1250中,接合导线可以被封装。封装可以帮助保护脆弱的接合导线不受损坏。
图13是低剖面传感器的还有另一种实施例1300的顶视图。这种实施例可以既包括如图1中所述的各个单个沟槽,又包括如图10中所述的包括多于一个信号的多信号沟槽。低剖面传感器1300可以包括衬底102和传感器104。垫块106可以被置于沟槽的外面。例如,垫块106被布置成超出多信号沟槽1310并且超出单信号沟槽1311。在另一种实施例中,垫块可以位于沟槽区域内部。例如,垫块1020可以被置于多信号沟槽1310中或者单信号沟槽1311中。金属层1015可以耦合到超出信号沟槽1310和1311的垫块106。可替换地,金属层1025可以耦合到信号沟槽1310和1311中的垫块1020。在有些实施例中,多信号沟槽1310可以提供更大的信号密度,而在有些实施例中,单信号沟槽1311可以为衬底102提供更大的强度。低剖面传感器1300包括了单信号和多信号沟槽系统的优点。
图14说明了根据一些实施例的低剖面传感器1400的横截面视图。低剖面传感器1400包括在与第二衬底1402B相邻的第一衬底1402A上形成的沟槽1415。在有些实施例中,第一衬底1402A可以是硅(例如,衬底102,比照图1A和1B),或者可以是任何其它合适的半导体材料,诸如砷化镓(GaAs)、氮化镓(GaN)等。第二衬底1402B可以是诸如氧化硅的氧化物。在有些实施例中,衬底1402A和1402B可以相同。低剖面传感器1400包括接合垫块1406,类似于以上具体描述的接合垫块106(比照图1A-1B)。低剖面传感器1400还可以包括密封环1408。密封环1408可以围绕低剖面传感器1400的外围,以为内部的电路(例如,接合垫块1406)提供保护和屏障。在有些实施例中,材料层1460可以在密封环1408和部分接合垫块1406之上形成,以便提供保护。氧化物层1450为衬底1402A和1402B上的元件提供与导电层1410的电绝缘。导电层1410可以由铝、铜或者某种其它导电元件制成。相应地,在有些实施例中,导电层1410是由铝和铜的合金(AlCu)形成的。在有些实施例中,AlCu合金可以具有0.5%的Cu含量。导电层1410提供低剖面传感器1400与PCB板(例如,PCB板204,比照图2A)上的电路之间的电耦合。
图15A说明了根据一些实施例的低剖面传感器1500的横截面视图。除以上关于图14具体描述过的其它材料层之外,低剖面传感器1500还包括接合增强层1550。接合增强层1550便利于粘合和电耦合接合导线到导电层1410。接合导线可以是像以上具体描述的接合导线208(比照图2A-2D)。接合增强层1550还可以给导电层1410提供抗腐蚀性。在有些实施例中,接合增强层1550可以包括诸如ENEPIG的材料和材料组合。ENEPIG是无电镀镍、无电镀钯和浸金层的组合。
图15B说明了根据一些实施例的低剖面传感器1500的详细横截面视图。图15B更具体地说明了接合增强层1550的示例性组成。接合增强层1550可以包括第一导电层1551、第二导电层1552和第三导电层1553。相应地,在接合增强层1550包括ENEPIG的实施例中,第一导电层1551可以包括一层镍。而且,在包括ENEPIG的实施例中,第二导电层1552可以包括一层钯,而第三导电层1553可以包括一层金。相应地,在有些实施例中,第一导电层1551可以具有1至3μm之间的厚度,第二导电层1552可以具有0.1至0.3μm之间的厚度,而第三导电层1553可以具有0.05至0.1μm之间的厚度。例如,在有些实施例中,第一导电层1551可以具有大约1.5μm的厚度。在有些实施例中,第二导电层1552可以具有大约0.2μm至大约0.25μm的厚度。在进一步的实施例中,第三导电层1553可以具有大约0.1μm的厚度。
图16说明了根据一些实施例的低剖面传感器1600的横截面视图。低剖面传感器1600可以包括与导电层1410的部分相邻的钝化层1610。钝化层1610可以包括氧化物材料,诸如氧化铝,或者某种其它保护材料。在有些实施例中,导电层1410可以包括保护层。保护层可以包括诸如氮化钛(TiN)的材料,或者诸如纯钛和诸如钛-钨的其它钛合金的其它材料。在有些实施例中,在对层1410进行构图之前,作为在淀积层1410中的第二个步骤,可以淀积保护层。相应地,钝化层1610可以淀积在包括保护层的经构图的层1410之上。钝化层1610可以在导电层1410的一些部分之上形成开口。在有些实施例中,可以在由钝化层1610形成的开口中与导电层1410相邻地形成接合增强层1550,如图16中所示。
所述实施例的各个方面、实施例、实现或特征可以单独地或者任意组合地使用。所述实施例的各个方面可以由软件、硬件或者硬件与软件的组合实现。所述实施例还可以体现为计算机可读介质上用于控制制造操作的计算机可读代码,或者体现为计算机可读介质上用于控制生产线的计算机可读代码。计算机可读介质是可以存储其后可以被计算机系统读取的数据的任何数据存储设备。计算机可读介质的例子包括只读存储器、随机存取存储器、CD-ROM、HDD、DVD、磁带和光学数据存储设备。计算机可读介质也可以经网络耦合的计算机系统分布,使得计算机可读代码以分布的方式存储和执行。
为了解释,以上描述使用具体的术语来提供对所述实施例的透彻理解。但是,本领域技术人员将认识到,所述具体细节不是为了实践所述实施例而必需的。因而,以上对具体实施例的描述的给出是为了说明和描述的目的。它们不是要详尽的或者要把所述实施例限定到所公开的精确形式。本领域技术人员将认识到,根据以上教导,许多修改与变化都是可能的。
Claims (20)
1.一种低剖面集成电路组件,其特征在于包括:
至少一个集成电路;
包括第一侧的衬底,其中所述集成电路被置于所述第一侧上;
形成在所述衬底的第一侧上的至少一个信号沟槽,所述信号沟槽紧靠集成电路信号垫块并且延伸到所述衬底的一个边缘;
导电层,所述导电层被置于所述信号沟槽中并且耦合到所述集成电路信号垫块;及
接合导线,被配置成把所述导电层耦合到外部垫块,其中使所述接合导线、所述信号沟槽和所述导电层都保持在所述集成电路的表面平面之下。
2.如权利要求1所述的低剖面集成电路组件,其特征在于所述至少一个信号沟槽被配置成具有斜坡剖面。
3.如权利要求2所述的低剖面集成电路组件,其特征在于所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
4.如权利要求1所述的低剖面集成电路组件,其特征在于所述至少一个集成电路是传感器。
5.如权利要求2所述的低剖面集成电路组件,其特征在于所述低剖面集成电路组件还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
6.如权利要求1至5中任何一项所述的低剖面集成电路组件,其特征在于所述至少一个信号沟槽包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块,其中使所述接合导线、所述信号沟槽和所述导电层都保持在所述集成电路的表面平面之下。
7.一种低剖面电路组件,其特征在于包括:
集成电路;
包括第一侧的衬底,其中所述集成电路被置于所述第一侧上;
位于所述衬底的第一边缘上的成形特征件,所述成形特征件被设置成紧靠集成电路信号垫块并且被布置成支撑所述集成电路的表面平面之下的导线接合球;
导电层,所述导电层被置于所述衬底的第一侧上并且被配置成把所述集成电路信号垫块耦合到所述导线接合球;及
接合导线,耦合到所述导线接合球并且被配置成保留在所述集成电路的表面平面之下。
8.如权利要求7所述的低剖面电路组件,其特征在于所述成形特征件被配置成具有斜坡剖面。
9.如权利要求8所述的低剖面电路组件,其特征在于所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
10.如权利要求7所述的低剖面电路组件,其特征在于所述集成电路是传感器。
11.如权利要求8所述的低剖面电路组件,其特征在于所述低剖面电路组件还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
12.如权利要求7至11中任何一项所述的低剖面电路组件,其特征在于所述成形特征件包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块,其中使所述接合导线、所述成形特征件和所述导电层都保持在所述集成电路的表面平面之下。
13.一种低剖面组件,其特征在于包括:
第一衬底;
比所述第一衬底大的第二衬底,其中所述第一衬底被置于所述第二衬底的第一侧上;及
至少一个信号沟槽,所述信号沟槽被置于所述第二衬底的第一侧上并且被配置成支撑在所述第一衬底的表面平面之下的到所述第一衬底的接合导线连接。
14.如权利要求13所述的低剖面组件,其特征在于所述至少一个信号沟槽被配置成具有斜坡剖面。
15.如权利要求14所述的低剖面组件,其特征在于所述接合导线进一步被配置成附连到所述斜坡剖面的倾斜部分。
16.如权利要求13所述的低剖面组件,其特征在于所述低剖面组件还包括被置于所述第一衬底上的至少一个集成电路。
17.如权利要求14所述的低剖面组件,其特征在于所述低剖面组件还包括柔性印制电路组件,所述柔性印制电路组件被配置成接合到所述第二衬底的第二侧,所述第二侧被设置成与所述第一侧相对。
18.如权利要求13至17中任何一项所述的低剖面组件,其特征在于所述至少一个信号沟槽包括至少两根接合导线,所述接合导线被配置成把导电层耦合到外部垫块。
19.如权利要求13至17中任何一项所述的低剖面组件,其特征在于所述至少一个信号沟槽包括单个信号沟槽,所述单个信号沟槽包括多个垫块。
20.如权利要求13至17中任何一项所述的低剖面组件,其特征在于所述至少一个信号沟槽包括:
包括第一多个垫块的多信号沟槽,和
包括第二垫块的第二信号沟槽。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261640589P | 2012-04-30 | 2012-04-30 | |
US61/640,589 | 2012-04-30 | ||
US13/632,145 US8736080B2 (en) | 2012-04-30 | 2012-09-30 | Sensor array package |
US13/632,145 | 2012-09-30 | ||
US13/842,092 US8981578B2 (en) | 2012-04-30 | 2013-03-15 | Sensor array package |
US13/842,092 | 2013-03-15 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320641541.3U Division CN203521398U (zh) | 2012-04-30 | 2013-04-28 | 低剖面传感器和接合增强层 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203260567U true CN203260567U (zh) | 2013-10-30 |
Family
ID=49473110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320230268 Expired - Fee Related CN203260567U (zh) | 2012-04-30 | 2013-04-28 | 低剖面集成电路组件、低剖面电路组件、低剖面组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203260567U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103533751A (zh) * | 2012-04-30 | 2014-01-22 | 苹果公司 | 传感器阵列包装 |
-
2013
- 2013-04-28 CN CN 201320230268 patent/CN203260567U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103533751A (zh) * | 2012-04-30 | 2014-01-22 | 苹果公司 | 传感器阵列包装 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203521398U (zh) | 低剖面传感器和接合增强层 | |
US9402316B2 (en) | Methods for forming a sensor array package | |
CN104051337B (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
US8072081B2 (en) | Microelectromechanical system package | |
CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
US12027493B2 (en) | Fanout integration for stacked silicon package assembly | |
KR102222485B1 (ko) | 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법 | |
US8759159B2 (en) | Integrated circuit packaging system with electrical interface and method of manufacture thereof | |
KR20090033141A (ko) | 리드프레임 어레이를 구비하는 집적회로 패키지 시스템 | |
US20090160041A1 (en) | Substrate package structure | |
US20170263565A1 (en) | Integrated circuit (ic) package with a grounded electrically conductive shield layer and associated methods | |
CN105810666A (zh) | 一种具有电磁屏蔽功能的封装结构的制作方法 | |
US8673689B2 (en) | Single layer BGA substrate process | |
CN106611757B (zh) | 具有柔性互连件的半导体装置及其制造方法 | |
CN101335265A (zh) | 具有晶粒功能之半导体封装结构 | |
CN203260567U (zh) | 低剖面集成电路组件、低剖面电路组件、低剖面组件 | |
CN101847588B (zh) | 半导体工艺 | |
US8269321B2 (en) | Low cost lead frame package and method for forming same | |
KR100691588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN113302757A (zh) | Led封装器件及其制备方法 | |
KR101209474B1 (ko) | 반도체 장치의 관통 실리콘 비아 형성 방법 | |
CN111128918A (zh) | 一种芯片封装方法及芯片 | |
CN2598136Y (zh) | 晶片堆叠构造 | |
KR100975401B1 (ko) | 세라믹 패키지 | |
EP4177940A1 (en) | A semiconductor package assembly as well as a method for manufacturing such semiconductor package assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131030 |