KR100691588B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100691588B1
KR100691588B1 KR20040021650A KR20040021650A KR100691588B1 KR 100691588 B1 KR100691588 B1 KR 100691588B1 KR 20040021650 A KR20040021650 A KR 20040021650A KR 20040021650 A KR20040021650 A KR 20040021650A KR 100691588 B1 KR100691588 B1 KR 100691588B1
Authority
KR
South Korea
Prior art keywords
mounting substrate
conductive pattern
semiconductor element
semiconductor device
plating line
Prior art date
Application number
KR20040021650A
Other languages
English (en)
Other versions
KR20040095631A (ko
Inventor
미따기요시
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040095631A publication Critical patent/KR20040095631A/ko
Application granted granted Critical
Publication of KR100691588B1 publication Critical patent/KR100691588B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/002—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by a rectangular shape, involving sidewalls or racks
    • B62B3/005—Details of storage means, e.g. drawers, bins or racks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

실장 기판과 밀봉 수지의 신뢰성을 향상시킨 반도체 장치 및 그 제조 방법을 제공한다. 본 발명의 반도체 장치(10A)는, 주변부에 단차부(15)를 갖는 실장 기판(11)과, 실장 기판(11)의 표면 및 이면에 형성된 제1 도전 패턴(12) 및 제2 도전 패턴(16)과, 실장 기판(11)에 고착되고 제1 도전 패턴(12)과 전기적으로 접속된 반도체 소자(13)와, 실장 기판(11)의 표면 및 단차부(15)를 피복하여 반도체 소자(13)를 밀봉하는 밀봉 수지를 갖는 구성으로 되어 있다.
단차부, 주변부, 밀봉 수지, 실장 기판, 도전 패턴

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 반도체 장치의 평면도(a) 및 단면도(b)를 나타내는 도면.
도 2는 본 발명의 반도체 장치의 제조 방법을 나타내는 평면도(a), 평면 확대도(b) 및 단면도(c)를 나타내는 도면.
도 3은 본 발명의 반도체 장치의 제조 방법을 나타내는 평면도(a) 및 단면도(b)를 나타내는 도면.
도 4는 본 발명의 반도체 장치의 제조 방법을 나타내는 단면도.
도 5는 본 발명의 반도체 장치의 제조 방법을 나타내는 단면도.
도 6은 본 발명의 반도체 장치의 제조 방법을 나타내는 단면도.
도 7은 종래의 반도체 장치를 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 장치
11 : 실장 기판
12 : 제1 도전 패턴
13 : 반도체 소자
14 : 금속 세선
15 : 단차부
16 : 제2 도전 패턴
17 : 접속부
18 : 밀봉 수지
본 발명은 반도체 장치에 관한 것으로, 특히, 실장 기판의 표면에 형성된 본딩 패드에 도금막이 피착된 반도체 장치 및 그 제조 방법에 관한 것이다.
도 7을 참조하여 종래형의 반도체 장치(100)의 구성을 설명한다(하기 특허 문헌1 참조).
플렉시블 시트나 유리 에폭시 기판으로 이루어지는 실장 기판(104)의 표면에는, 제1 패드(105)가 형성되고, 이면에는 제1 패드(105)와 전기적으로 접속된 제2 패드(106)가 형성되어 있다. 제1 패드(105)와 제2 패드(106)는, 실장 기판(104)을 관통하는 구멍을 통하여 전기적으로 접속되어 있다.
반도체 소자(101)는, 실장 기판(104) 상에 고착되고, 금속 세선(102)을 개재하여 제1 패드(l05)와 전기적으로 접속되어 있다. 또한, 반도체 소자(101)와 실장 기판(104)의 표면은 밀봉 수지(103)에 의해 밀봉되어 있다.
[특허 문헌1]
특허공개 2000-174169호 공보
그러나, 상기한 반도체 장치(100)에서는, 반도체 소자(101)를 밀봉하는 밀봉 수지(103)는, 실장 기판(104)의 표면만을 피복하고 있다. 또한, 유리 에폭시 수지로 이루어지는 실장 기판(104)과 밀봉 수지(103)의 밀착성은 낮다. 따라서, 실장 기판(104)과 밀봉 수지(103)의 밀착성에 문제가 있었다.
또한, 제1 패드(105)나 제2 패드(106)에 전해 도금을 실시하는 경우, 상기 패드끼리 접속하는 도금선이 필요해진다. 이와 같은 경우, 이 도금선이 밀봉 수지(103)와 실장 기판(104)의 계면으로부터 외부로 노출되어, 반도체 장치의 신뢰성을 저하시키는 문제가 있었다. 또한, MAP(Multi Area Package) 등의 제조 방법에 의해, 복수개의 반도체 장치를 제조하는 경우는, 각 반도체 장치의 분리를 행하는 다이싱 공정에서, 도금선도 포함하여 분리를 행한다. 따라서, 외부에 노출되는 도금선을 타고, 반도체 장치 내부에 수분이 침입하는 문제가 있었다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로, 본 발명의 주된 목적은, 실장 기판과 밀봉 수지의 신뢰성을 향상시킨 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 반도체 장치는, 주변부에 단차부를 갖는 실장 기판과, 상기 실장 기판의 표면에 형성된 도전 패턴과, 상기 실장 기판에 고착되어 상기 도전 패턴과 전기적으로 접속된 반도체 소자와, 상기 실장 기판의 표면 및 상기 단차부를 피복하여 상기 반도체 소자를 밀봉하는 밀봉 수지를 갖는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법은, 본딩 패드 및 상기 본딩 패드로부터 주변부로 연장되는 도금선으로 이루어지는 유닛과, 상기 유닛의 도금선을 전기적으로 접속하는 공통 도금선을 구성하는 제1 도전 패턴을, 기판의 표면에 형성하는 공정과, 상기 기판의 이면에 상기 제1 도전 패턴과 전기적으로 접속된 제2 도전 패턴을 형성하는 공정과, 전해 도금법에 의해, 상기 공통 도금선을 이용하여 상기 제1 도전 패턴의 표면에 도금막을 피착하는 공정과, 상기 공통 도금선을 포함하여 상기 기판의 표면을 다이싱하는 것에 의해, 상기 기판의 표면에 홈을 형성하여, 상기 각 도전 패턴을 전기적으로 분리하는 공정과, 상기 기판의 표면에 반도체 소자를 재치하는 공정과 상기 홈에 충전되어 상기 반도체 소자가 밀봉되도록 밀봉 수지를 형성하는 공정과, 상기 각 유닛의 경계에서 상기 기판 및 상기 밀봉 수지를 다이싱하는 것에 의해 개개의 반도체 소자를 분리하는 공정을 갖는 것을 특징으로 한다.
<발명의 실시 형태>
우선, 도 1을 참조하여 본 발명에 따른 반도체 장치(10)의 구조를 설명한다. 도 1의 (a)는 반도체 장치(10)의 평면도이고, 도 1의 (b)는 그 단면도이다.
본 발명의 반도체 장치(10)는, 주변부에 단차부(15)를 갖는 실장 기판(11)과, 실장 기판(11)의 표면 및 이면에 형성된 제1 도전 패턴(l2) 및 제2 도전 패턴(16)과, 실장 기판(11)에 고착되어 제1 도전 패턴(12)과 전기적으로 접속된 반도체 소자(13)와, 실장 기판(11)의 표면 및 단차부(15)를 피복하여 반도체 소자(13)를 밀봉하는 밀봉 수지를 갖는 구성으로 되어있다. 이러한 구성의 반도체 장치(10)의 상세를 이하에 상술한다.
실장 기판(11)은 유리 에폭시 등으로 이루어지는 반도체 장치(10)의 인터포저이고, 양면에 도전 패턴이 형성되고, 표면에 반도체 소자(13)가 실장된다. 또한, 실장 기판(11)의 주변부에는, 단차부(15)가 제공되어 있다. 이 단차부의 깊이는, 예를 들면, 실장 기판(11)의 두께의 반 정도로 할 수 있다. 이 단차부(15)를 제공하는 것에 의해, 도금선(l2B)이 외부로 노출되는 것을 방지할 수 있다. 또한, 밀봉 수지(18)는 단차부(15)에도 충전되기 때문에, 특히 단차부(15)의 측면과 밀봉 수지(18)가 밀착하는 것에 의해, 실장 기판(11)과 밀봉 수지(18)의 밀착을 향상시킬 수 있다.
도 1의 (a)를 참조하여, 제1 도전 패턴(12)은 구리 등의 금속을 에칭하는 것에 의해 형성되고, 실장 기판(11)의 표면에 형성되어 있다. 여기서는, 제1 도전 패턴(12)은, 반도체 소자(13)를 둘러싸도록 본딩 패드(12A)를 형성하고 있다. 또한, 본딩 패드(12A)로부터 단차부(15)까지 연장하는 도금선(12B)도 형성되어 있다. 이 도금선(12B)은, 전해 도금으로써 도금막을 형성할 때에, 도전 패턴에 전류를 도통시키기 위해서 이용된다. 또한, 개개의 본딩 패드(12A)로부터 내측으로 연장하는 배선부가 형성되고, 접속부(17)를 개재하여, 매트릭스형의 전극을 형성하는 제2 도전 패턴(16)과 전기적으로 접속되어 있다. 또한, 제1 도전 패턴(12)의 표면에는, 니켈 또는 금으로 이루어지는 도금막이 형성되어 있다.
제2 도전 패턴(16)은, 실장 기판(11)의 이면에 형성되어, 매트릭스형의 전극을 형성하고 있다. 또한, 제2 도전 패턴(16)에 의해 LGA(Land grid array)를 형성 할 수도 있고, 각 전극에 땜납 등의 납재가 도포되어 BGA(Ball grid array)가 형성될 수도 있다. 또한, 실장 기판을 관통하는 접속부(17)에 의해, 각 제2 도전 패턴(16)은, 제1 도전 패턴(12)과 전기적으로 접속되어 있다. 또한, 제2 도전 패턴(16)에도, 상술한 도금막이 피착된다.
반도체 소자(13)는, 예를 들면 IC 칩이고, 절연성의 접착제를 개재하여 실장 기판(15)에 고착되어 있다. 이와 같이 절연성의 접착제를 이용하고 있으므로, 반도체 소자(13) 하방에 제1 도전 패턴(12)을 배열할 수 있다. 또한, 반도체 소자(13)와 제1 도전 패턴(12)과는, 금속 세선(14)을 개재하여 전기적으로 접속되어 있다.
밀봉 수지(18)는, 예를 들면 열경화성 수지로 이루어지고, 반도체 소자(13)를 피복하고 있다. 또, 밀봉 수지(18)는 단차부(15)에도 충전되어 있으므로, 실장 기판(11)과 밀봉 수지(18)의 밀착은 향상된다. 또한, 단차부(15)는 다이싱에 의해 형성되므로, 그 표면은 거친 면이 되어, 양자의 밀착 강도를 더욱 향상시킬 수 있다.
다음에, 도 2 이후를 참조하여, 본 발명의 반도체 장치의 제조 방법을 설명한다. 본 발명의 반도체 장치의 제조 방법은, 본딩 패드(12A) 및 본딩 패드(12A)로부터 주변부로 연장되는 도금선(12B)으로 이루어지는 유닛(21)과, 유닛(21)의 도금선(12B)을 전기적으로 접속하는 공통 도금선(23)을 구성하는 제1 도전 패턴(12)을, 기판(20)의 표면에 형성하는 공정과, 기판(20)의 이면에 제1 도전 패턴(12)과 전기적으로 접속된 제2 도전 패턴(16)을 형성하는 공정과, 전해 도금법에 의해, 공 통 도금선(23)을 이용하여 제1 도전 패턴(12)의 표면에 도금막을 피복하는 공정과, 공통 도금선(23)을 포함해서 기판(20)의 표면을 다이싱하는 것에 의해, 기판(20)의 표면에 홈(24)을 형성하여, 각 도전 패턴을 전기적으로 분리하는 공정과, 기판(20)의 표면에 반도체 소자(13)를 재치하는 공정과, 홈(24)에 충전되며 반도체 소자(13)가 밀봉되도록 밀봉 수지(18)를 형성하는 공정과, 각 유닛(21)의 경계에서 기판(20) 및 밀봉 수지(18)를 다이싱하는 것에 의해 개개의 반도체 소자를 분리하는 공정을 갖는 다.
도 2를 참조하여, 우선, 도전 패턴이 형성된 기판(20)을 준비한다. 도 2의 (a)는 유닛(21)이 복수개 형성된 블록(22)의 평면도이고, 도 2의 (b)는 도 2의 (a)의 확대 평면도이고, 도 2의 (c)는 단면도이다.
기판(20)은 유리 에폭시 등의 수지제이고, 그 표면에는 제1 도전 패턴(12)이 형성되어 있다. 그리고, 접속부(17)에 의해 제1 도전 패턴(12)과 전기적으로 접속된 제2 도전 패턴(16)이, 기판(20)의 이면에 형성되어 있다.
도 1의 (a) 및 도 1의 (b)를 참조하면, 기판(20)에는, 1개의 반도체 장치를 형성하는 도전 패턴이 형성되는 유닛(21)이 형성되어, 이 유닛(21)이 복수개 매트릭스 형상으로 배열되는 것으로 1개의 블록(22)이 형성되어 있다. 각 유닛(21)에 형성되는 제1 도전 패턴(12)의 구성을 설명한다. 재치 예정의 반도체 소자(13)를 둘러싸도록 제1 도전 패턴(12)으로 이루어지는 본딩 패드(12A)가 형성되어 있다. 그리고, 각 본딩 패드(12A)로부터는, 유닛(21)의 주변부에 도금선(23)이 연장하여, 공통 도금선(23)에 접속하고 있다. 그리고, BGA 또는 LGA 구조를 실현하기 위해 서, 각 본딩 패드(12A)로부터는, 배선부(12D)가 중앙 방향으로 연장되어 있다.
즉, 각 유닛(21)의 본딩 패드(I2A)는, 도금선(12B)에 의해 공통 도금선(23)에 접속되어 있다. 그리고, 각 유닛(21)의 경계선을 따라서 격자 형상으로 공통 도금선(23)은 연장하고 있다. 또한, 각 유닛(21)을 둘러싸도록 공통 도금선(23)은 연장하고 있다. 따라서, 각 본딩 패드(12A)는, 도금선(21B) 및 공통 도금선(23)에 의해 전기적으로 접속되어 있다. 여기서는, 4개의 유닛(21)으로 1개의 블록이 형성되어 있지만, 유닛(21)의 개수는 임의이다. 또한, 기판(20)에 복수개의 블록(22)을 배치할 수도 있다.
도 2의 (c)를 참조하면, 이면 전극을 형성하는 제2 도전 패턴(16)은, 접속부(17)를 개재하여, 본딩 패드(12A) 등을 형성하는 제1 도전 패턴(12)과 전기적으로 접속되어 있다. 따라서, 상술한 바와 같이, 제1 도전 패턴(12)을 도금선으로 전기적으로 접속하는 것에 의해, 제2 도전 패턴(16)도 전기적으로 도금선(23)과 도통하게 된다.
다음에, 전해 도금법에 의해, 제1 도전 패턴(12) 및 제2 도전 패턴(16)의 표면을 도금막으로 피복한다. 상술한 바와 같이, 제1 도전 패턴(12) 및 제2 도전 패턴(16)은, 공통 도금선(23)에 의해 전기적으로 접속되어 있다. 따라서, 제1 도전 패턴(12) 또는 제2 도전 패턴(16)중의 어느 것인가에, 1 개소의 도금용의 전극을 형성하는 것으로, 전해 도금을 행할 수 있다. 여기서, 형성되는 도금막으로서는, 예를 들면, 니켈이나 금의 도금막이다. 이들의 도금막은, 전해 도금법으로 형성되므로, 매우 신뢰성이 높은 것이다.
도 3을 참조하면, 다이싱 소우(25)를 이용하여, 공통 도금선(23)을 포함해서 기판(20)의 표면을 다이싱한다. 즉, 각 유닛(21)의 경계에 따라 다이싱을 행하여, 공통 도금선(23)을 제거한다. 이것에 의해, 제1 도전 패턴(12)으로 이루어지는 개개의 본딩 패드가 전기적으로 분리된다. 또한, 각 유닛(21)의 주변부에는, 홈(24)이 형성된다. 또한, 공통 도금선(23)의 제거를 확실하게 행하기 위해서, 공통 도금선(23)보다도 폭이 넓은 다이싱 소우(25)를 이용하여도 된다.
도 4를 참조하면, 각 유닛(21)에 반도체 소자(13)를 고착한다. 이 고착은, 절연성 접착제를 이용하여 행하여도 된다. 그리고, 금속 세선(l4)을 이용하여, 제1 도전 패턴(12)과 반도체 소자(13)를 전기적으로 접속한다.
도 5를 참조하면, 홈(24)에 충전되며 반도체 소자(13)가 피복되도록 밀봉 수지(18)를 형성한다. 밀봉 수지(18)의 형성은, 예를 들면 트랜스퍼 몰드에 의해 행할 수 있다. 또한, 하나의 블록을 통합하여 수지 밀봉하는 방법을 채용해도 된다.
도 6을 참조하면, 각 유닛(21)의 경계에서 다이싱을 행함으로써, 각 반도체 장치를 분리한다. 여기서는, 각 유닛(21)의 경계에는 홈(24)이 형성되어 있고, 그 홈(24)의 중앙부 부근의 밀봉 수지(18) 및 기판(20)을 다이싱한다. 상기의 공정에 의해, 도 1에 도시한 바와 같은 반도체 장치(10)가 제조된다.
본 발명의 반도체 장치에 따르면, 실장 기판(11)의 주변부에 단차부(15)를 제공함으로써, 단차부(15)와 밀봉 수지(18)가 강고하게 밀착함으로써 밀봉 수지(18)와 실장 기판(11)과의 접착 강도를 향상시킬 수 있다. 또한, 양자의 계면으로부터 수분 등이 침입하는 것을 방지할 수 있다. 단차부(15)를 제공하는 것에 의해, 실장 기판(11)과 밀봉 수지(18)의 경계로부터, 도금선(12B)이 외부로 노출되는 것을 방지할 수 있다. 따라서, 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.
본 발명의 반도체 장치의 제조 방법에 따르면, 기판(20)에, 반도체 장치를 구성하는 유닛(21)을 복수개 형성하고, 공통 도금선에 의해 각 유닛(21)의 도전 패턴을 전기적으로 접속하여 도금 처리를 행한다. 따라서, 전해 도금법에 의한 도금막의 형성을 효율적으로 행할 수 있다.

Claims (7)

  1. 주변부에 단차부를 갖는 인터포저로서 단층의 수지재료로 이루어진 실장 기판과,
    상기 실장 기판의 표면에 형성된 제1 도전 패턴과,
    상기 실장 기판에 고착되어 상기 제1 도전 패턴과 전기적으로 접속된 반도체 소자와,
    상기 실장 기판의 표면 및 상기 단차부를 피복하여 상기 반도체 소자를 밀봉하는 밀봉 수지
    를 갖는 반도체 장치로서,
    상기 실장 기판에 형성된 상기 제1 도전 패턴은, 적어도 상기 반도체 소자와 전기적으로 접속되고, 상기 반도체 소자를 둘러싸도록 형성된 본딩 패드를 포함하고,
    상기 단차부는 상기 반도체 소자를 둘러싸는 상기 본딩 패드보다 외측 영역의 상기 실장 기판을 네 변에 걸쳐 두께 방향으로 제거하여 형성되고,
    상기 단차부에서 노출되는 상기 실장 기판의 측면에 상기 밀봉 수지를 접촉시킨 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 도전 패턴은 금속 세선(細線)을 통해 상기 반도체 소자와 전기적으로 접속되는 상기 본딩 패드와, 상기 본딩 패드로부터 상기 단차부까지 연장되는 도금선을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 본딩 패드는, 상기 반도체 소자를 둘러싸도록 복수개가 배치되며, 상기본딩 패드로부터 상기 반도체 소자의 하방으로 연장되는 배선부를 갖는 것을 특징으로 하는 반도체 장치.
  4. 본딩 패드 및 상기 본딩 패드로부터 주변부로 연장되는 도금선을 포함하는 유닛과, 상기 유닛의 도금선을 전기적으로 접속하는 공통 도금선을 구성하는 제1 도전 패턴을, 인터포저인 실장 기판의 표면에 형성하는 공정과,
    상기 실장 기판의 이면에 상기 제1 도전 패턴과 전기적으로 접속된 제2 도전 패턴을 형성하는 공정과,
    전해 도금법에 의해, 상기 공통 도금선을 이용하여 상기 제1 도전 패턴의 표면에 도금막을 피착하는 공정과,
    상기 공통 도금선을 포함해서 상기 실장 기판의 표면을 다이싱하는 것에 의해, 상기 실장 기판의 표면에 홈을 형성하여, 상기 각 도전 패턴을 전기적으로 분리하는 공정과,
    상기 실장 기판의 표면에 반도체 소자를 재치(載置)하는 공정과,
    상기 홈에 충전되며 상기 반도체 소자가 밀봉되도록 밀봉 수지를 형성하는 공정과,
    상기 각 유닛의 경계에서 상기 실장 기판 및 상기 밀봉 수지를 다이싱하는 것에 의해 개개의 반도체 장치를 분리하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 유닛은 매트릭스 형상으로 배치되며, 상기 공통 도금선은 상기 각 유닛의 경계선에 격자 형상으로 연장되는 것을 특징으로 하는 반도체 장치의 제조 방 법.
  6. 제1항에 있어서,
    상기 실장 기판의 하면에 형성된 제2 도전 패턴을 더 구비하고,
    상기 제2 도전 패턴은, 그리드 형상의 이면 전극을 형성하고, 상기 실장 기판을 관통하는 접속부에 의해, 상기 제2 도전 패턴과 상기 제1 도전 패턴은 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 단차부는, 다이싱에 의해 형성되는 것을 특징으로 하는 반도체 장치.
KR20040021650A 2003-05-07 2004-03-30 반도체 장치 및 그 제조 방법 KR100691588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00129094 2003-05-07
JP2003129094A JP2004335710A (ja) 2003-05-07 2003-05-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20040095631A KR20040095631A (ko) 2004-11-15
KR100691588B1 true KR100691588B1 (ko) 2007-03-09

Family

ID=33447112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040021650A KR100691588B1 (ko) 2003-05-07 2004-03-30 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20040232566A1 (ko)
JP (1) JP2004335710A (ko)
KR (1) KR100691588B1 (ko)
CN (1) CN100336207C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479535B2 (ja) 2005-02-21 2010-06-09 セイコーエプソン株式会社 光学素子の製造方法
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
US20090091039A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the same, and semiconductor substrate
TWI614848B (zh) * 2015-08-20 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
WO2017179326A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 モジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH08153819A (ja) * 1994-11-29 1996-06-11 Citizen Watch Co Ltd ボールグリッドアレイ型半導体パッケージの製造方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10163381A (ja) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd 半導体チップの封止構造
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP3548023B2 (ja) * 1998-12-03 2004-07-28 三洋電機株式会社 半導体装置
US6245598B1 (en) * 1999-05-06 2001-06-12 Vanguard International Semiconductor Corporation Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6586676B2 (en) * 2000-05-15 2003-07-01 Texas Instruments Incorporated Plastic chip-scale package having integrated passive components
JP2003007916A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
US6841857B2 (en) * 2001-07-18 2005-01-11 Infineon Technologies Ag Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip

Also Published As

Publication number Publication date
KR20040095631A (ko) 2004-11-15
CN1551337A (zh) 2004-12-01
US20040232566A1 (en) 2004-11-25
CN100336207C (zh) 2007-09-05
JP2004335710A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US9281218B2 (en) Method of producing a semiconductor package
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN101512762A (zh) 用于半导体电路小片的三维封装的可堆叠封装
CN102884623A (zh) 在介电体上具有端子的微电子封装
US8115288B2 (en) Lead frame for semiconductor device
CN103824836A (zh) 半导体承载元件及半导体封装件
US7755176B1 (en) Die-mounting substrate and method incorporating dummy traces for improving mounting film planarity
US7439614B2 (en) Circuit device with dummy elements
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
US10109564B2 (en) Wafer level chip scale semiconductor package
US10840188B2 (en) Semiconductor device
KR100691588B1 (ko) 반도체 장치 및 그 제조 방법
KR20170093277A (ko) 센서 패키지 및 이의 제조 방법
KR20090086148A (ko) 리드 프레임 및 그것을 이용한 회로 장치의 제조 방법
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US7635642B2 (en) Integrated circuit package and method for producing it
US20200144379A1 (en) Semiconductor element and semiconductor device provided with the same
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee