CN106098574A - 具有选择性接合垫保护的cmos-mems积体电路装置 - Google Patents

具有选择性接合垫保护的cmos-mems积体电路装置 Download PDF

Info

Publication number
CN106098574A
CN106098574A CN201610282659.XA CN201610282659A CN106098574A CN 106098574 A CN106098574 A CN 106098574A CN 201610282659 A CN201610282659 A CN 201610282659A CN 106098574 A CN106098574 A CN 106098574A
Authority
CN
China
Prior art keywords
wafer
semiconductor crystal
layer
crystal wafer
joint sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610282659.XA
Other languages
English (en)
Other versions
CN106098574B (zh
Inventor
D·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InvenSense Inc
Original Assignee
InvenSense Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InvenSense Inc filed Critical InvenSense Inc
Publication of CN106098574A publication Critical patent/CN106098574A/zh
Application granted granted Critical
Publication of CN106098574B publication Critical patent/CN106098574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates

Abstract

揭露一种用来制备半导体晶圆的方法和系统。在第一态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；在该半导体晶圆上沉积保护层；使用第二掩膜图案化该保护层；以及使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。该系统包含MEMS装置，其还包含第一基板和接合至该第一基板的第二基板，其中，该第二基板是由该方法的前述步骤所制备。

Description

具有选择性接合垫保护的CMOS-MEMS积体电路装置
技术领域
本发明是关于一种微机电系统(MEMS)装置，且尤关于一种具有选择性接合垫保护的互补式金属氧化半导体(CMOS)-MEMS积体电路装置。
背景技术
微机电系统(MEMS)装置使用各种后端制程模组加以生产。传统的后端制程模组必须忍受接合垫磨损的问题，接合垫磨损会导致打线接合(wire bonding)失败，从而使MEMS装置不具功能性。因此，对于克服前述问题的解决方案，有强烈的需求。本发明解决这种需求。
发明内容
揭露一种用来制备半导体晶圆的方法的系统。在第一态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；在该半导体晶圆上沉积保护层；使用第二掩膜图案化该保护层；以及使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
在第二态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆开启接合垫；在该半导体晶圆上沉积保护层，其中，该保护层与该钝化层是相同材质；以及使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
在第三态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中部分地开启接合垫；以及使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
在第四态样中，该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中同时开启接合垫及其它电极；在该半导体晶圆上沉积保护层；以及使用第二掩膜蚀刻该保护层，以在该半导体晶圆中开启其它电极。
附图说明
伴随的图式例示本发明的数种实施例，并且连同说明书，一起用来解释本发明的原理。本领域中具有通常技术者会认识到图式中所例示的实施例只是示范的，而并不打算限制本发明的范围。
图1A例示依据第一实施例用来制备半导体晶圆的方法的第一部分。
图1B例示依据第一实施例用来制备半导体晶圆的方法的第二部分。
图2A例示依据第二实施例用来制备半导体晶圆的方法的第一部分。
图2B例示依据第二实施例用来制备半导体晶圆的方法的第二部分。
图3A例示依据第三实施例用来制备半导体晶圆的方法的第一部分。
图3B例示依据第三实施例用来制备半导体晶圆的方法的第二部分。
图4A例示依据第四实施例用来制备半导体晶圆的方法的第一部分。
图4B例示依据第四实施例用来制备半导体晶圆的方法的第二部分。
图5例示依据实施例接合的晶圆的顶视图。
图6例示依据实施例接合的晶圆的分解顶视图。
具体实施方式
本发明是关于一种微机电系统(MEMS)装置，尤关于一种具有选择性接合垫保护的互补式金属氧化半导体(CMOS)-MEMS积体电路装置。以下说明是用来使本技术领域中具有通常知识者得以制造及使用本发明，这些说明是以专利申请案及其需求的情况来提供。对本技术领域中具有通常知识者而言，在此所描述的较佳实施例的修改、基本原理和特征将会变得显而易见。因此，本发明并非意图限制在所示的实施例，而是要符合在此所描述的原理和特征的最大范围。
微机电系统(MEMS)指的是使用类半导体制程制造的装置种类，其呈现例如移动或变形能力的机械特性。MEMS时常(但并非一直)与电性讯号互动。MEMS装置可以是实施为微机电系统的半导体装置。MEMS装置包含机械元件且是需要地包含用于感测的电子元件。MEMS装置包含(但不限于)回转仪、加速仪、磁力仪、和压力感测器。
在MEMS装置中，埠口是穿过基板以将MEMS结构暴露于周围环境的开口。晶片包含通常以半导体材质形成的至少一个基板。单晶片可由多个基板形成，其中这些基板是以机械方式接合起来以保存功能性。多晶片包含至少两个基板，其中该至少两个基板电性连接但不需要机械接合。
通常，多晶片通过切割晶圆来形成。MEMS晶圆是含有MEMS结构的硅晶圆。MEMS结构可以是作为较大MEMS装置的一部分的任何特征。包括可移动元件的一或多个MEMS特征是MEMS结构。MEMS特征可以是由MEMS制造程序形成的元件，例如缓冲块(bump stop)、阻尼孔(damping hole)、通孔、埠口、盘件(plate)、保证质量(proof mass)、间距(standoff)、弹簧(spring)和密封环。
MEMS基板为MEMS结构提供机械支持。MEMS结构层接附于MEMS基板。MEMS基板也称为把手基板(handle substrate)或把手晶圆(handlewafer)。在某些实施例中，把手基板做为MEMS结构的盖体。接合可以是接附方法，而MEMS基板和积体电路(IC)基板可使用共晶接合(例如，AlGe、CuSn、AuSi)、熔合接合、压合、热压、黏着接合(例如，黏接、焊接、阳极接合、玻璃熔块)来接合。IC基板可以是具有电性电路(通常是CMOS电路)的硅基板。封装件提供晶片上的接合垫之间的电性连接给金属引脚，该金属引脚可被焊接在印刷电路板(PCB)。封装件通常包括基板和盖件。
互补式金属氧化半导体(CMOS)-MEMS积体电路装置包含可能需要对该CMOS或该MEMS晶圆/基板进行光刻和图案化的CMOS-MEMS后端制程，其中该CMOS或该MEMS晶圆/基板构成该CMOS-MEMS积体电路装置。CMOS-MEMS后端制程涵盖在该CMOS和该MEMS晶圆/基板彼此接合之后的所有其余步骤。
在CMOS-MEMS后端制程期间，接合垫(通常由铝-铜(AlCu)制成)会经由所接合的晶圆中没有晶圆级(wafer-level)密封的边缘处的通路而暴露于外在环境(例如，湿化学作用、薄膜沉积、蚀刻等等)。核心装置(例如，加速仪、回转仪、压力感测器等等)是以晶粒级(die level)被完全密封。为了兼容于标记切割(tab-dicing)模组以及将该接合垫暴露于外在环境(在晶圆接合在一起之后)而致能晶圆级测试的制程，不实施晶圆级密封是比较有利的。
就具有最小后端制程(包含MEMS研磨、CMOS研磨、MEMS侧金属化和标记切割)的CMOS-MEMS积体电路装置而言，在CMOS-MEMS经由晶圆边缘的通路接合后铺设自组装单分子层(SAM)涂层作为接合垫上的保护/保护层大致会使该接合垫渡过该最小后端制程而保存下来。在此习知实施例中，该SAM涂层通常是在晶圆接合之后但标记切割之前铺设于该接合垫。
然而，当后端制程并非最小且使用到会侵蚀而从接合垫移除去SAM涂层的湿步骤而变得复杂时，则必须采用额外的接合垫保护。由AlCu(及其他一般接合垫材质)制成的一般接合垫可能容易受到更详细后端制程期间的湿式步骤所侵蚀。具体来说，湿化学品可能会经由晶圆边缘处的通路而堵塞在接合垫上。
因此，就具有更详细的CMOS-MEMS后端制程的CMOS-MEMS积体电路装置而言，在CMOS-MEMS经由晶圆边缘的通路接合之后，仅沉积SAM涂层类型的保护层的习知方法并不有利也不能保护接合垫。在此习知实施例中，SAM涂层无法渡过更详细后端制程(例如，包含下列任一者的湿式步骤：湿光阻剥除(wet photoresist strips)、去离子(DI)水、异丙醇(IPA)和其任何组合等等)而留存下来，这会导致接合垫缺陷(例如，腐蚀、褪色等等)，造成打线接合问题及产量缩减。
根据本发明的方法和系统在CMOS晶圆接合至MEMS晶圆之前(以及在标记切割之前)，在CMOS-MEMS积体电路装置的整个CMOS晶圆上提供均匀沉积的不同类型保护层(不只是SAM涂层)。在一个实施例中，该保护层包含(但不限于)氧化物层、硅氮化物(SiN)层、和钛氮化物(TiN)层。在另一个实施例中，该保护层包含在与更详细后端制程的湿式步骤(例如，湿化学作用)接触时不会退化的其他材质。
在根据本发明的方法和系统中，保护层(比一般的SAM涂层还要强韧者)则在CMOS-MEMS晶圆接合之后被选择性蚀刻掉，更详细后端制程便完成。因此，保护层保护接合垫抵抗湿步骤，然后在完成湿步骤之后移除该保护层，以提供一种抵挡接合垫缺陷的CMOS-MEMS积体电路装置。
在一个实施例中，根据本发明的方法和系统通过在对其他区域(特别是密封内的装置)冲击最小的CMOS晶圆中选择性提供和留下保护层(例如，氧化物、硅氮化物、氮化钛层等等)在至少一个接合垫上来提供半导体(例如，CMOS)晶圆的制备。然后，该CMOS晶圆被接合至该MEMS晶圆。所接合的CMOS-MEMS晶圆经过更详细后端制程，其包含湿步骤和标记切割。在标记切割之后，其中接合垫区域从顶部暴露出来，接合垫上不受湿步骤影响而退化的保护层被选择性蚀刻掉(例如，包含(但不限于)同向性和异向性蚀刻)。
为求更详细描述本发明的特征，现在搭配附图来参考下列说明。
图1A例示依据第一实施例用来制备半导体晶圆的方法100的第一部分。在一个实施例中，该半导体晶圆是CMOS晶圆。该半导体晶圆包含金属间介电层(IDL)102、底层104、用于接合垫的电极106、抗反射/反射涂布层108、氧化物层110、顶部钝化层112、密封环内部的电极114、以及用于接合密封的电极116。
在一个实施例中，该底层104包含钛(Ti)或钛/钛氮化物(Ti/TiN)化合物，用于该接合垫的该电极106包含铝-铜(AlCu)，该抗反射涂布层108包含TiN、Ti/TiN、钛氮化物(TaN)化合物和钛/钨(TiW)化合物的任一者，而该顶部钝化层112包含硅氮化物(SiN)。在一个实施例中，该半导体晶圆的顶部金属包含下列三层：底层104、用于该接合垫的该电极106、以及该抗反射涂布层108。在一个实施例中，该钝化层包含下列层的两者：该氧化物层110和该顶部钝化层112。
在该方法100中，该顶部钝化层112和该氧化物层110(整个钝化层)两者是藉由步骤150沉积在该半导体晶圆的图案化顶部金属上方。藉由步骤152，使用第一掩膜(例如，PAD1掩膜)来利用蚀刻以完全暴露或开启该接合垫。由于该顶部钝化层112、该氧化物层110和该抗反射涂布层108的各者在该第一蚀刻制程期间被蚀刻，因此，该接合垫是完全暴露。藉由步骤154，保护/保护层120(例如，包含但不限于氧化物层、SiN层、TiN层)是沉积在该顶部钝化层112上。藉由步骤156，使用第二掩膜(例如，掩膜A)图案化该保护层120。在藉由步骤156使用该第二掩膜图案化后，该保护层120仅留在该接合垫和该周围区域上。
在该方法100中，藉由步骤158，使用第三掩膜(例如，PAD2掩膜)将钝化蚀刻(例如，钝化层+AlCu上的TiN)铺设于半导体晶圆，以图案化该区域的其它部分(在该密封内部并且沿着该密封)，以开启感测电极(该密封环内部的该电极114)和其它电极(用于该接合密封的该电极116)，以在用于该接合密封的该电极116上方提供接合区域(或将该半导体/CMOS晶圆与MEMS晶圆接合，以创造该CMOS-MEMS积体电路装置)。在此实施例中，该电极114是在该密封环内部和感测电极两者。在另一个实施例中，该电极114只是在该密封环内部，而不是感测电极。
在一个实施例中，藉由步骤158，由该钝化蚀刻来蚀刻三个区域：第一区域170-靠近该密封环内部的该电极114、第二区域172(该接合区域)-靠近用于该接合密封的该电极116、以及在该电极114-116之间的第三区域174。真正蚀刻的该第三区域174所提供的蚀刻进入一部分该IDL 102。
图1B例示依据第一实施例用来制备半导体晶圆的方法的第二部分。藉由步骤160，该CMOS晶圆接合至该MEMS晶圆。该MEMS晶圆包含MEMS把手122、熔合接合氧化物层124、MEMS装置层126、以及接合层128。在该CMOS晶圆藉由步骤160已经接合至该MEMS晶圆，并且包含湿式步骤的更详细后端制程进行之后，该接合垫区域藉由步骤162使用沿着标记切割线118的标记切割，而从该顶部暴露。藉由步骤164，该保护层120接着被选择性蚀刻，而没有使用掩膜。
在一个实施例中，该选择性蚀刻是全区方向性蚀刻(blanketdirectional etch)。在另一个实施例中，该选择性蚀刻是同向性蚀刻。选择该蚀刻配方/制程，对于该顶部钝化层112(例如，SiN)和接合垫(例如，AlCu)具有良好选择性，以最小化该顶部钝化层112和该接合垫的损失。
在另一个实施例中，靠近该密封环内部的该电极114的该保护层120与靠近用于该接合垫的该电极106的该保护层120，是以类似的方式同时被选择性蚀刻及图案化。在此实施例中，为了提供类似的保护层120图案，针对该密封环内部的该电极114，使用类似于步骤152的制程，蚀刻开口，在该制程中，该蚀刻使用相同的第一掩膜暴露或开启用于该接合垫的该电极106。此实施例可潜在地致能更多装置功能性。当该保护层120也可作为用于该MEMS装置的MEMS操作和效能增进的其它功能层时，才可利用此实施例。
传统的制程模组或流程(其中，在接合至该MEMS晶圆前，该半导体/CMOS晶圆中没有接合垫保护)仅使用单一掩膜(PAD＝PAD1互斥联集PAD2)，在该CMOS晶圆上图案化该钝化层。在先前所提到的，在接合该CMOS和MEMS晶圆后及该后端制程前，涂布保护层(例如，SAM涂层)会让该接合垫容易受到侵蚀及其它问题，这是因为该SAM涂层不会针对该后端制程湿式步骤提供适当保护。
相较之下，该方法100相较于该传统的制程模组需要两个额外掩膜。该两个额外掩膜使该保护层得以均匀地铺设在该CMOS晶圆的整个顶部钝化层以及该接合垫的顶层，也可使该保护层得以在接合该CMOS和MEMS晶圆和该后端制程完成后，被选择性地移除，这样就可减缓该接合垫缺陷问题。
图2A例示依据第二实施例用来制备半导体晶圆的方法200的第一部分。在一个实施例中，该半导体晶圆是CMOS晶圆。类似于图1A，图2A中的该半导体晶圆包含金属间介电层(IDL)202、底层204、用于接合垫的电极206、抗反射涂布层208、氧化物层210、顶部钝化层212、密封环内部的电极214、以及用于接合密封的电极216。
在一个实施例中，该底层204包含钛(Ti)或钛/钛氮化物(Ti/TiN)化合物,用于该接合垫的该电极206包含铝-铜(AlCu)，该抗反射涂布层208包含TiN、Ti/TiN、钛氮化物(TaN)化合物和钛/钨(TiW)化合物的任一者，而该顶部钝化层212则包含硅氮化物(SiN)。在一个实施例中，该半导体晶圆的顶部金属包含下列三层：底层204、用于该接合垫的该电极206、以及该抗反射涂布层208。在一个实施例中，该钝化层包含下列层的两者：该氧化物层210及该顶部钝化层212。
在该方法200中，并类似于该方法100的步骤150-154，该顶部钝化层212和该氧化物层210两者均沉积在该半导体晶圆的图案化顶部金属上方(藉由步骤250)，使用第一掩膜(例如，PAD1掩膜)进行蚀刻，以暴露或开启该接合垫(藉由步骤252)，而保护/保护层220则沉积在该顶部钝化层212上(藉由步骤254)。由于该顶部钝化层212、该氧化物层210和该抗反射涂布层208的各者在该第一蚀刻制程期间已经蚀刻，因此，该接合垫是完全暴露。然而，在该方法200中，并且不同于该方法100，该保护层220与该顶部钝化层212是由相同材质制成。因此，在该方法200中，使用第二掩膜以图案化该保护层220的步骤并没有像其在该方法100中般被利用。
在沉积该保护层220后，使用第二掩膜(例如，PAD2掩膜)将钝化蚀刻(例如，钝化层+AlCu上TiN)铺设至该半导体晶圆(藉由步骤256)，以图案化其余的该区域(该密封的内部及沿着该密封)，以开启感测电极(该密封环内部的该电极214)和其它电极(用于该接合密封的该电极216)，以在用于该接合密封的该电极216的上方提供接合区域(或将该半导体/CMOS晶圆与晶圆接合，以创造该CMOS-MEMS积体电路装置)。在此实施例中，该电极214是在该密封环内部及感测电极。在另一个实施例中，该电极214只是在该密封环内部而不是感测电极。
在一个实施例中，藉由步骤256，由该钝化蚀刻来蚀刻三个区域：第一区域270-靠近该密封环内部的该电极214、第二区域272(该接合区域)-靠近用于该接合密封的该电极216、以及在该电极214-216之间的第三区域274。真正被蚀刻的该第三区域274提供蚀刻进入一部分该IDL 202。
图2B例示依据第二实施例用来制备半导体晶圆的方法200的第二部分。藉由步骤258，该CMOS晶圆接合至该MEMS晶圆。类似于图1B，图2B中的该MEMS晶圆包含MEMS把手222、熔合接合氧化物层224、MEMS装置层226、以及接合层228。在该CMOS晶圆已经藉由步骤258接合至该MEMS晶圆并且包含湿式步骤的更详细后端制程已经进行后，该接合垫区域使用沿着该标记切割线218的标记切割从该顶部暴露(藉由步骤260)。该保护层220接着被选择性地蚀刻，而没有使用掩膜(藉由步骤262)。
在一个实施例中，该选择性蚀刻是全区方向性蚀刻。在另一个实施例中，该选择性蚀刻是同向性蚀刻。选择该蚀刻配方/制程，对于该顶部钝化层212(例如，SiN)和接合垫(例如，AlCu)具有良好选择性，以最小化该顶部钝化层212和该接合垫的损失。
在另一个实施例中，接近该密封环214内部的该电极的该保护层220与接近用于该接合垫的该电极206的该保护层220，是以类似的方法选择性地蚀刻和图案化。在此实施例中，为了提供类似的保护层220图案，使用类似于步骤252的制程步骤，使用相同的第一掩膜蚀刻用于该密封环内部的该电极214的开口，在步骤252中，该蚀刻暴露或开启用于该接合垫的该电极206。此实施例可潜在地致能更多装置功能性。当该保护层220也可作为用于该MEMS装置的MEMS操作和效能增进的其它功能层时，才可利用此实施例。
相较于该方法100，该方法200仅包含两个掩膜(而不是该方法100中的三个掩膜)，并且因此在该传统的制程模组上方只利用一个额外掩膜(而不是该方法100中的该两个额外掩膜)。藉由对该顶部钝化层212和该保护层220两者利用相同材质，该方法200并不包含该保护层220的各别图案化步骤，并且因此降低用于减缓由更详细后端制程所导致的接合垫缺陷所需要的步骤数目。
图3A例示依据第三实施例用来制备半导体晶圆的方法300的第一部分。在一个实施例中，该半导体晶圆是晶圆。类似于图1A，图3A中的该半导体晶圆包含金属间介电层(IDL)302、底层304、用于接合垫的电极306接合垫、抗反射涂布层308、氧化物层310、顶部钝化层312、该密封环内部的电极314、以及用于接合密封的电极316。
在一个实施例中，该底层304包含钛(Ti)或钛/钛氮化物(Ti/TiN)化合物，用于该接合垫的该电极306包含铝-铜(AlCu)，该抗反射涂布层308包含TiN、Ti/TiN、钛氮化物(TaN)化合物和钛/钨(TiW)化合物的任一者，而该顶部钝化层312则包含硅氮化物(SiN)。在一个实施例中，该半导体晶圆的顶部金属包含下列三层：底层304、用于该接合垫的该电极306、以及该抗反射涂布层308。在一个实施例中，该钝化层包含下列层两者：该氧化物层310和该顶部钝化层312。
在该方法300中，并且类似于该方法100的步骤150-152及该方法200的步骤250-252，该顶部钝化层312和该氧化物层310两者均沉积在该半导体晶圆的图案化顶部金属上方(藉由步骤350)，并且，使用第一掩膜(例如，PAD1掩膜)进行蚀刻，以部分地暴露或开启该接合垫(藉由步骤352)。由于该第一蚀刻没有移除该抗反射涂布层308，因此，该接合垫是部分地暴露。然而，在该方法300中，并且类似于该方法100和200，保护/保护层并没有沉积在该顶部钝化层312上。
取而代之的是，在该方法300中，在对该顶部钝化层312和该氧化物层310两者进行该第一蚀刻(以部分地开启该接合垫)后，在该密封环内部的该电极314上方的该顶部钝化层312、该氧化物层310和该抗反射涂布层308以及用于该接合密封的该电极316，均使用第二掩膜(例如，PAD2掩膜)加以蚀刻(藉由步骤354)。在步骤354中，该蚀刻穿过在该电极314-316的该AlCu层的顶部上的该抗反射涂布层308(例如，TiN层)。因此，并且如在图3A中所看到的，藉由步骤354蚀刻该顶部钝化层312，会图案化该半导体晶圆的其余区域(在密封内部并且沿着该密封)。
在一个实施例中，藉由步骤354，由蚀刻该顶部钝化层312来蚀刻三个区域：第一区域370-该密封环内部的该电极314、第二区域372(该接合区域)-用于该接合密封的该电极316、以及在该电极314-316之间的第三区域374。真正被蚀刻的该第三区域374提供蚀刻进入一部分该IDL 302。
在该方法300中，可由TiN制成的该抗反射涂布层308作为该保护/保护层。步骤352的该蚀刻制程在该接合垫上留下该抗反射涂布层308，用以保护该接合垫。另一方面，该抗反射涂布层308在步骤354的该蚀刻制程期间，从该其它两个电极(314、316)移除。
如先前所提到的，该半导体晶圆的该顶部金属区域通常包含该底层304、用于该接合垫的该电极306、以及该抗反射涂布层308。在一个实施例中，该顶部金属区域规划包含TiN/AlCu/TiN的多种材质的堆迭，而该顶部TiN层是只在该接合垫上方留下，但由该蚀刻制程354从该其它两个电极移除。
图3B例示依据第三实施例用来制备半导体晶圆的方法300的第二部分。藉由步骤356，该CMOS晶圆接合至该MEMS晶圆。类似于图1B，图3B中的该MEMS晶圆包含MEMS把手322、熔合接合氧化物层324、MEMS装置层326、以及接合层328。在该CMOS晶圆已经藉由步骤356接合至该MEMS晶圆并且包含湿式步骤的该更详细后端制程已进行后，该接合垫区域使用沿着该标记切割线318的标记切割，而从该顶部暴露(藉由步骤358)。作为该接合垫上方的该保护层的该抗反射涂布层308接着被选择性地蚀刻，而没有使用掩膜(藉由步骤360)。
在一个实施例中，该选择性蚀刻是全区方向性蚀刻。在另一个实施例中，该选择性蚀刻是同向性蚀刻。选择该蚀刻配方/制程，以对该顶部钝化层312(例如，SiN)和接合垫(例如，AlCu)具有良好选择性，以最小化该顶部钝化层312和该接合垫的损失。
相较于该方法100，该方法300(从似于该方法200)仅包含两个掩膜(而不是该方法100中的三个掩膜)，并且因此在该传统的制程模组上方只利用一个额外掩膜(而不是该方法100中的该两个额外掩膜)。藉由利用该抗反射涂布层308作为该保护层，该方法300没有包含沉积和图案化额外保护层的步骤，并且因此降低用于减缓由更详细后端制程所导致的接合垫缺陷所需要的步骤数目。此外，由于在该接合垫藉由步骤352的该第一蚀刻而被开启后，没有沉积额外的保护层，因此，相较于该传统的制程模组，该密封环内部的该装置没有改变。
图4A例示依据第四实施例用来制备半导体晶圆的方法400的第一部分。在一个实施例中，该半导体晶圆是晶圆。类似于图1A，图4A中的该半导体晶圆包含金属间介电层(IDL)402、底层404、用于接合垫的电极406、抗反射涂布层408、氧化物层410、顶部钝化层412、密封环内部的电极414、以及用于接合密封的电极416。
在一个实施例中，该底层404包含钛(Ti)或钛/钛氮化物(Ti/TiN)化合物，用于该接合垫的该电极406包含铝-铜(AlCu)、该抗反射涂布层408包含TiN、Ti/TiN、钛氮化物(TaN)化合物和钛/钨(TiW)化合物的任一者，而该顶部钝化层412则包含硅氮化物(SiN)。在一个实施例中，该半导体晶圆的顶部金属包含下列三层：底层404、用于该接合垫的该电极406、以及该抗反射涂布层408。在一个实施例中，该钝化层包含下列层的两者：该氧化物层410和该顶部钝化层412。
在该方法400中，并且类似于该方法100的步骤150、该方法200的步骤250、以及该方法300的步骤350，该顶部钝化层412和该氧化物层410两者均沉积在该半导体晶圆的图案化顶部金属上方(藉由步骤450)。然而，在该方法400中，并且不同于该方法100-200-300，该顶部钝化层412是使用第一掩膜(例如，PAD1掩膜)进行蚀刻(藉由步骤452)，并且此第一蚀刻完全暴露所有三个电极，而不仅仅只是该接合垫上方的该区域，像在该方法100-200-300中所看到的该先前第一蚀刻制程。该第一蚀刻移除该顶部钝化层412、该氧化物层410和该抗反射涂布层408。
在一个实施例中，四个区域藉由该蚀刻制程步骤452蚀刻：第一区域470-接近该密封环内部的该电极414、第二区域472(接合区域)-接近用于该接合密封的该电极416、在该电极414-416之间的第三区域474、以及用于该接合垫的该电极406上方的区域476。真正被蚀刻的该第三区域474提供蚀刻进入一部分该IDL 402。
在该方法400中，该钝化蚀刻(藉由步骤452(例如，钝化层+AlCu上的TiN))铺设至该半导体晶圆，以图案化其余区域(在该密封内部并且沿着该密封)，并且开启该感测电极(该密封环内部的该电极414)和该其它电极(用于该接合密封的该电极416)，以提供用于该接合密封的电极416上方的该接合区域(第二区域472)(或将该半导体/CMOS晶圆与MEMS晶圆接合，以创造该CMOS-MEMS积体电路装置)。在此实施例中，该电极414是在该密封环的内部及感测电极两者。在另一个实施例中，该电极414只在该密封环内部，而不是感测电极。步骤452的蚀刻制程从该接合垫以及该其它电极(414-416)移除该抗反射涂布层408。
在该顶部钝化层412藉由步骤452蚀刻之后，该保护/保护层420藉由步骤454沉积在该顶部钝化层412上。藉由步骤456，该保护层420使用第二掩膜(例如，掩膜A)而被图案化。使用该第二掩膜进行该图案化后，藉由步骤456，该保护层420仅留在该接合垫和周围区域/邻近处上。相较于该方法100，因为该半导体晶圆有非平面形貌，所以该图案化步骤456会更加困难。
图4B例示依据第四实施例用来制备半导体晶圆的方法400的第二部分。该CMOS晶圆接合至该MEMS晶圆，藉由步骤458。与图1B类似，图4B中的该MEMS晶圆包括MEMS把手422、熔合接合氧化物层424、MEMS装置层426和接合层428。在该CMOS晶圆藉由步骤458接合至该MEMS晶圆之后，进行包含湿式步骤的更详细后端制程，该接合垫区域沿着标记切割线418使用标记切割而从顶部暴露出来，藉由步骤460。然后，该保护层420在不使用掩膜的情况下被选择性蚀刻掉，藉由步骤462。
在一个实施例中，该选择性蚀刻是全区方向性蚀刻。在另一个实施例中，该选择性蚀刻是同向性蚀刻。该蚀刻配方/制程被选择成对该顶部钝化层412(例如，SiN)和接合垫(例如，AlCu)具有选择性，用以将该顶部钝化层412和该接合垫的损失减到最小。
相较于该方法100，该方法400(与该方法200和300类伺)只包含两个掩膜(而不是该方法100中所需要的三个掩膜)而且在传统的制程模组上方只使用一个额外掩膜(而不是该方法100中的两个额外掩膜)。
此外，在该方法400中且与该方法100类似，该保护层420可被选择性蚀刻而亦留在该顶部钝化层412及该密封环内的该电极414上方，这可致能更多的装置功能性。此实施例仅用在当该保护层420也可作为MEMS装置操作的其他功能层及该MEMS装置的效能提升时。
图5例示依据实施例接合的晶圆500的顶视图。该接合的晶圆500包括2x2晶粒的示意图。该接合的晶圆500包含核心装置504、围绕该核心装置504的密封环506、至少一个接合垫508、和以虚线标示的标记切割线510。在图5中，单一晶粒502涵盖(如虚线所示)该核心装置504、该密封环506、和该至少一个接合垫508。
图6例示依据实施例接合的晶圆600的分解顶视图。与图5类似，该接合的晶圆600包含多个核心装置、围绕该多个核心装置的多个密封环、和多个接合垫(而该多个的每一个代表单一晶粒)。
在图5和图6的该接合的晶圆中，没有全区晶圆级边缘密封。湿化学品可能会经由晶圆边缘的通路而堵塞在接合垫上，这会造成该接合垫(由AlCu化合物材质制成)腐蚀问题，导致前述的接合垫缺陷和装置失效。
揭露一种制备MEMS装置的半导体晶圆以减缓接合垫缺陷的方法。在第一实施例中，该方法包括：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；在该半导体晶圆上沉积保护层；使用第二掩膜图案化该保护层；以及使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。该方法还包括：将该半导体晶圆接合至另一个晶圆；暴露该接合垫；以及将该保护层从该接合垫移除。
在一个实施例中，该半导体晶圆包括互补式金属氧化半导体(CMOS)晶圆，而另一个晶圆包括微机电系统(MEMS)晶圆。在一个实施例中，该接合步骤使用共晶接合，该暴露步骤使用标记切割，该保护层是氧化物层、硅氮化物(SiN)层、和钛氮化物(TiN)层的任一者，以及将该保护层从该接合垫蚀刻的该步骤使用同向性蚀刻和异向性向蚀刻的任一者。
在该第一实施例中，为了开启该接合垫(通常由AlCu制成)和其它电极，耦合在AlCu顶部上的该钝化层(顶部钝化层和氧化物层)以及抗反射层(例如，TiN)都会被蚀刻。
在第二实施例中，用以制备半导体晶圆的该方法包括：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆开启接合垫；在该半导体晶圆上沉积保护层，其中，该保护层与该钝化层是相同材质；以及使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
在该第二实施例中，为了开启该接合垫(通常由AlCu制成)和其它电极，耦合在AlCu顶部上的该钝化层(顶部钝化层和氧化物层)以及抗反射层(例如，TiN)都会被蚀刻。
在一个实施例中，该半导体晶圆包括互补式金属氧化半导体(CMOS)晶圆，而另一个晶圆包括微机电系统(MEMS)晶圆。在一个实施例中，该接合步骤使用共晶接合，该暴露步骤使用标记切割，该保护层是硅氮化物(SiN)层，而将该保护层从该接合垫移除的该步骤使用同向性蚀刻和异向性蚀刻的任一者。
在第三实施例中，用以制备半导体晶圆的该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中部分地开启接合垫；以及使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
在该第三实施例中，为了开启其它电极，耦合在AlCu顶部上的该钝化层(顶部钝化层和氧化物层)以及抗反射层(例如，TiN)都会被蚀刻。为了开启该接合垫,只有该钝化层(而非该抗反射层)被蚀刻。
在一个实施例中，该半导体晶圆包括互补式金属氧化半导体(CMOS)晶圆，而另一个晶圆包括微机电系统(MEMS)晶圆。在一个实施例中，该接合步骤使用共晶接合，该暴露步骤使用标记切割，该保护层是钛氮化物(TiN)层，以及将该保护层从该接合垫移除的该步骤是使用同向性蚀刻和异向性蚀刻的任一者。
在第四实施例中，用以制备半导体晶圆的该方法包含：在该半导体晶圆上的图案化顶部金属上方设置钝化层；使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中同时开启接合垫及其它电极；在该半导体晶圆上沉积保护层；以及使用第二掩膜蚀刻该保护层，以在该半导体晶圆中开启其它电极。
在一个实施例中，该半导体晶圆包括互补式金属氧化半导体(CMOS)晶圆，而另一个晶圆包括微机电系统(MEMS)晶圆。在一个实施例中，该接合步骤使用共晶接合，该暴露步骤使用标记切割，该保护层是氧化物层、硅氮化物(SiN)层、和钛氮化物(TiN)层的任一者，以及将该保护层从该接合垫移除的该步骤是使用同向性蚀刻和异向性蚀刻的任一者。
在该第四实施例中，为了开启该接合垫(通常由AlCu制成)和其它电极，耦合在AlCu顶部上的该钝化层(顶部钝化层和氧化物层)以及抗反射层(例如，TiN)都会被蚀刻。
在一个实施例中，揭露一种MEMS装置，其具有制备成减缓接合垫缺陷的半导体晶圆。该MEMS装置包括第一基板和接合至该第一基板的第二基板。在此实施例中，该第二基板是以前述第一实施例、第二实施例、第三实施例和第四实施例中任一者的方法来制备。
在一个实施例中，该第二基板是包括互补式金属氧化半导体(CMOS)晶圆的半导体晶圆，而该第一基板是包括微机电系统(MEMS)晶圆的另一个晶圆。在一个实施例中，该接合步骤使用共晶接合，该暴露步骤使用标记切割，该保护层是氧化物层、硅氮化物(SiN)层、和钛氮化物(TiN)层的任一者，而将该保护层从该接合垫移除的该步骤是使用同向性蚀刻和异向性蚀刻的任一者。
如上所述，根据本发明的方法和系统提供制备一种用以减缓接合垫缺陷的半导体晶圆。相较于在该半导体晶圆(例如，CMOS晶圆)接合至MEMS晶圆(导致该接合垫在进行包含湿式步骤的更详细后端制程时更容易有缺陷)之后铺设保护层，根据本发明的方法是在CMOS晶圆接合至MEMS晶圆之前先铺设保护层，然后在进行更详细后端制程之后再选择性蚀刻掉该保护层。
该传统的制程模组使用单层的SAM涂层并且在晶圆接合发生(在该CMOS晶圆和该MEMS晶圆之间)之后进行铺设。在此习知制程模组中，该SAM涂层的沉积必须极度共形并且穿透晶圆边缘的通路。根据本发明的方法在与该MEMS晶圆接合之前，直接在CMOS晶圆上设置更强健的保护层。
虽然已根据所示实施例描述本发明，但本技术领域中具有通常知识者会立刻了解本发明可有各种变化，而这些变化皆在本发明的精神和范围内。因此，在不背离所附权利要求书的精神和范围的情况下，本技术领域中具有通常知识者可做出许多修改。

Claims (20)

1.一种用来制备半导体晶圆的方法，该方法包含：
在该半导体晶圆上的图案化顶部金属上方设置钝化层；
使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中开启接合垫；
在该半导体晶圆上沉积保护层；
使用第二掩膜图案化该保护层；以及
使用第三掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
2.如权利要求1所述的方法，还包含：
将该半导体晶圆接合至另一个晶圆；
暴露该接合垫；以及
从该接合垫蚀刻该保护层。
3.如权利要求1所述的方法，其中，该半导体晶圆包含互补式金属氧化半导体(CMOS)晶圆，而该另一个晶圆则包含微机电系统(MEMS)晶圆。
4.如权利要求2所述的方法，其中，该接合使用共晶接合，该暴露使用标记切割，该保护层是氧化物层、硅氮化物(SiN)层及钛氮化物(TiN)层的任一者，并且该从该接合垫蚀刻该保护层使用同向性蚀刻及异向性蚀刻的任一者。
5.如权利要求1所述的方法，其中，除了蚀刻该钝化层外，蚀刻抗反射层，以开启该接合垫及该其它电极两者。
6.一种制备半导体晶圆的方法，该方法包含：
在该半导体晶圆上的图案化顶部金属上方设置钝化层；
使用第一掩膜蚀刻该钝化层，以在该半导体晶圆开启接合垫；
在该半导体晶圆上沉积保护层，其中，该保护层与该钝化层的顶部钝化层是相同材质；以及
使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
7.如权利要求6所述的方法，还包含：
将该半导体晶圆接合至另一个晶圆；
暴露该接合垫；以及
从该接合垫蚀刻该保护层。
8.如权利要求6所述的方法，其中，该半导体晶圆包含互补式金属氧化半导体(CMOS)晶圆，而该另一个晶圆则包含微机电系统(MEMS)晶圆。
9.如权利要求7所述的方法，其中，该接合使用共晶接合，该暴露使用标记切割，该保护层为硅氮化物(SiN)层，而从该接合垫蚀刻该该保护层使用同向性蚀刻及异向性蚀刻的任一者。
10.如权利要求6所述的方法，其中，除了蚀刻该钝化层外，蚀刻抗反射层，以开启该接合垫及该其它电极两者。
11.一种制备半导体晶圆的方法，该方法包含：
在该半导体晶圆上的图案化顶部金属上方设置钝化层；
使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中部分地开启接合垫；以及
使用第二掩膜蚀刻该钝化层，以在该半导体晶圆中开启其它电极。
12.如权利要求11所述的方法，还包含：
将该半导体晶圆接合至另一个晶圆；
暴露该接合垫；以及
从该接合垫蚀刻该保护层。
13.如权利要求11所述的方法，其中，该半导体晶圆包含互补式金属氧化半导体(CMOS)晶圆，而该另一个晶圆则包含微机电系统(MEMS)晶圆。
14.如权利要求12所述的方法，其中，该接合使用共晶接合，该暴露使用标记切割，该保护层为钛氮化物(TiN)层，而从该接合垫蚀刻该该保护层使用同向性蚀刻及异向性蚀刻的任一者。
15.如权利要求11所述的方法，其中，除了蚀刻该钝化层外，蚀刻抗反射层，以开启该其它电极。
16.一种制备半导体晶圆的方法，该方法包含：
在该半导体晶圆上的图案化顶部金属上方设置钝化层；
使用第一掩膜蚀刻该钝化层，以在该半导体晶圆中同时开启接合垫及其它电极；
在该半导体晶圆上沉积保护层；以及
使用第二掩膜蚀刻该保护层，以在该半导体晶圆中开启其它电极。
17.如权利要求16所述的方法，还包含：
将该半导体晶圆接合至另一个晶圆；
暴露该接合垫；以及
从该接合垫蚀刻该保护层。
18.如权利要求16所述的方法，其中，该半导体晶圆包含互补式金属氧化半导体(CMOS)晶圆，而该另一个晶圆则包含微机电系统(MEMS)晶圆。
19.如权利要求17所述的方法，其中，该接合使用共晶接合，该暴露使用标记切割，该保护层是氧化物层、硅氮化物(SiN)层及钛氮化物(TiN)层的任一者，并且从该接合垫蚀刻该保护层使用同向性蚀刻及异向性蚀刻的任一者。
20.如权利要求16所述的方法，其中，除了蚀刻该钝化层外，蚀刻抗反射层，以开启该接合垫及该其它电极。
CN201610282659.XA 2015-04-29 2016-04-29 具有选择性接合垫保护的cmos-mems积体电路装置 Active CN106098574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/699,938 2015-04-29
US14/699,938 US9505609B2 (en) 2015-04-29 2015-04-29 CMOS-MEMS integrated device with selective bond pad protection

Publications (2)

Publication Number Publication Date
CN106098574A true CN106098574A (zh) 2016-11-09
CN106098574B CN106098574B (zh) 2021-03-23

Family

ID=57205657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610282659.XA Active CN106098574B (zh) 2015-04-29 2016-04-29 具有选择性接合垫保护的cmos-mems积体电路装置

Country Status (3)

Country Link
US (2) US9505609B2 (zh)
CN (1) CN106098574B (zh)
TW (1) TWI747821B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122791A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种晶圆级封装方法及半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9919920B1 (en) * 2017-03-10 2018-03-20 Invensense, Inc. Systems and methods for mask reduction techniques
US10294098B2 (en) * 2017-09-27 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
DE102018122261B4 (de) 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
KR101990806B1 (ko) * 2017-11-01 2019-06-19 서강대학교산학협력단 전기기계 소자 패키지 및 이의 제조 방법
TWI730884B (zh) * 2020-08-27 2021-06-11 新唐科技股份有限公司 半導體結構及其形成方法
EP4244177A1 (en) * 2020-12-15 2023-09-20 InvenSense, Inc. Mems tab removal process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188125B1 (en) * 1994-04-28 2001-02-13 Texas Instruments Incorporated Via formation in polymeric materials
KR100640431B1 (ko) * 2005-12-16 2006-11-01 동부일렉트로닉스 주식회사 패시베이션층 형성 방법
CN1971903A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 具有对准标记层的半导体器件及其制造方法
KR20090067609A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102630340A (zh) * 2010-11-12 2012-08-08 松下电器产业株式会社 非易失性半导体存储元件的制造方法
US20140148004A1 (en) * 2012-11-28 2014-05-29 Samsung Display Co., Ltd. Method of forming contact holes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252680B2 (en) * 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
EP2492239B1 (en) * 2011-02-22 2020-08-26 Sciosense B.V. Integrated circuit with sensor and method of manufacturing such an integrated circuit
US8933544B2 (en) * 2012-07-12 2015-01-13 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
TWI518782B (zh) * 2013-09-13 2016-01-21 元太科技工業股份有限公司 垂直電晶體及其製造方法
US9493346B2 (en) * 2014-07-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor with planarized bonding for CMOS-MEMS integration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188125B1 (en) * 1994-04-28 2001-02-13 Texas Instruments Incorporated Via formation in polymeric materials
CN1971903A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 具有对准标记层的半导体器件及其制造方法
KR100640431B1 (ko) * 2005-12-16 2006-11-01 동부일렉트로닉스 주식회사 패시베이션층 형성 방법
KR20090067609A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102630340A (zh) * 2010-11-12 2012-08-08 松下电器产业株式会社 非易失性半导体存储元件的制造方法
US20140148004A1 (en) * 2012-11-28 2014-05-29 Samsung Display Co., Ltd. Method of forming contact holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122791A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种晶圆级封装方法及半导体器件

Also Published As

Publication number Publication date
US20160318755A1 (en) 2016-11-03
TW201709449A (zh) 2017-03-01
US9505609B2 (en) 2016-11-29
US10035702B2 (en) 2018-07-31
CN106098574B (zh) 2021-03-23
TWI747821B (zh) 2021-12-01
US20170066648A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
CN106098574A (zh) 具有选择性接合垫保护的cmos-mems积体电路装置
CN104979301B (zh) 晶片封装体及其制造方法
CN103663362B (zh) 传感器封装方法以及传感器封装
CN106816388B (zh) 半导体封装结构及其制作方法
CN105321891B (zh) 半导体器件及其制造方法
TW200919593A (en) Elements and modules with micro caps and wafer level packaging method thereof
US8802554B2 (en) Patterns of passivation material on bond pads and methods of manufacture thereof
CN102786024A (zh) 具微机电元件的封装结构及其制法
CN108122784A (zh) 封装单体化的方法
CN108100985A (zh) 用于传感器应用的有贯穿端口的半导体封装体和制造方法
CN100594595C (zh) 微机电系统器件与集成电路的集成方法及集成芯片
TW201227886A (en) Package structure having micro-electro-mechanical elements and manufacturing method thereof
TW201351596A (zh) 可摺疊基板
TWI236111B (en) Apparatus and method for wafer level packaging
US20040166662A1 (en) MEMS wafer level chip scale package
TW201113977A (en) Semiconductor chip, seal-ring structure and the manufacturing process thereof
CN106672888A (zh) 封装集成电路管芯的方法和器件
CN106257653A (zh) 晶片封装体及其制造方法
CN105489564B (zh) 电子单体及其制法
CN106252346A (zh) 指纹传感器模组及其制作方法
CN108336066A (zh) 半导体结构及其制造方法
CN102088012B (zh) 电子元件封装体及其制造方法
US9082649B2 (en) Passivation process to prevent TiW corrosion
CN106252345A (zh) 指纹传感器模组及其制作方法
CN105967140B (zh) 利用多晶锗硅通孔形成mems晶圆电连接的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant