CN102088012B - 电子元件封装体及其制造方法 - Google Patents

Abstract

本发明公开一种电子元件封装体及其制造方法，电子元件封装体包括含有多个电子元件芯片的半导体基底，保护层设置于半导体基底之上，具有一开口，导电凸块设置于保护层的开口内，以及应力释放结构设置于保护层内，且围绕导电凸块。电子元件封装体的制造方法包括形成保护层在半导体基底之上，图案化保护层，形成该第一开口及多个第二开口围绕第一开口；以及形成导电凸块在第一开口内，其中该些第二开口形成应力释放结构围绕导电凸块。

Description

电子元件封装体及其制造方法

技术领域

本发明涉及一种电子元件封装体，特别是涉及一种电子元件封装体的应力释放结构及其制造方法。

背景技术

一般而言，在芯片封装体的背面通常会设置焊球(solder ball)，以与印刷电路板(PCB)上的接合垫产生电连接，焊球通常设置在芯片封装体背面的阻焊膜(solder mask)的开口中。

图1A是显示一种现有的芯片封装体的局部平面示意图，在阻焊膜10中设置有焊球12。由于焊球12与阻焊膜10的材料不同，两者的热膨胀系数(coefficient of thermal expansion，简称CTE)不匹配，在温度循环(temperaturecycling)测试环境下，焊球12与阻焊膜10的接合处容易产生裂缝14，使得现有的芯片封装体产生信赖性问题。请参阅图1B，其是显示沿着图1A中的剖面线B-B’的芯片封装体的局部剖面示意图，在芯片16上形成有阻焊膜10，焊球12设置于阻焊膜10的开口中，而在焊球12与阻焊膜10的接合处所产生的裂缝14则位于阻焊膜10中。

请参阅图2，其是显示一种现有的芯片封装体的局部剖面示意图，其中在焊球12与阻焊膜10的接合处形成一高分子环18，通过高分子环18避免裂缝产生。然而，在焊球12与阻焊膜10的接合处形成高分子环18需要额外的材料及制作工艺，其材料成本高，使得芯片封装体的制造成本增加。

因此，业界亟需一种电子元件封装体，其可以避免焊球与阻焊膜的接合处产生裂缝，且可达到较经济的制造成本。

发明内容

本发明的目的在于提供一种电子元件封装体，以解决上述问题。

本发明的目的是这样实现的，即提供一种电子元件封装体，其包括：包含多个电子元件芯片的半导体基底，保护层设置于半导体基底之上，具有第一开口，导电凸块设置于保护层的第一开口内，以及应力释放结构设置于保护层内，且围绕导电凸块。

此外，本发明还提供一种电子元件封装体的制造方法，包括：提供含有多个电子元件芯片的半导体基底，形成保护层在半导体基底之上，图案化保护层，形成第一开口及多个第二开口围绕第一开口，以及形成导电凸块在第一开口内，其中该些第二开口形成应力释放结构围绕导电凸块。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合所附附图，作详细说明如下：

附图说明

图1A是显示一种现有的芯片封装体的局部平面示意图；

图1B是显示沿着图1A中的剖面线B-B’的芯片封装体的局部剖面示意图；

图2是显示另一种现有的芯片封装体的局部剖面示意图；

图3A-图3H是显示依据本发明各实施例的电子元件封装体的局部平面示意图；

图4是显示依据本发明的一实施例，沿着第3A至3E图及图3H中的剖面线4-4’的电子元件封装体的局部剖面示意图；

图5A至图5E是显示依据本发明的一实施例，形成电子元件封装体的应力释放结构的制造方法剖面示意图；

图6是显示依据本发明另一实施例的电子元件封装体的局部剖面示意图。

主要元件符号说明

10～阻焊膜；    12～焊球；    14～裂缝；    16～芯片

18～高分子环；    100～半导体基底；    100a～半导体基底的正面；

100b～半导体基底的背面；    102～绝缘层；    104～保护层；

106～导线层；    108～导电凸块；    110～第一开口；

112～第二开口；    114～缓冲材料；    120～光掩模；

122、124～光掩模图案。

具体实施方式

以下以实施例并配合附图详细说明本发明，在附图或说明书描述中，相似或相同的部分使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，附图中各元件的部分将以描述说明之，值得注意的是，图中未绘示或描述的元件，为所属技术领域中具有通常知识者所知的形式。另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

在本发明的电子元件封装体的实施例中，其可应用于各种包含主动元件或被动元件(active or passive elements)、数字电路或模拟电路(digital or analogcircuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶片级封装(wafer scale package；WSP)制作工艺对影像感测元件(image sensor)、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体芯片进行封装。

其中上述晶片级封装制作工艺主要指在晶片阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体芯片重新分布在一承载晶片上，再进行封装制作工艺，也可称之为晶片级封装制作工艺。另外，上述晶片级封装制作工艺也适用于通过堆叠(stack)方式安排具有集成电路的多片晶片，以形成多层集成电路(multi-layer integratedcircuit devices)的电子元件封装体。

本发明提供一种电子元件封装体及其制造方法，在电子元件封装体的导电凸块周围设置有应力释放结构围绕导电凸块，应力释放结构形成于保护层中，可降低导电凸块与保护层的热膨胀系数不匹配的程度，且可避免在保护层中产生的裂缝继续蔓延。

请参阅图3A至图3H，其是显示依据本发明各实施例的电子元件封装体的局部平面示意图，其是显示填充导电凸块的开口110与应力释放结构112在保护层104中的配置关系，其中应力释放结构112环绕着填充导电凸块的开口110而设置，在图3A至图3H中分别显示应力释放结构112的各种型态。接着，请参阅图4，其是显示依据本发明的一实施例，沿着图3A至图3E及图3H中的剖面线4-4’的电子元件封装体的局部剖面示意图。如图4所示，半导体基底100的正面具有多个电子元件芯片(未绘出)，在半导体基底100的背面100b上形成绝缘层102，在绝缘层102上形成导线层106，并在导线层106上覆盖保护层104。保护层104的材料可为感光性的绝缘材料，例如阻焊膜(solder mask)，其热膨胀系数通常约为30ppm/℃。

在保护层104中形成第一开口110暴露出导线层106，并在第一开口110中填充导电凸块108，导电凸块108的材料可为导电金属，例如为锡铅合金、锡银铜合金或其他合金材料，导电凸块108的热膨胀系数通常约为24.5ppm/℃。由于导电凸块108与保护层104的材料的热膨胀系数不匹配，在导电凸块108与保护层104的接合处容易产生裂缝，此裂缝会在保护层104中蔓延，使得电子元件封装体在温度循环的环境下产生信赖性不良的问题。

因此，依据本发明的一实施例，在第一开口110的周围形成一个或一个以上的第二开口112，第二开口112可作为应力释放结构，由此降低导电凸块108与保护层104的热膨胀系数不匹配的程度，且可避免在保护层104中产生的裂缝继续蔓延。另外，在本发明的一实施例中，也可以在第二开口112内填充缓冲材料作为应力释放结构，缓冲材料可以是软性塑胶材料，例如硅胶。

在本发明的实施例中，填充导电凸块的第一开口110的形状可以是圆形或多边形，多边形例如为四边形(包括正方形、矩形或菱形)、五边形、六边形或其他多边形，其中圆形的第一开口110如图3A至图3C、图3G及图3H所示，而四边形的第一开口110如图3D至图3F所示。

在本发明的一实施例中，当导电凸块108填充在圆形的第一开口110时，导电凸块108与保护层104之间因材料热膨胀系数不同所产生的应力由圆形开口的圆心朝向圆周各方向均匀发散，因此围绕在圆形的第一开口110周围作为应力释放结构的第二开口112，较佳为均匀或对称地分布在第一开口110的周围，如图3A至图3C以及图3G所示。此外，围绕在圆形第一开口110周围作为应力释放结构的第二开口112也可以是一个弧形开口或具有一开口的环形开口，如图3H所示。

在一实施例中，当导电凸块108填充在四边形的第一开口110时，导电凸块108与保护层104之间因材料热膨胀系数不同所产生的应力由四边形开口的中央朝向四边形的四个角发散，因此围绕在四边形的第一开口110周围作为应力释放结构的第二开口112，较佳为设置在第一开口110的四个角附近，如图3D及图3F所示。此外，在另一实施例中，围绕在四边形的第一开口110周围的第二开口112也可以均匀或对称地分布在第一开口110的周围，如图3E所示。

上述第二开口112的形状可以是圆状、正方形、长方形、弧形或具一开口的环形或其他形状，在一实施例中，第二开口112可以与第一开口110相隔一间距设置，如图3A至图3E以及图3H所示。在另一实施例中，第二开口112也可以与第一开口110互相连接设置，如图3F及图3G所示。

接着，请参阅图5A至图5E，其是显示依据本发明的一实施例，形成电子元件封装体的应力释放结构的制造方法剖面示意图。如图5A所示，首先提供一半导体基底100，例如为半导体晶片，在半导体基底100的正面100a上包含多个电子元件芯片(未绘出)。

接着，请参阅图5B，在半导体基底100的背面100b上形成绝缘层102，在一实施例中，绝缘层102可以是环氧树脂(epoxy)、防焊层(solder mask)或其它适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物或其组合，或者是有机高分材料的聚醯亚胺树脂(polyimide；PI)、苯环丁烯(butylcyclobutene；BCB)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等，且此绝缘层102可以是利用涂布方式，例如旋转涂布(spin coating)、喷涂(spraycoating)或淋幕涂布(curtain coating)，或者是其它适合的沉积方式，例如液相沉积(liquid phase deposition)、物理气相沉积(physical vapor deposition；PVD)、化学气相沉积(chemical vapor deposition；CVD)、低压化学气相沉积(lowpressure chemical vapor deposition；LPCVD)、电浆增强式化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)、快速热化学气相沉积(rapid thermal-CVD；RTCVD)或常压化学气相沉积(atmospheric pressurechemical vapor deposition；APCVD)的方式形成，以隔离半导体基底100与后续形成的导线层106。

接着，在绝缘层102上形成导线层106，导线层106可通过例如是物理气相沉积法(PVD)或溅镀法(sputtering)，顺应性地沉积例如是铜、铝、银(silver；Ag)、镍(nickel；Ni)或其合金的导电层在绝缘层102上，再通过光刻蚀刻制作工艺图案化导电层，以形成导线层106。导线层106与半导体基底100的正面100a上的电子元件芯片产生电连接。然后，在半导体基底100的背面100b上形成保护层(passivation layer)104覆盖导线层106以及绝缘层102，保护层104为感光性的绝缘材料，例如为阻焊膜(solder mask)。

请参阅图5C，提供一光掩模120设置于保护层104上方，光掩模120上具有图案122及124，其中光掩模图案122对应至填充导电凸块的第一开口110，光掩模图案124则对应形成应力释放结构的第二开口112。利用光掩模120对保护层104进行曝光及显影制作工艺，将保护层104图案化，如图5D所示，在保护层104中形成第一开口110暴露出导线层106，以及一个或一个以上的第二开口112围绕第一开口110，其中开口110及112皆贯穿保护层104。

然后，请参阅图5E，通过电镀或网版印刷(screen printing)的方式，将一焊料(solder)填入于第一开口110中，且进行一回焊(re-flow)制作工艺，以形成例如是焊球(solder ball)或焊垫(solder paste)的导电凸块108。之后，沿着各电子芯片之间的切割道(scribe line)分割晶片级封装体，以分离各电子元件芯片，即可完成本发明的电子元件封装体。虽然上述实施例中并未描述，然而，在此技术领域中具有通常知识者当可了解，本发明的电子元件封装体及其制造方法中还可以包括其他元件以及其他制作工艺，例如封装层(packaginglayer)、间隔层(spacer)及导电垫(conductive pad)等，以及其他元件的制作工艺，以形成本发明的电子元件封装体。

在本发明的一实施例中，应力释放结构可以是围绕在填充导电凸块108的第一开口110周围的一个或一个以上的第二开口112，如图5E所示。此外，在本发明的另一实施例中，如图6所示，也可以在第二开口112中填充缓冲材料114作为应力释放结构，缓冲材料114可以是软性塑胶材料，例如硅胶。

依据本发明的实施例，可在电子元件封装体的保护层中形成应力释放结构围绕导电凸块，通过应力释放结构可以降低导电凸块与保护层的接合处热膨胀系数不匹配的程度，并且可避免保护层中所产生的裂缝继续蔓延。此应力释放结构可以与填充导电凸块的开口一起在保护层中形成，不需要额外的制作工艺，并且应力释放结构中可不填充其他材料，因此，本发明的电子元件封装体的制造成本较为经济。

虽然本发明已揭露较佳实施例如上，然而其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，可做些许更动与润饰，因此本发明的保护范围应以所附的权利要求所界定的为准。

Claims (14)

1.一种电子元件封装体，包括：

半导体基底，包含多个电子元件芯片；

保护层，设置于该半导体基底之上，具有一第一开口；

导电凸块，设置于该保护层的该第一开口内；以及

应力释放结构，设置于该保护层内，且该应力释放结构是一个或多个围绕该导电凸块设置的第二开口。，

2.如权利要求1所述的电子元件封装体，其中该第二开口贯穿该保护层，且该第二开口的形状包括圆状、正方形、长方形、弧形或具一开口的环形。

3.如权利要求1所述的电子元件封装体，还包括缓冲材料，填充于该第二开口内。

4.如权利要求1所述的电子元件封装体，其中该第一开口的形状包括圆形或多边形。

5.如权利要求1所述的电子元件封装体，其中该应力释放结构的设置方式包括与该第一开口相隔一间距或与该第一开口互相连接。

6.如权利要求1所述的电子元件封装体，其中该第一开口的形状为多边形，且该应力释放结构相应于该多边形的多个角设置。

7.如权利要求6所述的电子元件封装体，其中该应力释放结构的设置方式包括与该多边形的该些角互相连接或与该多边形的该些角相隔一间距。

8.一种电子元件封装体的制造方法，包括：

提供半导体基底，其包含多个电子元件芯片；

形成保护层在该半导体基底之上；

图案化该保护层，形成一第一开口及一个或多个第二开口围绕该第一开口；以及

形成导电凸块在该第一开口内，其中该第二开口形成应力释放结构围绕该导电凸块。

9.如权利要求8所述的电子元件封装体的制造方法，其中该第一开口的形状包括圆形或多边形。

10.如权利要求8所述的电子元件封装体的制造方法，其中该第二开口的设置方式包括与该第一开口互相连接或与该第一开口相隔一间距。

11.如权利要求8所述的电子元件封装体的制造方法，还包括在该第二开口内填充一缓冲材料。

12.如权利要求8所述的电子元件封装体的制造方法，其中该第一开口的形状为多边形，且该第二开口相应于该多边形的多个角设置。

13.如权利要求12所述的电子元件封装体的制造方法，其中该第二开口的设置方式包括与该多边形的该些角互相连接或与该多边形的该些角相隔一间距。

14.如权利要求8所述的电子元件封装体的制造方法，其中该第一开口与该第二开口贯穿该保护层，且该第二开口的形状包括圆状、正方形、长方形、弧形或具一开口的环形。

Images