JP2011142247A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】外部接続用電極を形成するマスクとしてのドライフォトレジストの残渣が生じないようにする。
【解決手段】半導体ウエハ１上に下地金属層１３Ａを形成し、この下地金属層１３Ａ上に筒部２１を形成する。筒部２１上に、筒部２１の中空部に連通する開口部４３ａを有するドライフォトレジストフィルムからなるフォトレジスト膜４３を形成する。下地金属層１３Ａを電流路とする電解めっきにより、一部が筒部２１の中空部内に設けられ、他部が筒部２１の上面２１ａより突き出して設けられた外部接続用電極２２を形成する。
【選択図】 図１４

Description

この発明は、半導体装置およびその製造方法に関する。

集積回路に電気的に接続された複数の外部接続用電極、およびこれらの外部接続用電極の間にエポキシ樹脂等からなる封止膜が形成された構造を有するＣＳＰ（Chip Size Package）といわれる半導体装置が知られている。各外部接続用電極は、通常、１００μｍ程度の高さの円柱形状を有する。

このような外部接続用電極を形成するには、下記のような方法を採用する。すなわち、まず、半導体基板上に金属層を形成し、金属層上にドライフォトレジストからなるマスクを形成する。マスクには、外部接続用電極を形成するための開口部が形成されており、その厚さは外部接続用電極の高さより厚い。また、開口部からは金属層が露出している。そして、金属層を電流路として電解めっきを行い、マスクの開口部内における金属層上に外部接続用電極を形成する。外部接続用電極を形成した後は、マスクを剥離する（例えば、特許文献１の図３（ｃ）〜図４（ｃ）参照）。

特開２００５−１５８９２９号公報

上記のような半導体装置の製造方法においては、外部接続用電極の高さが高いためマスクの厚さも厚くなっている。マスクが厚くなると、ドライフォトレジストからなるマスクを露光する工程において、形成しようとする開口部の下端部に露光不足部が生じる。露光不足部は、マスクの開口部内に形成される外部接続用電極の下端部と金属層との間に挟まり、マスクを剥離した後、残渣として残存する。このような残渣は、金属層をエッチングして配線を形成する場合の障害となり、配線間の短絡または配線の接続不良を発生する。 したがって、ドライフォトレジストをマスクとして外部接続用電極を形成する場合において、マスの残渣が生じない半導体装置およびその製造方法の開発が求められている。

請求項１に記載の発明に係る半導体装置は、接続パッドを有する半導体基板と、前記接続パッドに電気的に接続された外部接続用電極と、前記外部接続用電極の少なくとも下部の周囲を覆う筒部とを含むことを特徴とする。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の半導体装置において、前記筒部は円筒形状を有することを特徴とする。
請求項３に記載の発明に係る半導体装置は、請求項１または２のいずれか１項に記載の半導体装置において、前記外部接続用電極と前記接続パッド間に前記外部接続用電極と前記接続パッドを電気的に接続するための絶縁膜が介在されていることを特徴とする。
請求項４に記載の発明に係る半導体装置は、請求項１乃至３のいずれか１項に記載の半導体装置において、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする。
請求項５に記載の発明に係る半導体装置は、請求項１乃至４のいずれか１項に記載の半導体装置において、前記筒部と前記外部接続用とは同一の材料で形成されていることを特徴とする。
請求項６に記載の発明に係る半導体装置は、請求項１乃至５のいずれか１項に記載の半導体装置において、前記外部接続用電極は、前記筒部の上面より突き出した部分の平面サイズが前記筒部の中空部内の部分の平面サイズよりも小さいことを特徴とする。
請求項７に記載の発明に係る半導体装置は、請求項１乃至６のいずれか１項に記載の半導体装置において、前記半導体基板上における前記筒部を含む前記外部接続用電極間に封止膜が形成されていることを特徴とする。
請求項８に記載の発明に係る半導体装置の製造方法は、接続パッドを有する半導体基板を準備する工程と、前記半導体基板上に筒部を形成する工程と、前記筒部上に、前記筒部内の中空部に連通する開口部を有するドライフィルムを形成する工程と、少なくとも前記筒部内の中空部に外部接続用電極を形成する工程と、を含むことを特徴とする。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の半導体装置の製造方法において、前記外部接続用電極は、前記筒部の上面より突き出して形成することを特徴とする。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項８に記載の半導体装置の製造方法において、前記筒部を形成する工程は、液状のフォトレジストを塗布し、露光、現像して形成することを特徴とする。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項８または１０のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程は、前記筒部を円筒状に形成する工程であることを特徴とする。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程の前に、前記外部接続用電極と前記接続パッド間に前記外部接続用電極と前記接続パッドを電気的に接続するための開口部を有する絶縁膜を形成する工程を含むことを特徴とする。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の半導体装置の製造方法において、前記絶縁膜を形成する工程の後、前記絶縁膜上に前記接続パッドに接続されたパッド部を有する配線を形成する工程を含み、前記筒部を形成する工程は前記配線のパッド部上に形成する工程であることを特徴とする。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項８乃至１３のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程の前に、下地金属層を形成する工程を含み、前記筒部を形成する工程は、前記下地金属層を電流路とする電解めっきにより形成する工程であることを特徴とする。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項８乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記筒部内の中空部に連通する開口部を有するドライフィルムからなるマスクを形成する工程は、前記マスクの開口部の側縁が前記筒部内の中空部の側縁の内側に位置するように形成する工程であり、前記外部接続用電極を形成する工程は、前記筒部筒の上面より突き出して設けられた他部の平面サイズを前記筒部内に設けられた一部の平面サイズよりも小さく形成する工程であることを特徴とする。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項８乃至１５に記載の半導体装置の製造方法において、前記外部接続用電極を形成した後、前記半導体基板上における前記外部接続用電極の間に封止膜を形成する工程を含むことを特徴とする。

筒部を形成し、筒部の内部から外部に突き出る外部接続用電極を形成するので、レジスト下端部側が外部接続用電極とその下の金属層の間に挟まれるようなことがなく、レジスト残渣をなくすことができる。

この発明の半導体装置の一実施形態を示す拡大断面図。 図１に図示された半導体装置形成領域を複数個有する半導体ウエハの平面図。 図２に図示された半導体装置形成領域の拡大平面図。 本発明の半導体装置の製造方法に係り、最初の工程を説明するための拡大断面図。 図４に続く工程を説明するための拡大断面図。 図５に続く工程を説明するための拡大断面図。 図６に続く工程を説明するための拡大断面図。 図７に続く工程を説明するための拡大断面図。 図８に続く工程を説明するための拡大断面図。 図９に続く工程を説明するための拡大断面図。 図１０の状態の半導体装置形成領域の平面図。 図１０に続く工程を説明するための拡大断面図。 図１２に続く工程を説明するための拡大断面図。 図１３に続く工程を説明するための拡大断面図。 図１４に続く工程を説明するための拡大断面図。 図１５に続く工程を説明するための拡大断面図。 図１６に続く工程を説明するための拡大断面図。 図１７に続く工程を説明するための拡大断面図。 図１８に続く工程を説明するための拡大断面図。

以下、この発明の半導体装置について説明をする。
図１は、この発明の半導体装置の一実施形態を示す拡大断面図であり、図２は、この発明の半導体装置をダイシングにより切断する前の半導体ウエハの平面図であり、図３は、図２に図示された半導体装置形成領域Ａの拡大平面図である（但し、図１における半田ボール２９は図示を省略されている）。半導体装置形成領域Ａは、図２に図示されるように、半導体ウエハ１上に行方向および列方向に、マトリクス状に配列されている。後述する最終工程、すなわち、半田ボールを形成した後、半導体ウエハ１をダイシングライン２に沿って切断して半導体装置形成領域Ａ毎に分離することにより、図１に図示される半導体装置１０が同時に多数個が得られる。

図３は、図２に二点鎖線で図示された半導体装置形成領域Ａ、すなわち、一対の行方向のダイシングライン２と一対の列方向のダイシングライン２により囲まれた領域内の拡大平面図を示す。半導体装置形成領域Ａ内には、四つの側辺の各側辺に沿って接続パッド３が配列され、接続パッド３が配列された領域の内側には多数の外部接続用電極２２が配列されている。外部接続用電極２２は、通常は、半導体装置形成領域Ａの周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。

外部接続用電極２２と接続パッド３とは配線１４により接続されている。各配線１４の外部接続用電極２２に対応する部分には、外部接続用電極２２の直径とほぼ同一サイズか、僅かに大きいサイズのパッド部１４ａ（図１参照）が形成されており、各外部接続用電極２２は、配線１４のパッド部１４ａ上に形成される。
以下、図１を参照して半導体装置１０の詳細について説明をする。なお、図３では、図面の明確化のため、各側面側に１個ずつの外部接続用電極２２を図示しているが、実際には、一対の側面間には、図３に図示されるように多数の外部接続用電極２２が形成されている。

半導体装置１０は、例えば、シリコン基板などの半導体基板１１を有する。半導体基板の１１の厚さは、例えば、１５０〜４００μｍ程度である。半導体基板１１の主面（上面）側には、集積回路１１ａが形成されている。半導体基板１１の主面上には、集積回路１１ａに接続された複数の接続パッド３が形成されている。接続パッド３は、例えば、アルミニウム系金属で形成されている。また、半導体基板１１の主面上には、接続パッド３の中央部を露出する開口部４ａを有する第１の絶縁膜４が形成されている。第１の絶縁膜４は、酸化シリコン、窒化シリコンなどの無機材料で形成されており、その周側面は、半導体基板１１の周側面から少し引っ込んだ位置にある。

第１の絶縁膜４上に、第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-Phenylene-Benzobisoxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、接続パッド３の中央部を露出する開口部１２ａが形成されている。第２の絶縁膜１２の開口部１２ａは、第１の絶縁膜４の開口部４ａより小さいサイズに形成され、第１の絶縁膜４の開口部４ａ近傍を覆っている。但し、第２の絶縁膜１２の開口部１２ａは、第１の絶縁膜４の開口部４ａより大きくするか、または同一寸法とすることもできる。第２の絶縁膜１２の周側面は、第１の絶縁膜４の周側面と同一の位置にあり、第１の絶縁膜４の周側面と共に半導体基板１１の周側面から少し引っ込んでいる。

第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部１２ａを介して接続パッド３に接続された下部金属層１３が形成されている。下部金属層１３上には配線１４が形成されている。下部金属層１３と配線１４は同一のパターン形状を有する。下部金属層１３および配線１４は、例えば、銅系金属等の同一の導電性金属材料により形成されている。下部金属層１３と配線１４との間に、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させてもよい。

配線１４のパッド部１４ａ上には外部接続用電極２２が形成されている。外部接続用電極２２は、薄い円筒状の筒部２１と、一部が筒部２１の中空部内に形成され、他部が筒部２１の上方の外部に突き出して形成された外部接続用電極２２とを備えている。筒部２１および外部接続用電極２２は、銅系金属等の同一の導電性金属材料で形成されている。

図３に図示されるように、筒部２１および外部接続用電極２２は、平面形状が円形とされ、外部接続用電極２２は筒部２１より一回り小さい平面サイズとなっている。外部接続用電極２２は、筒部２１の上面２１ａに対応する部分に段差を有しており、下部側は筒部２１の内径と同一寸法であり、上部側は筒部２１の内径よりも小さくなっている。
筒部２１の外径は、１５０〜３００μｍ程度であり、内径は外形より１０〜６０μｍ程度小さい。外部接続用電極２２の上部側の外径は、筒部２１の内径より１０〜４０μ程度小さい。また、外部接続用電極外部接続用電極２２の高さは、５０〜１２０μｍ程度であり、筒部２１の高さは、１０〜４０μｍ程度である。

第２の絶縁膜１２上における外部接続用電極２２の外周側面の周囲領域、換言すれば、外部接続用電極２２の間には、封止膜１６が形成されている。
封止膜１６は、例えば、エポキシ系樹脂またはポリイミド系樹脂等の熱硬化型樹脂で形成されている。封止膜１６には、図示はしないが、シリカ等の無機材料からなるフィラーが含まれている。封止膜１６の上面１６ａは、外部接続用電極外部接続用電極２２の上面２２ａと同一面か、または外部接続用電極２２の上面２２ａより数μｍ以下の範囲で高い位置となっている。

外部接続用電極２２は平坦な上面２２ａを有し、外部接続用電極２２の上面２２ａの中央部には半田ボール２９が形成されている。半田ボール２９は、外部接続用電極２２の外形（直径）より少し大きい外形（直径）を有する。半田ボール２９の直径は、最大部分において、２００〜３５０μｍ程度である。

次に、図４〜図１９を参照して図１および図２に図示される本発明の半導体装置１０の製造方法の一実施形態を説明する。
先ず、図４に図示されるように、完成された半導体装置１０の半導体基板１１の厚さより厚い、例えば、厚さ５００μｍ以上の半導体ウエハ１を準備する。半導体ウエハ１には、各半導体装置形成領域Ａ内に集積回路１１ａと、この集積回路１１ａに接続された接続パッド３と、接続パッド３の中央部を露出する開口部４ａを有し、半導体ウエハ１の主面を覆う第１の絶縁膜４が形成されている。接続パッド３は、例えば、アルミニウム系金属により形成されている。

第１の絶縁膜４は酸化シリコンまたは窒化シリコン等の無機材料からなるもので、半導体上ウエハ１の全面に、ＣＶＤ（Chemical Vapor Deposition）法により第１の絶縁膜４を成膜した後、開口部４ａを形成する。また、同時に、第１の絶縁膜４の周側面がダイシングライン２より少し引っ込んだ位置となるように周囲を除去する。第１の絶縁膜４の開口部４ａ内および第１の絶縁膜４の周側面の周囲を除去するパターニングは、一般に知られたフォトリソグラフィ技術により行うことができる。

次に、図５に図示されるように、第１の絶縁膜４上に第２の絶縁膜１２を形成する。ポリイミド系樹脂またはＰＢＯ系樹脂等の有機樹脂を、第１の絶縁膜４上および接続パッド３上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法等、適宜な方法を用いることができる。有機樹脂をべた状に塗布した後、フォトリソグラフィ技術によって、接続パッド２の中央部を露出する開口部１２ａを形成すると共に、第２の絶縁膜１２の周側面がダイシングライン２より少し引っ込んだ位置となるように周囲を除去する。この場合、第２の絶縁膜１２の開口部１２ａは、第１の絶縁膜４の開口部４ａよりも小さいサイズに形成する。

次に、図６に図示されるように、下部金属層１３を形成するための下地金属層１３Ａおよび配線１４を形成する。第２の絶縁膜１２上全面および第２の絶縁膜１２の開口部１２ａから露出する接続パッド３上にスパッタ法または無電解めっき法により、例えば、銅系金属からなる下地金属層１３Ａを形成する。下地金属層１３Ａは、ダイシングライン２およびその近傍に対応する半導体ウエハ１上にも形成される。この下地金属層１３Ａ上全面に液状の第１のフォトレジスト膜４１を塗布し、この第１のフォトレジスト膜４１に、フォトリソグラフィ技術により、形成しようとする配線１４のパターン形状の開口部４１ａを形成する。そして、下地金属層１３Ａを電流路として電解めっきを行い、開口部４１ａ内における下地金属層１３Ａ上に配線１４を形成する。この状態を図６に示す。

次に、図７に示すように、第１のフォトレジスト膜４１を剥離せず、そのままの状態で、第１のフォトレジストマスク４１上および配線１４上に液状の第２のフォトレジスト膜４２を、スピンコーティング法、スクリーン印刷法、スキャン塗布法等によりべた状に塗布する。

次に、図８に示すように、フォトリソグラフィ法により、第２のフォトレジスト膜４２に筒部２１を形成するための開口部４２ａを形成し、開口部４２ａに対応する部分の配線１４を露出する。
次に、下地金属層１３Ａを電流路として電解めっきを行い、図９に示されるように、第２のフォトレジストマスク４２の開口部４２ａから露出する配線１４上に筒部２１を形成する。

そして、第１のフォトレジス膜４１および第２のフォトレジスト膜４２を剥離する。この状態を図１０に示す。図１１は図１０の状態における半導体装置形成領域Ａを上面からみた拡大平面図である。筒部２１は、平面図では内部が中空とされた円形のリング形状を有する。この状態では、半導体ウエハ１上の全面を下地金属層１３Ａが覆っており、この下地金属層１３Ａ上に、配線１４が形成され、配線１４のパッド部１４ａ上に薄型の円筒状の筒部２１が形成されている。

次に、筒部２１上にドライフォトレジストフィルムからなる第３のフォトレジスト膜４３をラミネートする。第３のフォトレジスト膜４３は、その上面が、形成する外部接続用電極２２の上面２２ａより高い位置となるように、外部接続用電極２２の高さより大きい厚さのものを用いる。図１２において、第３のフォトレジスト膜４３は、厚さ１００μ程度以上の厚いドライフォトレジストフィルムにより形成されているため、半導体基板１の上面の凹凸形状に完全には追従しない。このため、図１２では、第３のフォトレジスト膜４３の下面が筒部２１の上面と同一平面上に位置するように図示しているが、これは、第３のフォトレジスト膜４３の不追随性を示すためである。

しかし、実際には、少しは追随性があり、第３のフォトレジスト膜４３の下面は、二点鎖線に示されるようにある程度、筒部２１、配線１４、下地金属層１３Ａの上面により形成されるプロファイルに沿う形状となる。しかしながら、第３のフォトレジスト膜４３の下面が筒部２１の側面に密着するように追従することはなく、筒部２１の側面下端部と配線１４との間には空気が入り込む。

すなわち、筒部２１の下端部と配線１４のとの間に空気が入り込むスペースＳができ、第３のフォトレジスト膜４３をラミネートしただけでは、第３のフォトレジスト膜４３の下面がこのスペース内に入り込んで筒部２１の側面下端部に接触するような状態となることはない。
つまり、この後の工程において外部接続用電極２２を形成する際、配線１４上に、直接、第３のフォトレジスト膜４３がラミネートされる従来の方法の如く、外部接続用電極２２と配線１４との間に第３のフォトレジスト膜４３が挟まれる状態は生じない。

次に、第３のフォトレジス膜４３に、フォトリソグラフィ法により、外部接続用電極２２を形成するための開口部４３ａを形成する。この状態を図１３に示す。この場合、開口部４３ａの径は、筒部２１の内径より少し、例えば、１０〜４０μｍ程度小さくする。このことにより、アライメントが容易になり生産性が向上する。
そして、下地金属層１３Ａを電流路として電解めっきにより外部接続用電極２２を形成する。外部接続用電極２２は、筒部２１の上面２１ａより下部では筒部２１の内部全体を充填して形成され、筒部２１の上面２１ａより上部では筒部２１の内径より小さい径に形成される。外部接続用電極２２の高さは、その上面２２ａが第３のフォトレジスト膜４３の上面４３ｂより低い位置となるようにする。この状態を図１４に示す。なお、外部接続用電極２２の上面が、筒部２１の上面２１ａと同一面になるように形成してもよい。

そして、第３のフォトレジスト膜４３を剥離し、配線１４をマスクとして、下地金属層１３Ａをエッチングする。これにより配線１４と同一のパターン形状を有する下部金属層１３が形成される。つまり、下部金属層１３上に配線１４が積層された構造となる。そして、外部接続用電極２２がこのような配線１４上に形成された、図１５に図示された状態となる。

次に、封止膜１６を形成する。封止膜１６は、半導体ウエハ１の主面上、第２の絶縁膜１２上、配線１４上および外部接続用電極２２上に塗布する。封止膜１６としては、限定するものではないが、エポキシ系樹脂またはポリイミド系樹脂等の熱硬化型樹脂にシリカ等の無機材料からなるフィラーが含まれているものが望ましい。印刷法、特に、スクリーン印刷法、ディスペンサ法等により、半導体ウエハ１の主面上および第２の絶縁膜１２上における外部接続用電極２２の間に封止膜１６を充填する。封止膜１６の厚さは、外部接続用電極２２の上面２２ａを覆う厚さとする。この状態を図１６に示す。

次に、封止膜１６を熱硬化性樹脂の硬化温度以上に加熱して硬化する。封止膜１６を硬化した後は、図１７に図示するように、封止膜１６の上部を研削して、外部接続用電極２２の上面２２ａを露出させる。この状態では、封止膜１６の上面１６ａは外部接続用電極２２の上面２２ａと同一面となっている。

外部接続用電極２２は、電解めっきにより形成するため、それぞれ、高さが異なり、また、各外部接続用電極２２の上面２２ａにはかなり大きな凹凸が形成されている。従って、外部接続用電極２２の上面２２ａを露出する工程では、封止膜１６と共に外部接続用電極２２の上部側を研削する。外部接続用電極２２は銅系金属などの軟質の金属で形成されているので、外部接続用電極２２の上面２２ａを研削する工程において、図１７には図示されていないが、外部接続用電極２２の上面２２ａの周囲にバリのようなダレができる。このダレを有する外部接続用電極２２の上面２２ａ上に半田ボールを搭載してリフロー処理をすると、半田ボールが異形となり、外部端子に半田付けした場合、十分な接合強度を得ることができない。

このため、次に、外部接続用電極２２の上面２２ａをエッチングしてダレと共に外部接続用電極２２の上部側を除去する。この工程により、外部接続用電極２２の上面２２ａは封止膜１６の上面１６ａより数μｍ程度以下の範囲で低くなる。なお、外部接続用電極２２の上面２２ａを研削しない場合、例えば、封止膜１６を外部接続用電極２２外部接続用電極２２の高さよりも低く形成する、あるいはモールド法により封止膜１６の上面を外外部接続用電極２２の上面２２ａと実質的に同一面に形成する場合等は、ダレを除去するための外部接続用電極２２の上面２２ａをエッチングする工程は不要である。

次に、外部接続用電極２２の上面２２ａ上にフラックス層を印刷法等により形成する（図示せず）。そして、このフラックス層上に半田ボール２９を搭載し、リフロー炉に収容してリフロー処理を行う。このリフロー処理により、半田ボール２９が外部接続用電極２２の上面２２ａに接合される。この状態を図１８に示す。上記におけるフラックス層の形成に替えて、金またはニッケルなどの半田にぬれ性を示す金属層を形成する表面処理を行うようにしてもよい。

次に、図１９に示すように、半田ボール２９の高さよりも厚い接着テープ４４を封止膜１６の上面１６ａに貼り付ける。接着テープ４４は、例えば、紫外線硬化型接着剤を用い、半田ボール２９の最上部を含む全体を覆うように貼り付ける。接着テープ４４の厚さは、例えば、半田ボール２９の高さより２０μｍ程度以上厚いものが望ましい。

そして、接着テープ４４を支持部材として、半導体ウエハ１の裏面を研削する。研削は、最終の半導体基板１１の厚さ、例えば、１５０〜４００μｍ程度となるまで行う。図１９は、半導体ウエハ１の裏面の研削が終了した状態を示す。
次に、研削された半導体ウエハ１の裏面をダイシングテープ（図示せず）に貼り付ける。 そして、接着テープ４４に紫外線を照射して接着テープ４４硬化させ、接着テープ４４をピーリング法により剥離する。
最後に、封止膜１６および半導体ウエハ１をダイシングライン２で切断することにより、図１に図示された半導体装置１０を複数個、同時に得ることができる。

上述した如く、本発明の半導体装置は、筒部を形成し、筒部の内部から外部に突き出る外部接続用電極を形成するので、レジスト下端部側が外部接続用電極とその下の金属層の間に挟まれるようなことがなく、レジスト残渣をなくすことができるという効果を奏する。

なお、上記実施形態では、半導体ウエハ１を切断して個々の半導体装置を得る前に、各半導体装置形成領域Ａ内における外部接続用電極２２上に半田ボール２９を形成するものであった。しかし、半田ボール２９は、半導体装置１０がボンディングされる回路基板の接続端子上に形成しておいてもよい。

また、外部接続用電極２２の上部側の外径を筒部２１の内径より小さくする場合で説明した。しかし、外部接続用電極２２の上部側の外径を筒部２１の内径と同一か、または多少大きくしてもよい。筒部２１および外部接続用電極２２の平面形状を、どちらも円形としたが、いずれか一方または両部材の平面形状を多角形としてもよい。

外部接続用電極２２は、接続パッド３に接続された配線１４上に形成する構造であった。しかし、外部接続用電極２２を、直接、接続パッド３上に形成するようにしてもよい。

第１の絶縁膜４および第２の絶縁膜１２を単層とすることもできる。単層とする場合、酸化シリコン等の無機材料からなる液状の樹脂、またはポリイミド系樹脂、ＰＢＯ樹脂などの有機樹脂のいずれかを用いて、スピンコート法、スクリーン印刷法などにより形成する。

その他、本発明の半導体装置は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、接続パッドを有する半導体基板と、接続パッドに電気的に接続された外部接続用電極と、外部接続用電極の少なくとも下部の周囲を覆う筒部とを含むものであればよい。

また、本発明の半導体装置の製造方法は、接続パッドを有する半導体基板を準備する工程と、半導体基板上に筒部を形成する工程と、筒部上に、筒部内の中空部に連通する開口部を有するドライフィルムを形成する工程と、少なくとも筒部内の中空部に外部接続用電極を形成する工程と、を含む方法であればよい。

１ 半導体ウエハ
２ ダイシングライン
３ 接続パッド
４ 第１の絶縁膜
１０ 半導体装置
１１ 半導体基板
１２ 第２の絶縁膜
１３ 下部金属層
１３Ａ 下地金属層
１４ 配線
２１ 筒部
２２ 外部接続用電極
２９ 半田ボール

Claims (16)

1. 接続パッドを有する半導体基板と、
   前記接続パッドに電気的に接続された外部接続用電極と、
   前記外部接続用電極の少なくとも下部の周囲を覆う筒部とを含むことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、前記筒部は円筒形状を有することを特徴とする半導体装置。
3. 請求項１または２のいずれか１項に記載の半導体装置において、前記外部接続用電極と前記接続パッド間に前記外部接続用電極と前記接続パッドを電気的に接続するための絶縁膜が介在されていることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか１項に記載の半導体装置において、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線のパッド部上に形成されていることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか１項に記載の半導体装置において、前記筒部と前記外部接続用とは同一の材料で形成されていることを特徴とする半導体装置。
6. 請求項１乃至５のいずれか１項に記載の半導体装置において、前記外部接続用電極は、前記筒部の上面より突き出した部分の平面サイズが前記筒部の中空部内の部分の平面サイズよりも小さいことを特徴とする半導体装置。
7. 請求項１乃至６のいずれか１項に記載の半導体装置において、前記半導体基板上における前記筒部を含む前記外部接続用電極間に封止膜が形成されていることを特徴とする半導体装置。
8. 接続パッドを有する半導体基板を準備する工程と、
   前記半導体基板上に筒部を形成する工程と、
   前記筒部上に、前記筒部内の中空部に連通する開口部を有するドライフィルムを形成する工程と、
   少なくとも前記筒部内の中空部に外部接続用電極を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、前記外部接続用電極は、前記筒部の上面より突き出して形成することを特徴とする半導体装置の製造方法。
10. 請求項８に記載の半導体装置の製造方法において、前記筒部を形成する工程は、液状のフォトレジストを塗布し、露光、現像して形成することを特徴とする半導体装置の製造方法。
11. 請求項８または１０のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程は、前記筒部を円筒状に形成する工程であることを特徴とする半導体装置の製造方法。
12. 請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程の前に、前記外部接続用電極と前記接続パッド間に前記外部接続用電極と前記接続パッドを電気的に接続するための開口部を有する絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
13. 請求項１２に記載の半導体装置の製造方法において、前記絶縁膜を形成する工程の後、前記絶縁膜上に前記接続パッドに接続されたパッド部を有する配線を形成する工程を含み、前記筒部を形成する工程は前記配線のパッド部上に形成する工程であることを特徴とする半導体装置の製造方法。
14. 請求項８乃至１３のいずれか１項に記載の半導体装置の製造方法において、前記筒部を形成する工程の前に、下地金属層を形成する工程を含み、前記筒部を形成する工程は、前記下地金属層を電流路とする電解めっきにより形成する工程であることを特徴とする半導体装置の製造方法。
15. 請求項８乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記筒部内の中空部に連通する開口部を有するドライフィルムからなるマスクを形成する工程は、前記マスクの開口部の側縁が前記筒部内の中空部の側縁の内側に位置するように形成する工程であり、前記外部接続用電極を形成する工程は、前記筒部筒の上面より突き出して設けられた他部の平面サイズを前記筒部内に設けられた一部の平面サイズよりも小さく形成する工程であることを特徴とする半導体装置の製造方法。
16. 請求項８乃至１５に記載の半導体装置の製造方法において、前記外部接続用電極を形成した後、前記半導体基板上における前記外部接続用電極の間に封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

Images