JP2005167191A - ファンアウト型ウェハレベルパッケージ構造及びその製造方法 - Google Patents

ファンアウト型ウェハレベルパッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2005167191A
JP2005167191A JP2004220573A JP2004220573A JP2005167191A JP 2005167191 A JP2005167191 A JP 2005167191A JP 2004220573 A JP2004220573 A JP 2004220573A JP 2004220573 A JP2004220573 A JP 2004220573A JP 2005167191 A JP2005167191 A JP 2005167191A
Authority
JP
Japan
Prior art keywords
layer
conductive
dies
dielectric layer
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004220573A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン ウェン−クン
Wen-Pin Yang
ヤン ウェン−ピン
Shih-Li Chen
シ−リ チェン、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2005167191A publication Critical patent/JP2005167191A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】ファンアウト型ウェハレベルパッケージ構造及びその製造方法を提供する。
【解決手段】適切かつウェハ上のダイ１１０の間の元来の距離よりも広いダイ１１０の間の距離を得るために、標準的なダイ１１０をつまみ上げて新しいベース１００上に置く。ファンアウト型パッケージにより、本パッケージ構造はダイ１１０の寸法よりも広いボールアレイの寸法を有する。さらに、ダイ１１０は、能動素子又は隣合せの構造若しくは積層構造を有する他のダイ１１０を用いてパッケージ化されても良い。
【選択図】図１０

Description

本発明は、半導体用のパッケージに関する。より詳細には、ファンアウト型ウェハレベルパッケージに関する。
半導体技術は急速に発展しており、特に半導体のダイは微細化の傾向にある。しかしながら、半導体ダイの機能に対する要求事項は、反対に変化に富むものとなる。すなわち、半導体ダイは、より狭い領域により多くのＩ／Ｏパッドを有さなければならず、ピン密度は急速に上昇する。このことは、半導体ダイ用のパッケージ技術をより難しくさせると共に、歩留まりを低下させる。
パッケージ構造の主な目的は、ダイを外部の損傷から保護することである。さらに、ダイによって発生された熱は、ダイの動作を確保するために、パッケージ構造を通じて効率的に放散されなければならない。
従前のリードフレームパッケージ技術は、そのピン密度があまりにも高いゆえに、最新式の半導体ダイにはすでに適さないものとなっている。それゆえ、最新式の半導体ダイのパッケージングについての要求事項を充たすために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の新しいパッケージ技術が開発された。ＢＧＡパッケージは、球形のピンがリードフレームパッケージのピッチと比べてより短いピッチを有すると共に、ピンが損傷及び変形しにくいという利点を有している。さらに、信号伝送距離がより短いので、より速い効率という要求に従い動作周波数を上げるために有効である。たとえば、特許文献１は、ＭａｈｕｌｉｋａｒらによるＢＧＡパッケージを開示しており、特許文献２は、その上に導電性のトレースのパターンを有するＦＲ４基板がＰＣＢ上に取付けられている他のパッケージを開示しており、特許文献３は、本発明の発明者によるファンアウト型ＷＬＰを開示している。
大部分のパッケージ技術では、ウエハ上のダイを個々のダイに分割し、次にダイを別々にパッケージ化して試験する。「ウエハレベルパッケージ（ＷＬＰ）」と呼ばれている他のパッケージ技術は、ウエハ上のダイを各ダイに分割するに先立って、ダイをパッケージ化することができる。ＷＬＰ技術は、より短い生産サイクル時間、低コスト、及びアンダーフィル（ｕｎｄｅｒ−ｆｉｌｌ）又はモールド形成の必要がないという、いくつかの利点を有している。特許文献４の「半導体ウェハレベルのパッケージ」には、ＡｄａｍｓらによるＷＬＰ技術が開示されている。その技術は、次のように記述されている。図１に示すように、ダイ４が半導体ウェハの表面上に形成され、接着剤としてのフリットガラス壁８の所定のパターンを有するキャップウェハ６が半導体ウェハ２の表面に付着され、ダイ４はフリットガラス壁８によって完全に囲まれる。次に、半導体ウェハ２の表面のうちダイ４の無い部分は、半導体ウェハ２の高さを減らすために研磨される。このプロセスは一般的には「裏研削（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）」と呼ばれる。ダイ４は、半導体ウェハ２と、キャップウェハ６と、フリットガラス壁８との組合せによって形成された所定寸法の空洞内に気密封止される。複数の金属性のトレース１０が、ダイ４に電気的結合を提供する複数の電極を半導体基板ウェハ２上に形作る。複数のワイヤ１２が金属製のトレース１０の外側に形成された複数のパッドに結合されており、孔１４を通じて延び、外部の電気的なダイ（図示せず）に結合されている。
米国特許第５，６２９，８３５号 米国特許第５，２３９，１９８号 台湾特許第１７７，７６６号 米国特許第５，３２３，０５１号
上述したように、ダイの寸法は非常に小さく、Ｉ／Ｏパッドが従来技術によるダイの表面上に形成されている。それゆえに、多数のパッドが制限されており、パッド間のあまりにも短いピッチが、信号結合又は信号インタフェースを引き起こす。パッド間のあまりにも短いピッチのため、はんだにより容易にはんだブリッジが形成される。さらに、ダイの寸法は次第にさらに小さくなり、ダイのパッケージ化されたＩＣは、いくつかのパッケージ技術（チップサイズパッケージのような）によって、標準的な寸法を有さなくなっている。しかし、いくつかの固定した寸法のダイ又はパッケージ用の試験装置、パッケージ装置等は使い続けることができない。
それゆえ、先行技術における上述の問題に鑑みて本発明はなされ、ファンアウト型ウェハレベルパッケージ構造及びその製造方法を提供することが本発明の目的である。
本発明の更なる目的は、パッケージ構造の二つの隣接するパッド間の適切なピッチを維持するために、ファンアウト型ウェハレベルパッケージ構造を提供することである。
本発明の更なる目的は、信号結合及び信号インタフェースを避けることである。
本発明の更なる目的は、パッケージ構造のコストを下げることである。
本発明の更なる目的は、パッケージ構造の歩留まりを上げることである。
本発明の更なる目的は、いくつかの固定した寸法のダイ又はパッケージ用の試験装置、パッケージ装置等を引き続き使用するために、調節可能な寸法を有するパッケージ構造を提供することである。
上述のように、本発明はファンアウト型ウェハレベルパッケージのプロセスを提供する。まず、複数のダイが分離ベースに接着されている。第１の材料層が分離ベースの上に形成され、そこでは分離ベース上の複数のダイ間の空間が第１の材料層によって充填されており、第１の材料層と複数のダイとの表面は同じレベルにある。次に、第１の材料層が硬化される。第２の材料層が第１の材料層と複数のダイの上に形成される。複数のダイのパッド上の第２の材料層の部分的な領域がエッチングされ、第１の開口を形成する。次に、第２の材料層が硬化される。接触導電層が第１の開口の上に形成され、（複数の）パッドとそれぞれ電気的に結合する。ホトレジスト層が、第２の材料層と接触導電層との上に形成される。ホトレジスト層の部分的な領域が除去され、ファンアウトパターンを形成し、接触導電層を露出させる。この後に、導電線がファンアウトパターンの上に形成され、導電線が接触導電層とそれぞれ結合される。残りのホトレジスト層が除去される。これに続いて、分離層が導電線と第２の材料層との上に形成される。導電線の上の分離層の部分的な領域が除去され、第２の開口を形成する。分離層が硬化される。最後に、はんだボールが第２の開口の上に溶接され、ベースが切り出されて複数のダイに分離される。
本発明は、また、ファンアウト型パッケージ構造を提供する。本パッケージ構造は、分離ベースと、ダイと、第１の誘電層と、第２の誘電層と、接触導電層と、導電線と、分離層と、はんだボールとを備える。ダイは分離ベースに接着されている。第１の誘電層が分離ベース上に形成されており、分離ベース上のダイを除く空間内に充填されており、そこでは第１の誘電層とダイとが同じレベルにある。第２の誘電層が第１の誘電層とダイとの上に形成されており、第２の誘電層はダイのパッドの上に第１の開口を有する。接触導電層が第１の開口の上に形成されており、（複数の）パッドとそれぞれ電気的に結合している。導電線が第２の誘電層と対応する接触導電層との上に形成されており、導電線が対応する接触導電層から対応する終点まで延出し、ここで対応する終点は第２の誘電層の表面内にある。分離層が導電線と第２の誘電層との上に形成されており、分離層は導電線の上に第２の開口を有する。はんだボールが第２の開口の上に溶接されており、導電線とそれぞれ電気的に結合している。
本発明のいくつかの例示的な実施の形態をより詳細に記述する。しかし、本発明は、記載された実施の形態のほかに他の実施の形態の広い範囲で実行できること、本発明の範囲は添付の特許請求の範囲で定義されたことに限定されないことを認識されたい。
次に、異なる要素は実際の比率で示されているのではない。本発明のより明確な記述及び理解を提供するために、関連した装置のいくつかの寸法が強調されており、意味のない部分は図示されていない。
本発明の本質は、適切かつウェハ上でのダイの本来の距離よりも広いダイの間の距離を得るために、標準的なダイをつまみ上げて置く（ｐｉｃｋ ａｎｄ ｐｌａｃｅ）ことである。それゆえ、あまりにも近すぎるボールピッチを有するという問題を避けるために、本パッケージ構造は、ダイの寸法よりも大きい寸法のボールアレイを有する。さらに、ダイは受動素子（たとえば、コンデンサ）又は隣り合せの（ｓｉｄｅ ｂｙ ｓｉｄｅ）構造又は積層構造を有する他のダイと一緒にパッケージされていても良い。本発明の詳細な工程を次に記述する。
複数のダイを有する加工されたシリコンウェハがトレイの上に置かれ、次に加工されたシリコンウェハの厚さは裏面研磨によって低減され、５０〜３００μｍの範囲の厚さを得る。上述の厚さを有する加工されたシリコンウェハは容易に切り出されて、ウェハ上のダイはそれぞれのダイに分割される。加工されたシリコンウェハを裏面研磨なしで切り出すことが難しくない場合には、裏面研磨のステップは省略されても良い。ダイを損傷から保護するために、切出しに先立って、誘電層（保護層）が、加工されたシリコンウェハ上に形成されてもよい。
分割されたダイは試験され、そこから標準の良品ダイ１１０を選ぶ。図２Ａに示すように、標準の良品ダイ１１０はつまみ上げられて、二つの隣接するダイの間がさらに広い距離を有する新しいベース１００の上に置き換えられ、ＵＶ硬化型及び／又は良好な熱伝導性を有する熱硬化型接着剤（図示せず）を用いてベース１００に接着される。接着剤はベース１００上に被覆され、接着剤の厚さは、望ましくは２０〜６０μｍである。ダイ１１０が接着剤の上に置かれていると、接着剤は、ＵＶ光又は熱によって硬化される。二つの隣接するダイの間の距離は、後のステップでファンアウトボールアレイを形成するために十分な空間を有するように、さらに広く配置される。それゆえ、本発明は、ダイの寸法がより小さくなっても、信号結合、信号インタフェース、及びＩ／Ｏポート（ボール）数の増加という問題を避けるための理想的なボールピッチを維持することができる。ダイ１１０は、上面にＩ／Ｏパッドを有する（図４に示すように）。図２Ｂ及び図２Ｃに示すように、フィルタリング又は他の機能を得るために、受動素子１１４又はダイ１１２もまたベース１００の隣接する場所に置かれている。ベース１００の材料は、ガラス、シリコン、セラミック、結晶質の材料等であっても良く、円形又は矩形であっても良い。本発明では、一緒にパッケージ化されるダイと受動素子との数は限定されない。３つよりも多いダイと受動素子とを、本発明による同一のパッケージ構造内にパッケージ化することもできる。本発明の接着剤は、良好な熱伝導材料であることが望ましく、ダイ１１０とベース１００との間の温度差から生ずる問題（応力のような）を避けることができる。
以下の説明と対応する図とは、本発明を単純化してより明確な理解を提供するために、一つのダイについて作成されている。
第１の材料層１２０は、１つのダイ１１０と隣接するダイ１１０との間の空間内を充填するために形成され、第１の材料層１２０の表面とダイ１１０の表面とは同じレベルにある。第１の材料層１２０の材料は、ＵＶ硬化型又は熱硬化型材料であっても良い。次に、第１の材料層１２０はＵＶ又は熱によって硬化される。第１の材料層１２０は、スクリーン印刷法又はホトリソグラフィ法によって形成されても良い。第１の材料層１２０は、温度等に起因する応力を低減するためのバッファ層として働く。第１の材料層１２０は、シリコンゴム、エポキシ、ＢＣＢ等のＵＶ及び／又は熱硬化材料であっても良い。ベース１００と、ダイ１１０と、第１の材料層１２０とを備える上述の構造１０２は、上向きのダイ１１０を有するウェハと同じに見える。
図４に示すように、第２の材料層１２２が、構造１０２の上に被覆される。第２の材料層１２２の材料は、ＢＣＢ、エポキシ、ＳＩＮＲ３１７０（信越化学工業株式会社製）等のＵＶ硬化型又は熱硬化型材料であっても良い。次に、ダイ１１０のパッド１１６の上の第２の材料層１２２の部分的な領域がホトマスクを用いて除去され、パッド１１６の上に第１の開口１２４を形成する。次に、第２の材料層１２０がＵＶ又は熱によって硬化される。次に、場合によってパッド１１６の表面を清掃するために、プラズマエッチング（RIE）が任意に用いられ、パッド１１６の上に残留物がないことが確認される。
図６に示すように、接触導電層１２６がパッド１１６の上に形成される。接触導電層１２６の望ましい材料はＴｉ、Ｃｕ、又はこれらの組合せである。接触導電層１２６は、たとえば、ＣＶＤ、ＰＶＤ、スパッタ、及び電気めっきの物理的方法、化学的方法、又はこれらの組み合わせによって形成できる。ホトレジスト層１２８が第２の材料層１２２と接触導電層１２６との上に形成され、次にホトレジスト層１２８のファンアウトパターンがホトマスクを用いて現像される。ファンアウトパターンは、パッド１１６から始まり第２の誘電層１２２の表面内部の終点までそれぞれ続く、複数のファンアウト開口を有する。すなわち、二つの隣接するファンアウト開口の終点は、二つの隣接するパッド１１６の間のピッチよりも広いピッチをその間に持つことができる。次に、図７（縦断面図）及び図８（図７のａ―ａ’に沿った横断面図）に示すように、電気めっきによる導電線１３０が接触導電層１２６の上に形成される。導電線１３０の材料は、望ましくは、Ｃｕ、Ｎｉ、Ａｕ、又はこれらの組み合わせである。
図９を参照すると、ホトレジスト層１２８と接触導電層１２６とがエッチングされ、次に分離層１３２が導電線１３０と第２の材料層１２２との上に形成され、第２の開口１３４がホトマスクを用いて導電線１３０の上に形成される。次に、第１の分離層１３２が硬化される。第１の分離層１３２は、回転塗布法又はスクリーン印刷によって形成されても良い。第２の開口１３４の位置は、ダイ１１０又は第１の材料層１２０の上に形成されても良く、それぞれ導電線１３０の終点近傍に形成されることが望ましく、二つの隣接する第２の開口１３４間の適切な距離は、信号結合及び信号インタフェースの問題なしに第２の開口１３４の上にはんだボール１３６を形成できる距離である。
図１０を参照すると、エポキシ層１４０がベース１００の裏側に、すなわちその上にダイ１１０が形成されていないベース１００の表面上に形成される。次に、ホトマスクを用いて、トップマークがエポキシ層１４０上に形成され、エポキシ層１４０が硬化される。あるいは、ステンシルを有するインク印刷、次に熱／ＵＶ硬化を用いて、トップマークを形成する。トップマークは装置名を識別するためのものである。エポキシ層１４０を形成するためのステップは省略されても良い。次に、はんだボール１３６がはんだ開口１３４の上に置かれ、ＩＲリフローを用いてはんだボール１３６と導電線１３０の表面とは結合される。
最後に、上述の構造を有するパッケージ化されたベ−ス１００が切り出し線１３８に沿って切り出され、各々のパッケージ化されたＩＣを分離する。図１１に示したように、パッケージ化されたＩＣは能動素子１４２とダイ１１０とを含んでいても良い。パッケージ化されたＩＣは、図１２で示されたように、隣合せの構造を有する多数のダイであっても良い。
本発明のパッケージプロセスは、積層構造を有する多数のダイを形成するためにも適用できる。図１３を参照すると、分離層１３２又は第２の開口１３４を形成するためのステップの後に、ダイ１１０ａが、ダイ１１０の縦方向に、分離層１３２の上に置かれる。次に、上述のように、第３の材料層１２０ａと、第４の材料層１２２ａと、第２の接触導電層１２６ａとが連続して形成される。第３の材料層１２０ａと、第４の材料層１２２ａと、第１の分離層１３２とをエッチングすることによって、第３の開口が形成される。次に、導電材料１４８が第３の開口の中に置かれ、導電材料１４８が導電線１３０と結合される。導電材料１４８は、はんだであっても良い。次に、上述の図７〜図１０の説明と同様に、第２の導電線１３０ａと、第２の分離層１３２ａと、はんだボール１３６とが連続して形成される。同様に、第３の材料層１２０ａと第４の材料層１２２ａとはＵＶ硬化型又は熱硬化型材料であっても良く、第２の接触導電層１２６ａの望ましい材料はＴｉ、Ｃｕ、又はこれらの組み合わせであり、第２の導電線１３０ａの材料は、望ましくはＣｕ、Ｎｉ、Ａｕ、又はこれらの組み合わせである。図１３は２つのダイを有する積層のパッケージ構造を示すだけであるが、２つより多いダイを有する積層パッケージ構造が上述のように得ることができることは明らかである。
それゆえ、本発明によると、上述のパッケージ構造は、パッケージ構造の２つの隣接するはんだボールの間の適切なピッチを維持することができる。したがって、本発明は、信号結合と信号インタフェースの問題を避けることができる。さらに、本発明はＬＣＤ用のガラス基板も採用すると共に、ガラス基板の寸法は非常に大きく、したがって、本発明はパッケージ構造のコストを下げ、パッケージ構造の歩留まりを上げることが出来る。さらに、本発明のパッケージ寸法は、試験装置、パッケージ装置等に容易に調節することができる。
特定の実施の形態を説明して述べて来たが、もっぱら添付の特許請求の範囲によって限定されたように意図された範囲を逸脱せずに、本技術分野における当業者には種々の変更ができることは明らかだろう。
従来技術における半導体ウェハレベルパッケージの概略図である。 標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。 標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。 標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。 第１の材料層をベースの上に形成する概略図である。 第２の材料層を第１の材料層とダイとの上に形成する概略図である。 第１の開口を形成するために、ダイのパッドの上の第２の材料層の部分的な領域をエッチングする概略図である。 接触導電層を第１の開口の上に形成する概略図である。 ホトレジスト層によって形成されたファンアウトパターンの上に導電層を形成する概略的な横断面図である。 図７のａ−ａ’に沿った、ホトレジスト層によって形成されたファンアウトパターン上の導電性の線を形成する縦断面図である。 分離層を導電性の線と第２の材料層との上に形成する概略図である。 本発明による一つのパッケージ化された構造の概略図である。 本発明によるダイと受動素子とを有する一つのパッケージ化された構造の概略図である。 本発明による二つのダイを有する一つのパッケージ化された構造の概略図である。 本発明による二つのダイを有する一つのパッケージ化された積層構造の概略図である。
符号の説明
１００：分離ベース
１１０：ダイ（第１の複数のダイ）
１１０ａ：ダイ（第２の複数のダイ）
１１６：パッド（第１のパッド）
１１６ａ：パッド（第２のパッド）
１２０：第１の材料層（第１の誘電層）
１２０ａ：第３の材料層
１２２：第２の材料層（第２の誘電層）
１２２ａ：第４の材料層
１２４：第１の開口
１２６：接触導電層（第１の接触導電層）
１２８：第１のホトレジスト層
１３０：導電線（第１の導電線）
１３０ ａ：第２の導電線
１３２：第１の分離層
１３２ａ：第２の分離層
１３４：第２の開口
１３６：はんだボール
１４２：受動素子

Claims (10)

  1. ファンアウト型ウェハレベルパッケージの製造方法であって、
    第１の複数のダイを、分離ベースに接着するステップと、
    第１の材料層を前記分離ベースの上に形成して、前記分離ベースの上の第１の複数のダイの間の空間を充填するステップと、
    前記第１の材料層を硬化するステップと、
    第２の材料層を前記第１の材料層と前記第１の複数のダイとの上に形成するステップと、
    前記第１の複数のダイの第１のパッド上の前記第２の材料層の部分的な領域をエッチングして第１の開口を形成するステップと、
    前記第２の材料層を硬化するステップと、
    前記第１の開口の上に第１の接触導電層を形成して、前記第１のパッドとそれぞれ電気的に結合するステップと、
    第１のホトレジスト層を前記第２の材料層と前記第１の接触導電層との上に形成するステップと、
    前記第１のホトレジスト層の部分的な領域を除去して、第１のファンアウトパターンを形成し、前記第１の接触導電層を露出させるステップと、
    第１の導電線を前記第１のファンアウトパターンの上に形成するステップであって、前記第１の導電線がそれぞれ前記第１の接触導電層と結合されている、ステップと、
    残りのホトレジスト層を除去するステップと、
    第１の分離層を前記第１の導電層と前記第２の材料層との上に形成するステップと、
    前記第１の導電線の上の前記第１の分離層の部分的な領域を除去して、第２の開口を形成するステップと、
    前記第１の分離層を硬化するステップと、
    はんだボールを前記第２の開口上に溶接するステップと、を備える方法。
  2. 前記第１の材料層と前記第１の複数のダイとが同じレベルにあり、
    前記第１の複数のダイが少なくとも２種類のダイを備えており、
    前記第１の複数のダイが加工されたシリコンウェハを切出すことによって形成され、
    前記加工されたシリコンウェハが裏面研磨されて約５０〜３００μｍの厚さとされ、
    前記第１の材料層と前記第２の材料層との材料がＵＶ硬化型の材料と、熱硬化型の材料と、これらの組合せとを備え、
    前記第１の接触導電層がＴｉと、Ｃｕと、これらの組合せとを備え、
    前記第１の導電線がＮｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
    前記分離層がエポキシと、レジンと、これらの組合せとを備え、
    前記分離ベースがガラス、シリコン、セラミック、又は結晶材料であり、
    前記分離ベースが円形の種類又は矩形の種類であり、
    前記第１の接触導電層と前記第１の導電線とが、物理的方法と、化学的方法と、これらの組合せとを備えた形成方法によって形成され、
    前記形成方法がＣＶＤと、ＰＶＤと、スパッタと、電気めっきとを備え、
    前記はんだボールを溶接するステップが、スクリーン印刷方法によって前記第２の開口の上に前記はんだボールを置くサブステップと、ＩＲリフロー方法によって前記はんだボールを前記第１の導電線の表面と結合するサブステップとを備えた、
    請求項１に記載の方法。
  3. 前記はんだボールを溶接するステップの後に、前記ベースを切出して前記第１の複数のダイを分離するステップをさらに備え、
    前記第１の材料層を形成するステップの前に、複数の第１の受動素子を、分離ベースの上の前記第１の複数のダイの間の前記分離ベースに接着させるステップをさらに備え、
    前記第２の材料層の部分的な領域をエッチングするステップの後に、プラズマエッチングを用いることによって、前記第１のパッドの各表面を清掃するステップをさらに備え、
    ベースの裏面上にエポキシ層を形成するステップをさらに備えた、
    請求項１に記載の方法。
  4. 前記第１の分離層の部分的な領域を除去するステップの前に、
    第２の複数のダイを、前記第１の複数のダイの縦方向で、前記第１の分離層に接着するステップと、
    第３の材料層を前記第１の分離層の上に形成して、前記第１の分離層の上の前記第２の複数のダイの間の空間を充填するステップと、
    前記第３の材料層を硬化するステップと、
    前記第３の材料層と前記第２の複数のダイとの上に第４の材料層を形成するステップと、
    前記第２の複数のダイの第２のパッドの上の前記第４の材料層の部分的な領域をエッチングして第３の開口を形成するステップと、
    前記第４の材料層を硬化するステップと、
    第２の接触導電層を前記第３の開口の上に形成して、前記第２のパッドとそれぞれ電気的に結合するステップと、
    前記第４の材料層の部分的な領域と、前記第３の材料層と、前記第１の導電線の上の前記第２の材料層とを除去して、第２の開口を形成するステップと、
    前記開口を導電材料で充填するステップであって、前記導電材料と前記第４の材料層との表面が同じレベルである、ステップと、
    第２のホトレジスト層を、前記第４の材料層と、前記導電材料と、前記第２の接触導電層との上に形成するステップと、
    前記第２のホトレジスト層の部分的な領域を除去するステップであって、第２のファンアウトパターンを形成し、前記第２の接触導電層と前記導電材料とを露出する、ステップと、
    第２の導電線を前記第２のファンアウトパターンの上に形成するステップであって、前記第２の導電線が、対応する前記第２の接触導電層と対応する前記導電材料とに結合している、ステップと、
    残っている前記第２のホトレジスト層を除去するステップと、
    第２の分離層を前記第２の導電線と前記第４の材料層との上に形成するステップと、
    前記第２の導電線の上の前記第２の分離層の部分的な領域を除去して、第３の開口を形成するステップと、
    前記第２の分離層を硬化するステップと、
    前記第３の開口の上にはんだボールを溶接するステップと、をさらに備えた、
    請求項１に記載の方法。
  5. 前記第３の材料層と前記第２の複数のダイの表面とが同じレベルにあり、
    前記第２の複数のダイが少なくとも２種類のダイを備え、
    前記第３の材料層と前記第４の材料層との材料がＵＶ硬化型材料、熱硬化型材料と、これらの組合せとを備え、
    前記第２の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
    前記第２の導電線が、Ｎｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
    前記第２の接触導電層と前記第２の導電線とが、物理的方法と、化学的方法と、これらの組合せとを備えた形成方法によって形成され、
    前記はんだボールを溶接するステップが、スクリーン印刷方法によって前記はんだボールを前記第３の開口の上に置くサブステップと、ＩＲリフロー方法によって前記はんだボールを前記第２の導電線の表面に結合するサブステップとを備えた、
    請求項４に記載の方法。
  6. 前記ベースを切出して、前記第１の複数のダイの１つと前記第２の複数のダイの１つとを有するパッケージ化されたダイに分離するステップと、
    前記第３の材料層を形成するステップの前に、複数の受動素子を、前記第１の分離層の上の前記第２の複数のダイの間の前記分離ベースに接着するステップと、
    前記第４の材料層の部分的な領域をエッチングするステップの後に、前記第２のパッドの各表面をプラズマエッチングによって清掃するステップと、
    をさらに備えた、請求項４に記載の方法。
  7. 分離ベースと、
    前記分離ベースに接着した第１のダイと、
    前記分離ベースの上に形成されると共に、前記分離ベースの上の前記第１のダイを除く空間が充たされている、第１の誘電層と、
    前記第１の誘電層と前記第１のダイとの上に形成された第２の誘電層であって、前記第２の誘電層が前記第１のダイの第１のパッドの上に第１の開口を有する、第２の誘電層と、
    前記第１の開口の上に形成された第１の接触導電層であって、前記第１のパッドとそれぞれ電気的に結合している、第１の接触導電層と
    前記第２の誘電層と対応する前記第１の接触導電層との上に形成された第１の導電線であって、前記第１の導電線が対応する前記第１の接触導電層から対応する第１の終点まで延出されており、前記対応する第１の終点が前記第２の誘電層の表面内にある、第１の導電線と
    前記第１の導電線と前記第２の誘電層との上に形成された第１の分離層であって、前記第１の分離層が前記第１の導電線の上に第２の開口を有する、第１の分離層と、
    前記第２の開口の上に溶接されたはんだボールであって、前記第１の導電線とそれぞれ電気的に結合している、はんだボールと、
    を備えたファンアウト型ウェハレベルパッケージ構造。
  8. 前記第１の誘電層と前記第１のダイとの表面が同じレベルにあり、
    前記第１のダイが加工されたベースを切出すことによって形成され、
    前記加工されたベースが裏面研磨されて、約５０〜３００μｍの厚さにされ、
    前記第１の誘電層と前記第２の誘電層との材料が、ＵＶ硬化型材料と、熱硬化型材料と、これらの組合せとを備え、
    前記第１の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
    前記第１の導電線が、Ｎｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
    前記分離ベースの材料が、ガラス、シリコン、セラミック、又は結晶材料であり、
    前記分離層が、エポキシと、レジンと、これらの組合せとを備え、
    少なくとも１つの受動素子を前記分離ベースの上にさらに備え、
    第２のダイを前記分離ベースの上にさらに備え、
    エポキシ層がベースの裏面上にさらに形成された、
    請求項７に記載のパッケージ構造。
  9. 前記分離ベースと前記第１の誘電層との間に、前記第１のダイの縦方向に接着された第２のダイと、
    前記分離ベースと前記第１の誘電層との間に形成された第３の誘電層と、
    前記第１の誘電層と、前記第３の誘電層と、前記第２のダイとの間に形成された第４の誘電層であって、前記第２の誘電層が、前記第２のダイの第２のパッドの上に第３の開口を有する、第４の誘電層と、
    前記第３の開口の上に形成された第２の接触誘電層であって、前記第２のパッドとそれぞれ電気的に結合されている、第２の接触誘電層と、
    前記第１の誘電層と、前記第４の誘電層と、対応する前記第１の接触導電層との間に形成された第２の導電線であって、前記第２の導電線が、対応する前記第２の接触導電層から対応する第２の終点まで延出されており、前記対応する第２の終点が前記第４の誘電層の表面内にある、第２の導電線と、
    前記第１の導電線と、前記第４の誘電層と、前記第１の誘電層との間に形成された第２の分離層と、
    前記第２の導電線の上の前記第２の分離層と、前記第１の誘電層と、前記第２の誘電層との中に形成された、第４の開口と、
    前記第４の開口内に充填された導電材料であって、前記第１の導電線と前記第２の導電線とそれぞれ電気的な結合をしている、導電材料と、
    を備えた、請求項７に記載のパッケージ構造。
  10. 前記第３の誘電層と前記第２のダイとの表面が同じレベルにあり、
    前記第３の誘電層と前記第４の誘電層との材料がＵＶ硬化型材料と、熱硬化型材料と、これらの組合せとを備え、
    前記第２の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
    前記第２の導電線がＮｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
    少なくとも１つの受動素子を前記分離ベースの上にさらに備えている、
    請求項９に記載のパッケージ構造。
JP2004220573A 2003-12-03 2004-07-28 ファンアウト型ウェハレベルパッケージ構造及びその製造方法 Pending JP2005167191A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/725,933 US7459781B2 (en) 2003-12-03 2003-12-03 Fan out type wafer level package structure and method of the same

Publications (1)

Publication Number Publication Date
JP2005167191A true JP2005167191A (ja) 2005-06-23

Family

ID=34633314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220573A Pending JP2005167191A (ja) 2003-12-03 2004-07-28 ファンアウト型ウェハレベルパッケージ構造及びその製造方法

Country Status (7)

Country Link
US (6) US7459781B2 (ja)
JP (1) JP2005167191A (ja)
KR (1) KR100824160B1 (ja)
CN (1) CN1324667C (ja)
DE (1) DE102004033057A1 (ja)
SG (1) SG114665A1 (ja)
TW (1) TWI244742B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP2009194113A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 集積半導体装置
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2011187551A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
KR20120031423A (ko) 2010-09-24 2012-04-03 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법
KR20120038440A (ko) * 2009-06-12 2012-04-23 3디 플러스 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법
KR101195463B1 (ko) * 2011-02-15 2012-10-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 형성방법
JP2014057058A (ja) * 2012-09-11 2014-03-27 Freescale Semiconductor Inc トレンチバイアを有するマイクロ電子パッケージおよびその製造方法
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
JP2015056458A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
KR20180099531A (ko) 2017-02-27 2018-09-05 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조방법
KR20220004189A (ko) 2019-07-29 2022-01-11 아사히 가세이 가부시키가이샤 네거티브형 감광성 수지 조성물, 폴리이미드의 제조 방법, 경화 릴리프 패턴의 제조 방법, 및 반도체 장치
KR20220088475A (ko) 2020-01-30 2022-06-27 아사히 가세이 가부시키가이샤 네거티브형 감광성 수지 조성물 및 경화 릴리프 패턴의 제조 방법
KR20230113813A (ko) 2021-01-22 2023-08-01 아사히 가세이 가부시키가이샤 감광성 수지 조성물, 그리고 이것을 사용한 폴리이미드경화막의 제조 방법 및 폴리이미드 경화막
KR20230113814A (ko) 2021-01-22 2023-08-01 아사히 가세이 가부시키가이샤 감광성 수지 조성물, 그리고 이것을 사용한 폴리이미드경화막의 제조 방법 및 폴리이미드 경화막
KR20230119185A (ko) 2021-01-12 2023-08-16 아사히 가세이 가부시키가이샤 폴리이미드 전구체 수지 조성물 및 그 제조 방법
JP7462089B1 (ja) 2023-03-13 2024-04-04 株式会社フジクラ 半導体パッケージ及びフェーズドアレイアンテナモジュール

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
DE102004063994B4 (de) * 2004-10-26 2009-01-02 Advanced Chip Engineering Technology Inc. Chipgroße Packungsstruktur
DE102004058413B4 (de) * 2004-10-26 2006-10-19 Advanced Chip Engineering Technology Inc. Verfahren zur Herstellung einer Chipgroßen Packungsstruktur
JP4207917B2 (ja) * 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI277133B (en) * 2005-09-05 2007-03-21 Au Optronics Corp Fan-out wire structure
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
DE102006019244B4 (de) * 2006-04-21 2008-07-03 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7615706B2 (en) * 2006-08-21 2009-11-10 Tpo Displays Corp. Layout of a printed circuit board
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
US7994622B2 (en) * 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
TWI353644B (en) * 2007-04-25 2011-12-01 Ind Tech Res Inst Wafer level packaging structure
CA2687120A1 (en) * 2007-05-08 2008-11-13 Scanimetrics Inc. Ultra high speed signal transmission/reception
US7749810B2 (en) * 2007-06-08 2010-07-06 Analog Devices, Inc. Method of packaging a microchip having a footprint that is larger than that of the integrated circuit
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20110316117A1 (en) * 2007-08-14 2011-12-29 Agency For Science, Technology And Research Die package and a method for manufacturing the die package
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
CN101436553B (zh) * 2007-11-16 2010-06-02 南茂科技股份有限公司 芯片重新配置的封装结构中使用金属凸块的制造方法
CN101436552B (zh) * 2007-11-16 2010-12-08 南茂科技股份有限公司 晶粒重新配置的封装结构中使用网状结构的制造方法
DE102007061161A1 (de) * 2007-12-17 2009-06-18 Advanced Chip Engineering Technology Inc. Elektronische 3D-Packungsstruktur mit einem leitenden Trägersubstrat
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
CN101477955B (zh) * 2008-01-04 2013-04-10 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN101477956B (zh) * 2008-01-04 2012-05-16 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN101488462B (zh) * 2008-01-15 2010-12-08 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
TW200939407A (en) * 2008-03-13 2009-09-16 Chipmos Technologies Inc Multi-chip package structure and the method thereof
US20090230554A1 (en) * 2008-03-13 2009-09-17 Broadcom Corporation Wafer-level redistribution packaging with die-containing openings
US20090236647A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Semiconductor device with capacitor
TWI358808B (en) * 2008-03-20 2012-02-21 Chipmos Technologies Inc Chip package structure and the method thereof
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
CN101567322B (zh) * 2008-04-21 2010-11-17 南茂科技股份有限公司 芯片的封装结构及其封装方法
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
TWI387014B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 具有犧牲基板之晶粒重新配置結構及其封裝方法
TWI387074B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 晶粒堆疊結構及其形成方法
TWI387077B (zh) * 2008-06-12 2013-02-21 Chipmos Technologies Inc 晶粒重新配置之封裝結構及其方法
CN101615583B (zh) * 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法
CN101615584B (zh) * 2008-06-25 2011-06-15 南茂科技股份有限公司 芯片重新配置的封装方法
CN101621041B (zh) * 2008-07-02 2011-03-23 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US9165841B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
CN101604638B (zh) * 2009-06-26 2010-10-06 江阴长电先进封装有限公司 圆片级扇出芯片封装方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8003496B2 (en) * 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8435837B2 (en) 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US20110156239A1 (en) * 2009-12-29 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Method for manufacturing a fan-out embedded panel level package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8241952B2 (en) 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
CN102237330B (zh) * 2010-05-07 2015-08-05 三星电子株式会社 晶片级封装
CN102254834B (zh) * 2010-05-18 2016-04-27 异基因开发有限责任公司 半导体封装结构与方法
JP2012009545A (ja) * 2010-06-23 2012-01-12 Toshiba Corp 半導体装置の製造方法
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8502367B2 (en) 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
DE102010046963A1 (de) * 2010-09-29 2012-03-29 Infineon Technologies Ag Multi-Chip Package
TWI501365B (zh) * 2010-10-13 2015-09-21 Ind Tech Res Inst 封裝單元及其堆疊結構與製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126374A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. 3d system-level packaging methods and structures
US8597986B2 (en) * 2011-09-01 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. System in package and method of fabricating same
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
EP2761653B1 (en) 2011-09-30 2016-05-04 Medtronic Inc. Reconstituted wafer package with a discrete high voltage dice and integrated field plate for high temperature leakage current stability
US8664756B2 (en) 2012-07-24 2014-03-04 Medtronic, Inc. Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
DE112012006409T5 (de) * 2012-05-23 2015-02-26 Intel Corporation Mehrfachstapel-BBUL-Paket
US9345813B2 (en) * 2012-06-07 2016-05-24 Medos International S.A.R.L. Three dimensional packaging for medical implants
KR101452587B1 (ko) * 2012-06-28 2014-10-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이종 집적 기술에 대한 웨이퍼 레벨 패키지의 방법 및 장치
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN103681610B (zh) * 2012-09-04 2017-05-10 旺宏电子股份有限公司 芯片叠层结构及其制造方法
TWI552663B (zh) * 2012-09-07 2016-10-01 環旭電子股份有限公司 電路板系統及其製造方法
CN103681381B (zh) * 2012-09-07 2016-07-06 环旭电子股份有限公司 电路板系统及其制造方法
KR101999262B1 (ko) 2012-09-12 2019-07-12 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20140038116A (ko) * 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US10157876B2 (en) 2012-10-19 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Method of forming inductor with conductive trace
US9761553B2 (en) 2012-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Company Limited Inductor with conductive trace
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9455160B2 (en) 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9685350B2 (en) * 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN103904057B (zh) * 2014-04-02 2016-06-01 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN103904056A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种PoP封装结构及制造工艺
CN104157619B (zh) * 2014-08-22 2016-09-28 山东华芯半导体有限公司 一种新型PoP堆叠封装结构及其制造方法
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN104681456B (zh) * 2015-01-27 2017-07-14 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
CN104795380A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种三维封装结构
CN106298726A (zh) * 2015-05-27 2017-01-04 佳邦科技股份有限公司 半导体封装结构以及半导体封装方法
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
KR102420125B1 (ko) 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
CN105514071B (zh) * 2016-01-22 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
KR102049255B1 (ko) * 2016-06-20 2019-11-28 삼성전자주식회사 팬-아웃 반도체 패키지
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10923417B2 (en) 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US20180374717A1 (en) * 2017-06-23 2018-12-27 Powertech Technology Inc. Semiconductor package and method of forming the same
CN110875294B (zh) * 2018-08-29 2024-01-23 恒劲科技股份有限公司 半导体装置的封装结构及其制造方法
CN112011149A (zh) * 2019-06-01 2020-12-01 南京航空航天大学 一种高介电准晶体复合材料基板及其制备方法
CN112349595A (zh) * 2019-08-09 2021-02-09 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112349601A (zh) * 2019-08-09 2021-02-09 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
US11482480B2 (en) * 2020-03-19 2022-10-25 Advanced Semiconductor Engineering, Inc. Package substrate including an optically-cured dielecetric layer and method for manufacturing the package substrate
US11791281B2 (en) 2020-03-19 2023-10-17 Advanced Semiconductor Engineering, Inc. Package substrate and method for manufacturing the same
CN115101427A (zh) * 2022-08-26 2022-09-23 成都奕斯伟系统集成电路有限公司 芯片封装结构的制造方法及芯片封装结构

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US153194A (en) * 1874-07-21 Improvement in respiring apparatus
US118501A (en) * 1871-08-29 Improvement in machines for undermining coal
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5629835A (en) 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
TW476141B (en) * 1999-02-03 2002-02-11 Toshiba Corp Method of dicing a wafer and method of manufacturing a semiconductor device
JP2000275693A (ja) 1999-03-20 2000-10-06 Natl Space Development Agency Of Japan 光機能素子
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP2001320015A (ja) * 2000-05-12 2001-11-16 Sony Corp 半導体装置およびその製造方法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2002076196A (ja) * 2000-08-25 2002-03-15 Nec Kansai Ltd チップ型半導体装置及びその製造方法
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
CN1230897C (zh) * 2002-01-10 2005-12-07 育霈科技股份有限公司 半导体封装结构及其制造方法
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
CN1181525C (zh) * 2002-01-17 2004-12-22 裕沛科技股份有限公司 一种晶圆型态扩散型封装系统
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
CN1215541C (zh) * 2002-03-20 2005-08-17 育霈科技股份有限公司 一种晶片型态封装及其制作方法
TW543125B (en) 2002-05-15 2003-07-21 Advanced Chip Eng Tech Inc Fan-out type wafer level package and the method of the same
TWI234253B (en) 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP2004140037A (ja) 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
TWI221327B (en) 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
TWI225670B (en) 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
JP4204989B2 (ja) 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7208344B2 (en) * 2004-03-31 2007-04-24 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
JP2005332896A (ja) 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
US7041576B2 (en) 2004-05-28 2006-05-09 Freescale Semiconductor, Inc. Separately strained N-channel and P-channel transistors
DE102004041888B4 (de) 2004-08-30 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
JP2006173232A (ja) 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP2009194113A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 集積半導体装置
JP4504434B2 (ja) * 2008-02-14 2010-07-14 株式会社東芝 集積半導体装置
US8008760B2 (en) 2008-02-14 2011-08-30 Kabushiki Kaisha Toshiba Integrated semiconductor device
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
KR101695047B1 (ko) * 2009-06-12 2017-01-10 3디 플러스 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법
KR20120038440A (ko) * 2009-06-12 2012-04-23 3디 플러스 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법
JP2012529762A (ja) * 2009-06-12 2012-11-22 トロワデー、プリュ 再構築ウエハの生産中にチップを位置付けするための方法
JP2011187551A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
KR20160084344A (ko) 2010-09-24 2016-07-13 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법
KR20120031423A (ko) 2010-09-24 2012-04-03 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법
KR101195463B1 (ko) * 2011-02-15 2012-10-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 형성방법
JP2014057058A (ja) * 2012-09-11 2014-03-27 Freescale Semiconductor Inc トレンチバイアを有するマイクロ電子パッケージおよびその製造方法
JP2015056458A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
KR20180099531A (ko) 2017-02-27 2018-09-05 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 장치의 제조방법
KR20220004189A (ko) 2019-07-29 2022-01-11 아사히 가세이 가부시키가이샤 네거티브형 감광성 수지 조성물, 폴리이미드의 제조 방법, 경화 릴리프 패턴의 제조 방법, 및 반도체 장치
KR20220088475A (ko) 2020-01-30 2022-06-27 아사히 가세이 가부시키가이샤 네거티브형 감광성 수지 조성물 및 경화 릴리프 패턴의 제조 방법
KR20230119185A (ko) 2021-01-12 2023-08-16 아사히 가세이 가부시키가이샤 폴리이미드 전구체 수지 조성물 및 그 제조 방법
KR20230113813A (ko) 2021-01-22 2023-08-01 아사히 가세이 가부시키가이샤 감광성 수지 조성물, 그리고 이것을 사용한 폴리이미드경화막의 제조 방법 및 폴리이미드 경화막
KR20230113814A (ko) 2021-01-22 2023-08-01 아사히 가세이 가부시키가이샤 감광성 수지 조성물, 그리고 이것을 사용한 폴리이미드경화막의 제조 방법 및 폴리이미드 경화막
JP7462089B1 (ja) 2023-03-13 2024-04-04 株式会社フジクラ 半導体パッケージ及びフェーズドアレイアンテナモジュール

Also Published As

Publication number Publication date
KR100824160B1 (ko) 2008-04-21
TW200520190A (en) 2005-06-16
DE102004033057A1 (de) 2005-06-30
US20060091514A1 (en) 2006-05-04
US20050236696A1 (en) 2005-10-27
US20090051025A1 (en) 2009-02-26
US20070059866A1 (en) 2007-03-15
US20050124093A1 (en) 2005-06-09
TWI244742B (en) 2005-12-01
KR20050053476A (ko) 2005-06-08
US7557437B2 (en) 2009-07-07
US7459781B2 (en) 2008-12-02
US7196408B2 (en) 2007-03-27
CN1324667C (zh) 2007-07-04
US7262081B2 (en) 2007-08-28
US20080105967A1 (en) 2008-05-08
US7667318B2 (en) 2010-02-23
SG114665A1 (en) 2005-09-28
CN1624888A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
JP2005167191A (ja) ファンアウト型ウェハレベルパッケージ構造及びその製造方法
US7514767B2 (en) Fan out type wafer level package structure and method of the same
KR100600304B1 (ko) 이미지 센서 모듈, 및 웨이퍼 레벨 패키지 제조 방법
KR100609201B1 (ko) 칩-사이즈 패키지 구조체 및 그 제조 방법
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US20050121771A1 (en) Integrated chip package structure using metal substrate and method of manufacturing the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
KR20080008255A (ko) 이미지 센서 모듈
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN111199924A (zh) 半导体封装结构及其制作方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2011124297A (ja) 半導体装置形成用基板および半導体装置の製造方法
JP4817548B2 (ja) 半導体装置およびその接続構造
JP4297153B2 (ja) 半導体装置の製造方法
JP2005302986A (ja) 半導体装置、その製造方法及びその実装構造、並びにリードフレーム
JP2011142247A (ja) 半導体装置およびその製造方法
JP2006186019A (ja) 回路装置およびその製造方法
JP2005285928A (ja) 半導体実装体及びその製造方法
JP2011171350A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616