TW201523792A - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TW201523792A
TW201523792A TW102145517A TW102145517A TW201523792A TW 201523792 A TW201523792 A TW 201523792A TW 102145517 A TW102145517 A TW 102145517A TW 102145517 A TW102145517 A TW 102145517A TW 201523792 A TW201523792 A TW 201523792A
Authority
TW
Taiwan
Prior art keywords
wafer
package structure
layer
metal
electrical contact
Prior art date
Application number
TW102145517A
Other languages
English (en)
Other versions
TWI518844B (zh
Inventor
張宏達
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102145517A priority Critical patent/TWI518844B/zh
Priority to CN201410006459.2A priority patent/CN104716119B/zh
Priority to US14/273,952 priority patent/US9425119B2/en
Publication of TW201523792A publication Critical patent/TW201523792A/zh
Application granted granted Critical
Publication of TWI518844B publication Critical patent/TWI518844B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/0061—Electrical connection means
    • G01L19/0069—Electrical connection means from the sensor to its support
    • G01L19/0076—Electrical connection means from the sensor to its support using buried connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/147—Details about the mounting of the sensor to support or covering means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種封裝結構及其製法，該封裝結構係包括晶圓、晶片、封裝層、子金屬線與通孔，該晶圓係具有相對之第一表面與第二表面，並於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點，該晶片係具有相對之第三表面與第四表面，該第三表面上具有金屬層，該第四表面上具有凹部與密封環，該晶片係以其密封環接置於該第一表面上，該電性接點位於該密封環之外，該封裝層係形成於該第一表面上，該子金屬線係嵌埋於該封裝層中，且該子金屬線之兩端係分別連接該電性接點與外露於該封裝層之頂面，該通孔係貫穿該晶圓且連通該凹部。本發明能節省生產成本與縮小體積。

Description

封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System，簡稱MEMS)是一種兼具電子與機械功能的微小裝置，在製造上乃藉由各種微細加工技術來達成，一般來說，微機電系統係將微機電元件設置於基板的表面上，並以保護罩或底膠進行封裝保護，俾使內部之微機電元件不受外界環境的破壞，而得到一具微機電元件之封裝結構。
請參閱第1圖，係習知具微機電元件之封裝結構之剖視圖。如圖所示，習知之具微機電元件之封裝結構係將例如為壓力感測元件的微機電元件11接置於平面柵格陣列(land grid array，簡稱LGA)型態之基板10上，並利用打線方式從微機電元件11之電性連接端111電性連接至該LGA基板10之電性連接端101，而使該微機電元件11與基板10電性連接，最終再於封裝基板10表面形成金屬蓋12，以將該微機電元件11包覆於其中，而該金屬蓋12係用以保護該微機電元件11不受外界環境之污染破壞，而該微機 電元件封裝結構之缺點為體積過大，無法符合終端產品輕薄短小之需求。
請參閱第2圖，為了縮小具微機電壓力感測元件之整體封裝結構體積，業界又於西元2005年申請一晶圓級壓力感測封裝結構之專利案(公開號為US 2006/0185429)，該封裝結構係將例如為壓力感測元件的微機電元件21直接製作於矽基板23上，最後並藉由陽極接合(anodic bonding)於該微機電元件21上接合玻璃蓋體24。
惟，於該矽基板23中形成感測腔體231及貫通矽基板23兩表面之通孔232，因此需要使用矽貫孔(Through Silicon Via，簡稱TSV)技術，而該技術係應用氫氧化鉀(KOH)作為蝕刻劑以形成通孔或凹槽。
相較於前述第一種習知技術結構，第2006/0185429號專利所揭示之結構雖可大幅縮小具微機電元件之封裝結構之整體體積，但是以矽貫孔(TSV)技術形成通孔及凹槽的製程不僅價格昂貴，且技術精密度要求亦高，故將微機電元件封裝結構以晶圓製程製作，雖可得到尺寸較小之封裝件，但該技術複雜且耗費成本甚鉅。
因此，如何避免上述習知技術中之種種問題，俾使具微機電元件之封裝結構的製造成本與體積減少，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之第一晶圓、以及一具有相對之第三表面與第四表面之晶片，該第一晶圓於第 一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點，該晶片之第三表面上具有金屬層，該晶片之第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該第一晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；以第一金屬線連接該電性接點與該金屬層；於該第一晶圓之第一表面上形成封裝層，以包覆該晶片、電性接點與第一金屬線；從該封裝層的頂面移除部分厚度的該封裝層、與部分該第一金屬線，以構成一端外露且連接該電性接點的子金屬線；以及形成貫穿該第一晶圓之第一表面與第二表面且連通該凹部的通孔。
本發明提供另一種封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之第一晶圓、一具有相對之第三表面與第四表面之晶片、以及蓋板，該第一晶圓於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點，該晶片之第三表面上具有電極墊，該晶片之第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該第一晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外，且該蓋板設於該晶片之第三表面上，該蓋板之頂面上並具有金屬層；以第一金屬線連接該電性接點與該金屬層，並以第二金屬線連接該電性接點與該電極墊；於該第一晶圓之第一表面上形成封裝層，以包覆該晶片、蓋板、電性接點與第一金屬線；從該封裝層的頂面移除部分厚度的該封裝層、與部分該第一金屬線，以構成一端外露且連接該電性接點的子金屬線；以及形成貫穿該第一晶圓之第一表面與第二表面且連通該凹部的通孔。
於前述之製法中，於形成該通孔後，復包括切單步驟，且準備該第一晶圓與晶片之步驟係包括：準備該第一晶圓與設於其上的第二晶圓；薄化該第二晶圓；於該第二晶圓上形成該金屬層；以及移除部分該第二晶圓以構成該晶片。
於本發明之製法中，於構成該子金屬線後，復包括於該封裝層上形成電性連接該子金屬線的線路重佈層，於形成該通孔前，復包括於該線路重佈層上接置承載板，並於形成該通孔後，移除該承載板，且該承載板之材料係呈透明。
所述之製法中，於形成該通孔後，復包括於該線路重佈層上形成複數電性連接該子金屬線的導電元件，該密封環之材質為高分子、共晶金屬合金或玻璃粉，該第一晶圓係為壓力感測器晶圓或溫度感測器晶圓，且該晶片係為動作感測器。
本發明復提供一種封裝結構，係包括：晶圓，係具有相對之第一表面與第二表面，並於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點；晶片，係具有相對之第三表面與第四表面，該第三表面上具有金屬層，該第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；封裝層，係形成於該晶圓之第一表面上，以包覆該晶片與電性接點；子金屬線，係嵌埋於該封裝層中，且該子金屬線之兩端係分別連接該電性接點與外露於該封裝層之頂面；以及通孔，係貫穿該晶圓之第一表面與第二表面，且連通該凹部。
本發明復提供另一種封裝結構，係包括：晶圓，係具有相對之第一表面與第二表面，並於第一表面具有凹槽、封閉該凹槽之 開口端的薄膜及電性接點；晶片，係具有相對之第三表面與第四表面，該第三表面上具有電極墊，該第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；蓋板，係設於該晶片之第三表面上，且該蓋板之頂面上具有金屬層；封裝層，係形成於該晶圓之第一表面上，以包覆該晶片與電性接點；子金屬線，係嵌埋於該封裝層中，且該子金屬線之兩端係分別連接該電性接點與外露於該封裝層之頂面；金屬線，係嵌埋於該封裝層中，且連接該電性接點與該電極墊；以及通孔，係貫穿該晶圓之第一表面與第二表面，且連通該凹部。
依前所述之封裝結構，復包括線路重佈層，係形成於該封裝層上，且電性連接該子金屬線，且復包括複數導電元件，係形成於該線路重佈層上，且電性連接該子金屬線。
於本發明之封裝結構中，該晶圓係為壓力感測器晶圓或溫度感測器晶圓，該晶片係為動作感測器，且該密封環之材質為高分子、共晶金屬合金或玻璃粉。
由上可知，本發明係無需製作貫穿矽基板之開孔，故無需購買用以製作矽貫孔的設備，而能降低生產成本；此外，本發明可同時將兩種感測器整合成一系統級封裝件，而能達成低功耗、低成本及高效能之要求；再者，本發明之封裝結構的體積亦符合輕薄短小趨勢。
10‧‧‧基板
101‧‧‧電性連接端
11、21‧‧‧微機電元件
111‧‧‧電性連接端
12‧‧‧金屬蓋
23‧‧‧矽基板
231‧‧‧感測腔體
232、303‧‧‧通孔
24‧‧‧玻璃蓋體
30‧‧‧第一晶圓
30a‧‧‧第一表面
30b‧‧‧第二表面
300‧‧‧凹槽
3001‧‧‧下電極
301‧‧‧薄膜
3011‧‧‧上電極
302‧‧‧電性接點
31‧‧‧第二晶圓
31’、41‧‧‧晶片
31a、41a‧‧‧第三表面
31b、41b‧‧‧第四表面
310、410‧‧‧凹部
311、412‧‧‧密封環
312、421‧‧‧金屬層
32‧‧‧第一金屬線
32’‧‧‧子金屬線
33‧‧‧封裝層
34‧‧‧線路重佈層
35‧‧‧黏著層
36‧‧‧承載板
37‧‧‧導電元件
3、4‧‧‧封裝結構
411‧‧‧電極墊
42‧‧‧蓋板
43‧‧‧第二金屬線
第1圖係一種習知具微機電元件之封裝結構之剖視圖；第2圖係另一種習知具微機電元件之封裝結構之剖視圖； 第3A至3J圖係本發明之封裝結構及其製法的第一實施例之剖視圖；以及第4A至4I圖係本發明之封裝結構及其製法的第二實施例之剖視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「端」、「周緣」、「外」、「頂」及「底」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
請參閱第3A至3J圖，係本發明之封裝結構及其製法的第一實施例之剖視圖。
首先，如第3A圖所示，提供一具有相對之第一表面30a與第二表面30b之第一晶圓30，該第一晶圓30於第一表面30a具有凹槽300、封閉該凹槽300之開口端的薄膜301及電性接點302，該 薄膜301中與該凹槽300底部係分別形成有上電極3011與下電極3001，該第一晶圓30可為具微機電元件之壓力感測器晶圓或溫度感測器晶圓，封閉之該凹槽300係可呈真空狀態。
如第3B圖所示，於該第一晶圓30上接置一具有相對之第三表面31a與第四表面31b之第二晶圓31，該第二晶圓31之第四表面31b上具有凹部310、與對應位於該凹部310周緣的密封環311，該第二晶圓31係以其密封環311圍住該第一晶圓30之薄膜301之方式接置於該第一表面30a上，而令該電性接點302位於該密封環311之外，該密封環311之材質可為高分子(polymer)、共晶金屬合金(eutectic metal alloy)或玻璃粉(glass frit)。
如第3C圖所示，以例如研磨方式薄化該第二晶圓31，由於該第二晶圓31之基材本身不利於打線步驟，所以於該第二晶圓31之第三表面31a上形成金屬層312，以藉由該金屬層312供後續打線之用，再以例如蝕刻之方式移除部分該第二晶圓31以構成晶片31’。
如第3D圖所示，以第一金屬線32連接該電性接點302與該金屬層312。
如第3E圖所示，於該第一晶圓30之第一表面30a上形成封裝層33，以包覆該晶片31’、電性接點302與第一金屬線32。
如第3F圖所示，以例如研磨方式從該封裝層33的頂面移除部分厚度的該封裝層33、與部分該第一金屬線32，以構成一端外露且連接該電性接點302的子金屬線32’。於本實施例中，復移除該金屬層312且外露該晶片31’，但其並非必要之步驟。
如第3G圖所示，於該封裝層33上形成電性連接該子金屬線 32’的線路重佈層34，以達到電性連接墊的扇出(fan out)或扇入(fan in)之需求。
如第3H圖所示，藉由黏著層35於該線路重佈層34上接置承載板36，該承載板36之材料係呈透明，並翻轉使該承載板36朝下，再利用雙面對準儀(double side aligner)(未圖示)輔助進行定位與曝光，且以例如深反應式離子蝕刻(DRIE)之乾蝕刻技術形成貫穿該第一晶圓30之第一表面30a與第二表面30b且連通該凹部310的通孔303；於形成該通孔303前，亦可視需要先研磨移除部分厚度之該第一晶圓30(未圖示此情況)。
如第3I圖所示，移除該黏著層35與承載板36。
如第3J圖所示，於該線路重佈層34上形成複數電性連接該子金屬線32’的導電元件37，該導電元件37可例如為銲球，並進行切單製程，以得到複數封裝結構3。
第二實施例
請參閱第4A至4I圖，係本發明之封裝結構及其製法的第二實施例之剖視圖。
首先，如第4A圖所示，提供一具有相對之第一表面30a與第二表面30b之第一晶圓30，該第一晶圓30於第一表面30a具有凹槽300、封閉該凹槽300之開口端的薄膜301及電性接點302，該薄膜301中與該凹槽300底部係分別形成有上電極3011與下電極3001，該第一晶圓30可為壓力感測器晶圓或溫度感測器晶圓，封閉之該凹槽300係可呈真空狀態。
如第4B圖所示，於該第一晶圓30上接置一晶片41與設於該晶片41上的蓋板42，該晶片41可為動作感測器(motion sensor)，該晶片41之頂面具有電極墊411，該晶片41之底面具有凹部410與對應位於該凹部410周緣的密封環412，由於該蓋板42之基材本身不利於打線步驟，所以該蓋板42之頂面具有金屬層421，以藉由該金屬層421供後續打線之用，該晶片41係以其密封環412圍住該第一晶圓30之薄膜301之方式接置於該第一表面30a上，而令該電性接點302位於該密封環412之外，該密封環412之材質可為高分子(polymer)、共晶金屬合金(eutectic metal alloy)或玻璃粉(glass frit)。
如第4C圖所示，以第一金屬線32連接該電性接點302與該金屬層421，並以第二金屬線43連接該電性接點302與該電極墊411。
如第4D圖所示，於該第一晶圓30之第一表面30a上形成封裝層33，以包覆該晶片41、蓋板42、電性接點302、第一金屬線32與第二金屬線43。
如第4E圖所示，以例如研磨方式從該封裝層33的頂面移除部分厚度的該封裝層33、與部分該第一金屬線32，以構成一端外露且連接該電性接點302的子金屬線32’。於本實施例中，復移除該金屬層421且外露該蓋板42，但其並非必要之步驟。
如第4F圖所示，於該封裝層33上形成電性連接該子金屬線32’的線路重佈層34，以達到電性連接墊的扇出(fan out)或扇入(fan in)之需求。
如第4G圖所示，藉由黏著層35於該線路重佈層34上接置承載板36，該承載板36之材料係呈透明，並翻轉使該承載板36朝下，再利用雙面對準儀(double side aligner)(未圖示)輔助進行定位 與曝光，且以例如深反應式離子蝕刻(DRIE)之乾蝕刻技術形成貫穿該第一晶圓30之第一表面30a與第二表面30b且連通該凹部310的通孔303；於形成該通孔303前，亦可視需要先研磨移除部分厚度之該第一晶圓30(未圖示此情況)。
如第4H圖所示，移除該黏著層35與承載板36。
如第4I圖所示，於該線路重佈層34上形成複數電性連接該子金屬線32’的導電元件37，該導電元件37可例如為銲球，並進行切單製程，以得到複數封裝結構4。
本發明復提供一種封裝結構3，係包括：第一晶圓30，係具有相對之第一表面30a與第二表面30b，並於第一表面30a具有凹槽300、封閉該凹槽300之開口端的薄膜301及電性接點302；晶片31’，係具有相對之第三表面31a與第四表面31b，該第三表面31a上具有金屬層312，該第四表面31b上具有凹部310、與對應位於該凹部310周緣的密封環311，該晶片31’係以其密封環311圍住該第一晶圓30之薄膜301之方式接置於該第一表面30a上，而令該電性接點302位於該密封環311之外；封裝層33，係形成於該第一晶圓30之第一表面30a上，以包覆該晶片31’與電性接點302；子金屬線32’，係嵌埋於該封裝層33中，且該子金屬線32’之兩端係分別連接該電性接點302與外露於該封裝層33之頂面；以及通孔303，係貫穿該第一晶圓30之第一表面30a與第二表面30b，且連通該凹部310。
本發明復提供另一種封裝結構4，係包括：第一晶圓30，係具有相對之第一表面30a與第二表面30b，並於第一表面30a具有凹槽300、封閉該凹槽300之開口端的薄膜301及電性接點302； 晶片41，係具有相對之第三表面41a與第四表面41b，該第三表面41a上具有電極墊411，該第四表面41b上具有凹部410、與對應位於該凹部410周緣的密封環412，該晶片41係以其密封環412圍住該第一晶圓30之薄膜301之方式接置於該第一表面30a上，而令該電性接點302位於該密封環412之外；蓋板42，係設於該晶片41之第三表面41a上，且該蓋板42之頂面上具有金屬層421；封裝層33，係形成於該第一晶圓30之第一表面30a上，以包覆該晶片41與電性接點302；子金屬線32’，係嵌埋於該封裝層33中，且該子金屬線32’之兩端係分別連接該電性接點302與外露於該封裝層33之頂面；第二金屬線43，係嵌埋於該封裝層33中，且連接該電性接點302與該電極墊411；以及通孔303，係貫穿該第一晶圓30之第一表面30a與第二表面30b，且連通該凹部410。
依前所述之封裝結構，復包括線路重佈層34，係形成於該封裝層33上，且電性連接該子金屬線32’，並復包括複數導電元件37，係形成於該線路重佈層34上，且電性連接該子金屬線32’。
於本發明之封裝結構中，該第一晶圓30係為壓力感測器晶圓或溫度感測器晶圓，該晶片42係為動作感測器(motion sensor)，且該密封環311、412之材質為高分子(polymer)、共晶金屬合金(eutectic metal alloy)或玻璃粉(glass frit)。
綜上所述，本發明之封裝結構及其製法係無需製作貫穿矽基板之開孔，故無需購買用以製作矽貫孔(TSV)的設備，而可降低生產成本；此外，本發明可同時將兩種感測器(例如壓力感測器與動作感測器)整合成一系統級封裝件(System in Package，SiP)，而能達成低功耗、低成本及高效能之要求；再者，本發明之封裝結構 的體積亦符合輕薄短小趨勢。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
30‧‧‧第一晶圓
30a‧‧‧第一表面
30b‧‧‧第二表面
300‧‧‧凹槽
3001‧‧‧下電極
301‧‧‧薄膜
3011‧‧‧上電極
302‧‧‧電性接點
303‧‧‧通孔
31’‧‧‧晶片
310‧‧‧凹部
311‧‧‧密封環
32’‧‧‧子金屬線
33‧‧‧封裝層
34‧‧‧線路重佈層
37‧‧‧導電元件
3‧‧‧封裝結構

Claims (30)

  1. 一種封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之第一晶圓、以及一具有相對之第三表面與第四表面之晶片，該第一晶圓於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點，該晶片之第三表面上具有金屬層，該晶片之第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該第一晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；以第一金屬線連接該電性接點與該金屬層；於該第一晶圓之第一表面上形成封裝層，以包覆該晶片、電性接點與第一金屬線；從該封裝層的頂面移除部分厚度的該封裝層、與部分該第一金屬線，以構成一端外露且連接該電性接點的子金屬線；以及形成貫穿該第一晶圓之第一表面與第二表面且連通該凹部的通孔。
  2. 如申請專利範圍第1項所述之封裝結構之製法，於形成該通孔後，復包括切單步驟。
  3. 如申請專利範圍第1項所述之封裝結構之製法，其中，準備該第一晶圓與晶片之步驟係包括：準備該第一晶圓與設於其上的第二晶圓；薄化該第二晶圓；於該第二晶圓上形成該金屬層；以及 移除部分該第二晶圓以構成該晶片。
  4. 如申請專利範圍第1項所述之封裝結構之製法，於構成該子金屬線後，復包括於該封裝層上形成電性連接該子金屬線的線路重佈層。
  5. 如申請專利範圍第4項所述之封裝結構之製法，於形成該通孔前，復包括於該線路重佈層上接置承載板，並於形成該通孔後，移除該承載板。
  6. 如申請專利範圍第5項所述之封裝結構之製法，其中，該承載板之材料係呈透明。
  7. 如申請專利範圍第4項所述之封裝結構之製法，於形成該通孔後，復包括於該線路重佈層上形成複數電性連接該子金屬線的導電元件。
  8. 如申請專利範圍第1項所述之封裝結構之製法，其中，該密封環之材質為高分子、共晶金屬合金或玻璃粉。
  9. 如申請專利範圍第1項所述之封裝結構之製法，其中，該第一晶圓係為壓力感測器晶圓或溫度感測器晶圓。
  10. 一種封裝結構之製法，係包括：準備一具有相對之第一表面與第二表面之第一晶圓、一具有相對之第三表面與第四表面之晶片、以及蓋板，該第一晶圓於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點，該晶片之第三表面上具有電極墊，該晶片之第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該第一晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外，且該蓋板設於該晶片之第三表面 上，該蓋板之頂面上並具有金屬層；以第一金屬線連接該電性接點與該金屬層，並以第二金屬線連接該電性接點與該電極墊；於該第一晶圓之第一表面上形成封裝層，以包覆該晶片、蓋板、電性接點與第一金屬線；從該封裝層的頂面移除部分厚度的該封裝層、與部分該第一金屬線，以構成一端外露且連接該電性接點的子金屬線；以及形成貫穿該第一晶圓之第一表面與第二表面且連通該凹部的通孔。
  11. 如申請專利範圍第10項所述之封裝結構之製法，於形成該通孔後，復包括切單步驟。
  12. 如申請專利範圍第10項所述之封裝結構之製法，其中，準備該第一晶圓與晶片之步驟係包括：準備該第一晶圓與設於其上的第二晶圓；薄化該第二晶圓；於該第二晶圓上形成該金屬層；以及移除部分該第二晶圓以構成該晶片。
  13. 如申請專利範圍第10項所述之封裝結構之製法，於構成該子金屬線後，復包括於該封裝層上形成電性連接該子金屬線的線路重佈層。
  14. 如申請專利範圍第13項所述之封裝結構之製法，於形成該通孔前，復包括於該線路重佈層上接置承載板，並於形成該通孔後，移除該承載板。
  15. 如申請專利範圍第14項所述之封裝結構之製法，其中，該承載板之材料係呈透明。
  16. 如申請專利範圍第13項所述之封裝結構之製法，於形成該通孔後，復包括於該線路重佈層上形成複數電性連接該子金屬線的導電元件。
  17. 如申請專利範圍第10項所述之封裝結構之製法，其中，該密封環之材質為高分子、共晶金屬合金或玻璃粉。
  18. 如申請專利範圍第10項所述之封裝結構之製法，其中，該第一晶圓係為壓力感測器晶圓或溫度感測器晶圓。
  19. 如申請專利範圍第10項所述之封裝結構之製法，其中，該晶片係為動作感測器。
  20. 一種封裝結構，係包括：晶圓，係具有相對之第一表面與第二表面，並於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點；晶片，係具有相對之第三表面與第四表面，該第三表面上具有金屬層，該第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；封裝層，係形成於該晶圓之第一表面上，以包覆該晶片與電性接點；子金屬線，係嵌埋於該封裝層中，且該子金屬線之兩端係分別連接該電性接點與外露於該封裝層之頂面；以及通孔，係貫穿該晶圓之第一表面與第二表面，且連通該凹部。
  21. 如申請專利範圍第20項所述之封裝結構，復包括線路重佈層，係形成於該封裝層上，且電性連接該子金屬線。
  22. 如申請專利範圍第21項所述之封裝結構，復包括複數導電元件，係形成於該線路重佈層上，且電性連接該子金屬線。
  23. 如申請專利範圍第20項所述之封裝結構，其中，該晶圓係為壓力感測器晶圓或溫度感測器晶圓。
  24. 如申請專利範圍第20項所述之封裝結構，其中，該密封環之材質為高分子、共晶金屬合金或玻璃粉。
  25. 一種封裝結構，係包括：晶圓，係具有相對之第一表面與第二表面，並於第一表面具有凹槽、封閉該凹槽之開口端的薄膜及電性接點；晶片，係具有相對之第三表面與第四表面，該第三表面上具有電極墊，該第四表面上具有凹部、與對應位於該凹部周緣的密封環，該晶片係以其密封環圍住該晶圓之薄膜之方式接置於該第一表面上，而令該電性接點位於該密封環之外；蓋板，係設於該晶片之第三表面上，且該蓋板之頂面上具有金屬層；封裝層，係形成於該晶圓之第一表面上，以包覆該晶片與電性接點；子金屬線，係嵌埋於該封裝層中，且該子金屬線之兩端係分別連接該電性接點與外露於該封裝層之頂面；金屬線，係嵌埋於該封裝層中，且連接該電性接點與該電極墊；以及通孔，係貫穿該晶圓之第一表面與第二表面，且連通該凹 部。
  26. 如申請專利範圍第25項所述之封裝結構，復包括線路重佈層，係形成於該封裝層上，且電性連接該子金屬線。
  27. 如申請專利範圍第26項所述之封裝結構，復包括複數導電元件，係形成於該線路重佈層上，且電性連接該子金屬線。
  28. 如申請專利範圍第25項所述之封裝結構，其中，該晶圓係為壓力感測器晶圓或溫度感測器晶圓。
  29. 如申請專利範圍第25項所述之封裝結構，其中，該晶片係為動作感測器。
  30. 如申請專利範圍第25項所述之封裝結構，其中，該密封環之材質為高分子、共晶金屬合金或玻璃粉。
TW102145517A 2013-12-11 2013-12-11 封裝結構及其製法 TWI518844B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102145517A TWI518844B (zh) 2013-12-11 2013-12-11 封裝結構及其製法
CN201410006459.2A CN104716119B (zh) 2013-12-11 2014-01-07 封装结构及其制法
US14/273,952 US9425119B2 (en) 2013-12-11 2014-05-09 Package structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145517A TWI518844B (zh) 2013-12-11 2013-12-11 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201523792A true TW201523792A (zh) 2015-06-16
TWI518844B TWI518844B (zh) 2016-01-21

Family

ID=53271928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145517A TWI518844B (zh) 2013-12-11 2013-12-11 封裝結構及其製法

Country Status (3)

Country Link
US (1) US9425119B2 (zh)
CN (1) CN104716119B (zh)
TW (1) TWI518844B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8832283B1 (en) * 2010-09-16 2014-09-09 Google Inc. Content provided DNS resolution validation and use
US9305852B1 (en) * 2014-11-11 2016-04-05 Texas Instruments Incorporated Silicon package for embedded electronic system having stacked semiconductor chips
US9640519B2 (en) * 2014-11-11 2017-05-02 Texas Instruments Incorporated Photo-sensitive silicon package embedding self-powered electronic system
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
CN107140598B (zh) * 2017-03-24 2018-12-07 苏州敏芯微电子技术股份有限公司 一种微机电系统及其制备方法
DE102017212422A1 (de) 2017-07-20 2019-01-24 Robert Bosch Gmbh Drucksensoranordnung und Verfahren zu deren Herstellung
DE102017212838A1 (de) 2017-07-26 2019-01-31 Robert Bosch Gmbh Drucksensoranordnung, Messvorrichtung und Verfahren zu deren Herstellung
US20220009768A1 (en) * 2020-07-12 2022-01-13 xMEMS Labs, Inc. Sound producing package structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834383B2 (ja) * 2010-06-01 2015-12-24 船井電機株式会社 マイクロホンユニット及びそれを備えた音声入力装置
TWI421955B (zh) * 2010-06-30 2014-01-01 矽品精密工業股份有限公司 具壓力感測器之微機電結構及其製法
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TW201349414A (zh) * 2012-05-29 2013-12-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Also Published As

Publication number Publication date
TWI518844B (zh) 2016-01-21
CN104716119A (zh) 2015-06-17
US9425119B2 (en) 2016-08-23
CN104716119B (zh) 2017-08-25
US20150162264A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI518844B (zh) 封裝結構及其製法
TWI409885B (zh) 具微機電元件之封裝結構及其製法
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
TWI417973B (zh) 具微機電元件之封裝結構之製法
US8215176B2 (en) Pressure sensor for harsh media sensing and flexible packaging
US8698292B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
KR101482720B1 (ko) 실리콘 압력센서의 패키지구조
WO2010004766A1 (ja) Ｍｅｍｓデバイス
US20120266684A1 (en) Sensor device with sealing structure
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
CN102759636B (zh) 一种电容式mems加速度计及制造方法
US10266392B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
TWI455265B (zh) 具微機電元件之封裝結構及其製法
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
CN107892268B (zh) 压力传感器及其制造方法
EP2830989B1 (en) Cavity package design
TW202106605A (zh) 感測器及其封裝組件
TWM506374U (zh) 立體聲陣列式微機電麥克風封裝結構
TWI581374B (zh) 凹穴封裝設計
US20190010046A1 (en) Packaging structure and packaging method of mems chip and asic chip
CN203373144U (zh) 微电子机械系统芯片的封装结构