TWI581374B - 凹穴封裝設計 - Google Patents

凹穴封裝設計 Download PDF

Info

Publication number
TWI581374B
TWI581374B TW102112582A TW102112582A TWI581374B TW I581374 B TWI581374 B TW I581374B TW 102112582 A TW102112582 A TW 102112582A TW 102112582 A TW102112582 A TW 102112582A TW I581374 B TWI581374 B TW I581374B
Authority
TW
Taiwan
Prior art keywords
spacer
semiconductor device
substrate
film cover
semiconductor wafer
Prior art date
Application number
TW102112582A
Other languages
English (en)
Other versions
TW201436114A (zh
Inventor
艾瑞克 歐克斯
傑 史考特 沙蒙
Original Assignee
博世股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/827,112 external-priority patent/US9238579B2/en
Application filed by 博世股份有限公司 filed Critical 博世股份有限公司
Publication of TW201436114A publication Critical patent/TW201436114A/zh
Application granted granted Critical
Publication of TWI581374B publication Critical patent/TWI581374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

凹穴封裝設計 相關申請案
本專利申請案主張於2012年3月29日提出申請之先前所申請的同在申請中美國臨時專利申請案第61/617,159號之權益，該美國臨時專利申請案之全部內容以引用的方式併入本文中。
本發明之實施例係關於用於MEMS麥克風、壓力感測器應用及類似應用之半導體封裝。更特定而言，本發明之一項實施例係關於一種用於形成適合於與一MEMS麥克風一起使用之一超低高度半導體裝置封裝之方法。
在一項實施例中，本發明提供一種半導體裝置。該裝置包含：一基板，其具有電跡線；一MEMS晶粒及一半導體晶片中之至少一者，其安裝於該基板上；及一間隔物。該間隔物具有連接至該基板之一第一端且包含耦合至該等電跡線之電互連件。一MEMS晶粒及一半導體晶片中之該至少一者含納於該間隔物內。該間隔物及該基板形成含納一MEMS晶粒及一半導體晶片中之該至少一者之一凹穴。在經由該間隔物之一第二端將該半導體裝置安裝至一電路板時該凹穴形成一聲體積。
在另一實施例中，本發明提供製造一半導體裝置之方法。該方法包含：形成具有複數個電跡線之一基板；將一MEMS晶粒及一半導 體晶片中之至少一者安裝於一基板上，一MEMS晶粒及一半導體晶片中之該至少一者電耦合至該複數個電跡線；及將一間隔物之一第一端安裝至該基板，該間隔物包含複數個電互連件，該複數個電互連件電耦合至該複數個電跡線。該基板及該間隔物形成一凹穴，且一MEMS晶粒及一半導體晶片之該至少一者定位於該凹穴中。
藉由考量實施方式及附圖，本發明之態樣將變得顯而易見。
100‧‧‧半導體裝置/封裝/半導體晶粒/裝置
102‧‧‧半導體晶片
105‧‧‧MEMS晶粒
110‧‧‧電互連件/電連接墊
115‧‧‧頂部基板
120‧‧‧間隔物環/間隔物
130‧‧‧間隔物/互連件
135‧‧‧凹穴
140‧‧‧埠
145‧‧‧蓋
圖1a係一超低高度半導體裝置封裝之一第一實施例之一俯視圖。
圖1b係該超低高度半導體裝置封裝之該第一實施例之一側視圖。
圖1c係該超低高度半導體裝置封裝之該第一實施例之一仰視圖。
圖2係該超低高度半導體裝置封裝之該第一實施例之一剖視圖。
圖3係該超低高度半導體裝置封裝之該第一實施例之一平面圖。
圖4a係一超低高度半導體裝置封裝之一第二實施例之一俯視圖。
圖4b係該超低高度半導體裝置封裝之該第二實施例之一側視圖。
圖4c係該超低高度半導體裝置封裝之該第二實施例之一仰視圖。
圖5係該超低高度半導體裝置封裝之該第二實施例之一剖視圖。
圖6係該超低高度半導體裝置封裝之該第二實施例之一平面圖。
在詳細闡釋本發明之任何實施例之前，應瞭解，本發明並不將其應用限於在下列說明中陳述或在下列圖式中圖解說明之組件之構造及配置之細節。本發明可具有其他實施例且以各種方式來實踐或實施。
圖1a、圖1b、圖1c、圖2及圖3展示一半導體裝置100之一封裝設計，該半導體裝置具有針對一或多個半導體晶片102及/或MEMS晶粒 105及相關聯電互連件110(例如，藉由導線接合或覆晶)形成一袋之一開放凹穴構造。該總成之一頂部基板115用作半導體晶片102及MEMS晶粒105之一安裝表面以及用於電信號之一路由表面。在一項實施例中，頂部基板115係一印刷電路板(PCB)。一間隔物環120接合至封裝100之頂部基板115以形成將半導體晶粒100及(若適用)相關聯導線接合提升至一最終PCB總成之表面上方之壁，從而為該晶粒之一頂部表面上之導線接合及/或電路提供間隙。除形成封裝壁以外，間隔物120亦提供用於將電信號路由至封裝之底部之一介質(亦即，電互連件110)及晶粒與最終總成載具(例如，一消費型PCB)之間的一應力釋放部(strain relief)。在一項實施例中，間隔物120由PCB材料製成。間隔物環120之一底部表面具有提供該封裝與一最終總成之間的一電互連之導電表面。
在某些實施例中，圍繞電互連件110形成間隔物120。頂部基板115上之電路徑(例如，跡線)電耦合至間隔物120中之電互連件110。當將半導體裝置100安裝至一製造商之電路板時，該製造商之電路板上之電連接經由電互連件110電耦合至半導體晶片102及MEMS晶粒105。在其他實施例中，在間隔物120之表面上繞線電互連件110。
如圖3中所展示，半導體裝置100包含一間隔物/互連件130。藉由間隔物120在裝置100中形成一凹穴135。在半導體裝置100之某些實施例中，透過頂部基板115形成一埠140(例如，一MEMS麥克風之一聲波埠)。
半導體裝置100直接安裝至一製造商之電路板，且消除對一第二基板(亦即，在凹穴135上方)之需要。當將半導體裝置100安裝至製造商之電路板時，半導體裝置100形成一MEMS麥克風之必要聲體積，且提供比先前可用封裝薄之一封裝。
在需要一密封凹穴之應用中，可圍繞封裝之周邊或在封裝壁下 方施配一密封劑(例如，覆晶底填充材料、晶粒附接環氧樹脂等)，以在封裝之周圍環境與封裝之內部凹穴之間形成一氣密密封。該密封之替代實施例亦可包含圍繞該周邊之將與焊料附接製程相容之一圖案化金屬環。在此情形中，該環亦可用於出於屏蔽目的而構造一法拉第籠。此一籠將需要藉助頂部側銅與封裝之底部上之密封環之間的適當連接來在封裝之頂部表面上添加一銅板或圖案化金屬。在其中需要凹穴曝露至周圍壓力之情形(諸如壓力感測器)中，可能部分地移除密封環，從而允許在封裝與PCB(其上安裝有該封裝)之間形成空氣通道。可透過使用封裝壁中之切口或封裝之頂部表面中之洞形成較大空氣通道。
圖4a、圖4b、圖4c、圖5及圖6中所展示之封裝之一替代實施例包含在凹穴135上方接合以形成一氣密密封之一蓋145。蓋145係用圖案化有開口以曝露嵌入於間隔物環中之電連接墊110之薄膜(例如，kapton膠帶、聚亞醯胺)形成。該實施例改良需要一經界定後體積或密封凹穴135之裝置之可測試性，從而允許具有一MEMS麥克風之半導體裝置100在不安裝於一電路板之情況下予以測試。而且，所展示之實施例維持先前所論述之薄輪廓。
因此，本發明提供一種用於攜載一或多個晶片及/或MEMS晶粒之具有一超薄輪廓之半導體裝置以及其他。
102‧‧‧半導體晶片
105‧‧‧MEMS晶粒
110‧‧‧電互連件/電連接墊
115‧‧‧頂部基板
120‧‧‧間隔物環/間隔物
130‧‧‧間隔物/互連件

Claims (14)

  1. 一種半導體裝置，該裝置包括：一基板，其具有一第一側及數個電路由跡線；一MEMS晶粒及一半導體晶片中之至少一者，其安裝於該基板的該第一側上；及一間隔物，其具有一第一端、及相對於該第一端之一第二端，該第一端連接至該基板之該第一側、且包含耦合至該等電路由跡線之電互連件，該一MEMS晶粒及一半導體晶片中之該至少一者含納於該間隔物內；一薄膜蓋，其具有複數開口，該薄膜蓋安裝於該間隔物的該第二端，該等開口曝露該等電互連件；其中該間隔物及該基板形成含納一MEMS晶粒及一半導體晶片中之該至少一者之一凹穴，該凹穴形成一聲體積；及其中該半導體裝置經由該間隔物之該第二端安裝至一電路板上。
  2. 如請求項1之半導體裝置，其中該等電互連件嵌入於該間隔物中。
  3. 如請求項1之半導體裝置，其中，該薄膜蓋是由一聚亞醯胺製成。
  4. 如請求項1之半導體裝置，其中該基板、該間隔物及該薄膜蓋形成一聲體積。
  5. 如請求項1之半導體裝置，其中，該薄膜蓋是由一kapton膠帶製成。
  6. 如請求項1之半導體裝置，其中該間隔物之一高度與該MEMS晶粒及一半導體晶片中之該至少一者的一高度相同。
  7. 一種製造一半導體裝置之方法，該方法包括：形成具有複數個電路由跡線之一基板；將一MEMS晶粒及一半導體晶片中之至少一者安裝於該基板之一第一側上，該一MEMS晶粒及一半導體晶片中之該至少一者電耦合至該複數個電路由跡線；及將一間隔物之一第一端安裝至該基板之該第一側，該間隔物包含複數個電互連件，該複數個電互連件電耦合至該複數個電路由跡線；將一薄膜蓋安裝於該間隔物的相對於該第一端的一第二端，該薄膜蓋具有複數開口，該等開口曝露該等電互連件；其中該基板及該間隔物形成一凹穴，該一MEMS晶粒及一半導體晶片之該至少一者定位於該凹穴中。
  8. 如請求項7之方法，其中將該等電互連件嵌入於該間隔物中。
  9. 如請求項7之方法，其中，該薄膜蓋是由一聚亞醯胺製成。
  10. 如請求項7之方法，其中該基板、該間隔物及該薄膜蓋形成一聲體積。
  11. 如請求項10之方法，其中當將一MEMS麥克風安裝於該凹穴中時，該半導體裝置能夠在不將該半導體裝置安裝至一電路板之情況下予以測試。
  12. 如請求項7之方法，其中該間隔物之一高度與該一MEMS晶粒及一半導體晶片中之該至少一者的一高度相同。
  13. 如請求項7之方法，其中該薄膜蓋是由一kapton膠帶製成。
  14. 如請求項7之方法，其中當經由該間隔物之與該第一端相對之一第二端將該半導體裝置安裝至一電路板時，藉由該複數個電互連件將該一MEMS晶粒及一半導體晶片中之該至少一者電耦合至該電路板。
TW102112582A 2013-03-14 2013-04-09 凹穴封裝設計 TWI581374B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/827,112 US9238579B2 (en) 2012-03-29 2013-03-14 Cavity package design

Publications (2)

Publication Number Publication Date
TW201436114A TW201436114A (zh) 2014-09-16
TWI581374B true TWI581374B (zh) 2017-05-01

Family

ID=51945576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112582A TWI581374B (zh) 2013-03-14 2013-04-09 凹穴封裝設計

Country Status (1)

Country Link
TW (1) TWI581374B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283988A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
WO2011093584A2 (ko) * 2010-01-27 2011-08-04 주식회사 비에스이 광대역 멤스 마이크로폰 구조
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283988A1 (en) * 2007-05-15 2008-11-20 Industrial Technology Research Institute Package and packaging assembly of microelectromechanical sysyem microphone
US8030722B1 (en) * 2009-03-04 2011-10-04 Amkor Technology, Inc. Reversible top/bottom MEMS package
WO2011093584A2 (ko) * 2010-01-27 2011-08-04 주식회사 비에스이 광대역 멤스 마이크로폰 구조

Also Published As

Publication number Publication date
TW201436114A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
US10351419B2 (en) Integrated package containing MEMS acoustic sensor and pressure sensor
US9337354B2 (en) Top port MEMS cavity package and method of manufacture thereof
US20140210019A1 (en) Low-cost package for integrated mems sensors
US9346668B1 (en) Molded cavity substrate MEMS package fabrication method and structure
CN110677793B (zh) 麦克风封装结构
US9425119B2 (en) Package structure and fabrication method thereof
US20170008760A1 (en) Mems-cmos-mems platform
US20140329362A1 (en) QFN/SON-Compatible Package
JP6470250B2 (ja) 半導体チップのハウジングおよびハウジングを有する半導体チップ
JP2005167129A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
TW201712814A (zh) 超低高度半導體裝置封裝及超低高度半導體裝置封裝之製造方法
TWI538113B (zh) 微機電晶片封裝及其製造方法
TW201626816A (zh) 具有模塑間隔物的麥克風封裝
TW201741230A (zh) 模封互連微機電系統（ｍｅｍｓ）裝置封裝
EP2884242B1 (en) Sensor Package And Manufacturing Method
TWI581374B (zh) 凹穴封裝設計
CN104760920B (zh) 具有mems ic的紧凑电子封装体和相关方法
JP4471015B2 (ja) 電子素子パッケージ
CN107848790B (zh) 用于微电子介质传感器装置的制造方法以及微电子介质传感器装置
US8907465B2 (en) Methods and devices for packaging integrated circuits
JP2008147368A (ja) 半導体装置
TW201424412A (zh) 微機電麥克風封裝結構