KR20120133618A - 밀폐형 패키지 - Google Patents

밀폐형 패키지 Download PDF

Info

Publication number
KR20120133618A
KR20120133618A KR1020110052351A KR20110052351A KR20120133618A KR 20120133618 A KR20120133618 A KR 20120133618A KR 1020110052351 A KR1020110052351 A KR 1020110052351A KR 20110052351 A KR20110052351 A KR 20110052351A KR 20120133618 A KR20120133618 A KR 20120133618A
Authority
KR
South Korea
Prior art keywords
substrate
package
circumferential surface
outer circumferential
image sensor
Prior art date
Application number
KR1020110052351A
Other languages
English (en)
Other versions
KR101252809B1 (ko
Inventor
김구성
Original Assignee
(주) 이피웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 이피웍스 filed Critical (주) 이피웍스
Priority to KR1020110052351A priority Critical patent/KR101252809B1/ko
Publication of KR20120133618A publication Critical patent/KR20120133618A/ko
Application granted granted Critical
Publication of KR101252809B1 publication Critical patent/KR101252809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

밀폐형 패키지가 개시된다. 밀폐형 패키지는 제1 기판; 상기 제1 기판에 적층되는 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 개재되는 접착부; 및 상기 제1 기판과 상기 제2 기판 사이의 공간이 밀폐되도록 상기 제1 기판과 상기 제2 기판의 둘레를 따라 형성되는 도금층으로 이루어지는 밀폐부를 포함한다.

Description

밀폐형 패키지 {Hermetic Package}
본 발명은 밀폐형 패키지에 관한 것이다.
최근 반도체 소자의 소형화 추세에 부응하는 웨이퍼 레벨 패키지 기술에 대한 관심이 증대되고 있다. 웨이퍼 레벨 패키지 기술은 웨이퍼에서 잘라낸 칩 하나 하나를 패키지하는 기존 방식과는 다르게 칩이 분리되지 않은 웨이퍼 상에서 조립까지 끝마치는 반도체 패키지 기술이다.
구체적으로 하나의 반도체가 만들어지기까지는 회로설계, 웨이퍼 가공, 조립 및 검사 등의 4단계 과정을 거치게 되는데, 이 가운데 배선연결 및 패키지 공정을 포함하는 조립 공정은 가공이 끝난 웨이퍼에서 먼저 칩을 잘라낸 후, 잘라낸 칩들 각각을 작은 회로 기판에 부착시키고, 배선을 연결한 후에 플라스틱 패키지를 씌우는 방식이었다.
그런데, 웨이퍼 레벨 패키지 방식은 패키지 재료로 사용되던 플라스틱 대신 웨이퍼 상의 각각의 칩 위에 감광성 절연물질을 코팅하고, 배선을 연결한 후 다시 절연물질을 도포하는 간단한 절차로 패키지 공정이 끝난다.
이와 같은 패키지기술을 적용하면 배선 연결, 플라스틱 패키지와 같은 반도체 조립과정이 단축되며, 더욱이 기존의 반도체조립에 쓰이던 플라스틱, 회로기판, 배선연결용 와이어 등도 필요가 없게 되어 대폭적인 원가절감을 실현할 수 있었다.
특히, 칩과 동일한 크기의 패키지 제조가 가능하여 반도체의 소형화를 위해 적용돼 왔던 기존의 칩 스케일 패키지(Chip Scale Package; CSP) 방식의 패키지보다도 대략 20% 이상 패키지 크기를 줄일 수 있었다.
이와 같은 웨이퍼 레벨 패키지는 소자용 제 1 기판 상에는 수많은 소자들이 형성된 소자 활성 영역이 있고, 이 소자 활성 영역을 보호하기 위한 덮개용 제 2 기판이 지지벽에 의해 소자용 제 1 기판에 장착되어 지지되며, 외부 배선용 전극이 덮개용 실리콘 기판 상부로 도출되지 못 하고 소자용 기판에 그대로 배치되어 패키지되었다.
한편, 최근 전자 분야의 소형화 및 고기능화에 의하여 기계 장치, 전자회로 등은 외부 환경에 민감하게 반응하게 되었다. 따라서, 기계 장치, 전자회로 등을 외부 환경으로부터 격리시켜주기 위하여 패키지가 요구된다. 전자 분야를 예로 들면, 전자 회로(일례로 멤스(MEMS) 장치)는 소형화 및 고기능화로 인하여 가스, 온도, 습도, 미세 먼지 및 충격 등의 주위 환경에 민감하게 반응한다. 이로 인해, 주위 환경으로부터 회로를 격리시키기 위하여 밀폐형 패키지(hermetic package)가 필요하게 되었다.
본 발명의 실시예는 밀폐형 패키지 구조를 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 기판; 상기 제1 기판에 적층되는 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 개재되는 접착부; 및 상기 제1 기판과 상기 제2 기판 사이의 공간이 밀폐되도록 상기 제1 기판과 상기 제2 기판의 둘레를 따라 형성되는 도금층으로 이루어지는 밀폐부를 포함하는 밀폐형 패키지가 제공된다.
여기서, 상기 제1 기판은 빛이 투과되는 투명기판으로 이루어지며, 상기 제2 기판의 상기 제1 기판과 대향하는 일면에는 상기 빛을 전기적 신호로 변환하는 이미지 센서가 형성될 수 있다.
그리고, 상기 접착부는 상기 제1 기판과 상기 제2 기판의 가장자리를 따라 형성되며, 상기 밀폐부의 내주면은 상기 접착부와 접할 수 있다. 이 때, 상기 제1 기판의 외주면에는 단턱이 형성되며, 상기 밀폐부는 상기 제2 기판의 외주면, 접착부의 외주면 및 상기 단턱의 외주면에 걸쳐 형성될 수 있다.
본 발명의 실시예에 따르면, 패키지의 내부를 외부로부터 차단하는 밀폐부를 구비할 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 패키지를 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 이미지 센서 패키지를 나타낸 사시도.
도 3은 본 발명의 일 실시예에 따른 이미지 센서 패키지가 형성된 웨이퍼의 일부를 나타낸 사시도.
도 4는 본 발명의 일 실시예에 따른 이미지 센서 패키지가 형성된 웨이퍼를 나타낸 단면도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 밀폐형 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 패키지(1000)를 나타낸 단면도이다. 도 1에 도시된 바와 같이, 본 실시예의 이미지 센서 패키지(1000)는, 제1 기판(100), 제2 기판(200), 접착부(220) 및 밀폐부(300)를 포함한다.
제1 기판(100)과 제2 기판(200)은 다양한 형태의 기판(substrate)가 적용될 수 있으며, 예를 들어, 실리콘 기판 또는 글라스 기판 등일 수 있다. 본 실시예에서 제1 기판은 글라스 기판(100)이 적용되며, 제2 기판은 실리콘 기판(200)이 적용되고 있다.
실리콘 기판(200)의 일면에는 특정한 기능을 수행하기 위한 소자 영역이 형성된다. 본 실시예의 소자 영역은 글라스 기판(100)을 투과한 빛을 전기적 신호로 변환하는 이미지 센서(202)이다.
이미지 센서(202)는 실리콘 기판(200)의 일면에 형성되는 캐비티(204)에 삽입되며, 그의 전기적 연결을 형성하기 위한 패드(210)가 실리콘 기판(200)의 일면에 형성된다.
실리콘 기판(200)의 패드(210)가 형성되는 부분에는 관통비아(230)가 형성되어, 이미지 센서(202)에 실리콘 기판(200)의 타면을 향한 전기적 연결을 제공한다. 실리콘 기판(200)의 타면에는 재배선층(232)이 형성되며, 재배선층(232)의 말단에는 예를 들어 니켈과 금을 포함하는 표면처리층(234)이 형성된다.
표면처리층(234) 상에는 외부접속단자가 형성되며, 본 실시예의 외부접속단자는 솔더볼(240)이 적용되고 있다.
실리콘 기판(200)의 타면에는 솔더레지스트층(250)이 형성되며, 솔더레지스트층(250)은 상술한 표면처리층(234)이 노출되도록 실리콘 기판(200)의 타면을 커버한다.
접착부(220)는 글라스 기판(100)과 실리콘 기판(200) 사이에 개재되어, 이들 간의 물리적 결합을 형성한다. 보다 상세하게, 접착부(220)는 실리콘 기판(200)과 글라스 기판(100)의 서로 대향하는 면의 가장자리를 따라 형성된다.
접착부(220)는 글라스 기판(100)과 실리콘 기판(200)을 접합시킬 수 있는 다양한 재료로 이루어질 수 있으며, 본 실시예에서는 감광성 폴리머 재료가 사용된다.
한편, 접착부(220)는 제1 기판(100)과 제2 기판(200)의 재질적 특성과 패키지의 제조 공정의 특성에 대응하여 당업자가 차용할 수 있는 다양한 형태의 재료로 변경될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서 패키지(1000)를 나타낸 사시도이다. 도 1 및 도 2에 도시된 바와 같이, 밀폐부(300)는 글라스 기판(100)과 실리콘 기판(200)의 외주면을 커버하며, 그 둘레를 따라 형성된다.
글라스 기판(100)의 실리콘 기판(200)과 대향하는 측의 외주면에는 단턱(102)이 형성되며, 밀폐부(300)는 단턱(102)의 외주면, 접착부(220)의 외주면 및 실리콘 기판(200)의 외주면에 걸쳐 형성된다. 즉, 밀폐부(300)는 단턱(102)의 외주면, 접착부(220)의 외주면 및 실리콘 기판(200)의 외주면을 커버한다.
밀폐부(300)는 금속이 증착되어 형성되는 도금층(도 3, 4의 300')으로 이루어질 수 있다. 도금층(300')은 예를 들어 Ni/Cu를 포함하여 이루어질 수 있다.
이 때, 접착부(220)의 외주면과 밀폐부(300)의 내주면은 접하도록 형성되어, 접착부(220)와 밀폐부(300)의 이중 밀폐구조를 형성한다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서 패키지(1000)가 형성된 웨이퍼의 일부를 나타낸 사시도이고, 도 4는 본 발명의 일 실시예에 따른 이미지 센서 패키지(1000)가 형성된 웨이퍼를 나타낸 단면도(도 3의 Ⅰ-Ⅱ선 기준)이다.
도 3 및 도 4에 도시된 바와 같이, 이미지 센서 패키지(1000)는 웨이퍼 레벨 패키지 공정을 통해 제조된다. 이 때, 글라스 웨이퍼(10)에는 제1 분리홈(190)이 형성되며, 실리콘 기판(200) 사이에는 제2 분리홈(290)이 형성된다.
제2 분리홈(290)은 실리콘 웨이퍼에 격자형태로 형성되어, 실리콘 웨이퍼를 각 이미지 센서 패키지(1000)의 실리콘 기판(200)으로 분리한다. 제1 분리홈(102)은 제2 분리홈(290)과 동일한 위치의 글라스 웨이퍼(190) 상에 형성된다.
도금층(300’)은 제1 분리홈(190)과 제2 분리홈(290)의 내주면에 형성된다. 도금층(300’)을 형성한 후, 제1 분리홈(190) 및 제2 분리홈(290)을 따라 각각의 이미지 센서 패키지(1000)를 분리하면, 이미지 센서 패키지(1000)의 외주면을 따라 밀폐부(300)가 형성된다. 이 때, 단턱(102)은 제1 분리홈(190)의 모서리의 일부가 글라스 기판(100)의 외주면에 잔존하여 형성된다.
밀폐부(300)는 이미지 센서 패키지(1000) 제조공정에서 제1 분리홈(190)과 제2 분리홈(290)의 형성 공정과, 그 내주면에 도금층(300’)을 형성하는 공정의 추가를 통해 형성될 수 있으며, 이미지 센서 패키지(1000)의 내부를 외부로부터 밀폐시킬 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
100: 글라스 기판 200: 실리콘 기판
220: 접착부 300: 밀폐부
1000: 이미지 센서 패키지

Claims (4)

  1. 제1 기판;
    상기 제1 기판에 적층되는 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 접착부; 및
    상기 제1 기판과 상기 제2 기판 사이의 공간이 밀폐되도록 상기 제1 기판과 상기 제2 기판의 둘레를 따라 형성되는 도금층으로 이루어지는 밀폐부를 포함하는 밀폐형 패키지.
  2. 제1항에 있어서,
    상기 제1 기판은 빛이 투과되는 투명기판으로 이루어지며,
    상기 제2 기판의 상기 제1 기판과 대향하는 일면에는 상기 빛을 전기적 신호로 변환하는 이미지 센서가 형성되는 것을 특징으로 하는 밀폐형 패키지.
  3. 제1항에 있어서,
    상기 접착부는 상기 제1 기판과 상기 제2 기판의 가장자리를 따라 형성되며,
    상기 밀폐부의 내주면은 상기 접착부와 접하는 것을 특징으로 하는 밀폐형 패키지.
  4. 제3항에 있어서,
    상기 제1 기판의 외주면에는 단턱이 형성되며,
    상기 밀폐부는 상기 제2 기판의 외주면, 접착부의 외주면 및 상기 단턱의 외주면에 걸쳐 형성되는 것을 특징으로 하는 밀폐형 패키지.
KR1020110052351A 2011-05-31 2011-05-31 밀폐형 패키지 KR101252809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110052351A KR101252809B1 (ko) 2011-05-31 2011-05-31 밀폐형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052351A KR101252809B1 (ko) 2011-05-31 2011-05-31 밀폐형 패키지

Publications (2)

Publication Number Publication Date
KR20120133618A true KR20120133618A (ko) 2012-12-11
KR101252809B1 KR101252809B1 (ko) 2013-04-09

Family

ID=47516953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052351A KR101252809B1 (ko) 2011-05-31 2011-05-31 밀폐형 패키지

Country Status (1)

Country Link
KR (1) KR101252809B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200294446Y1 (ko) * 2002-07-25 2002-11-13 이덕기 이미지 센서용 반도체 패키지
JP4354321B2 (ja) * 2004-03-29 2009-10-28 シャープ株式会社 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
KR100818546B1 (ko) * 2006-07-31 2008-04-01 하나 마이크론(주) 이미지 센서 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
KR101252809B1 (ko) 2013-04-09

Similar Documents

Publication Publication Date Title
JP6974685B2 (ja) 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法
US10093533B2 (en) CMOS-MEMS-CMOS platform
US9209121B2 (en) Double-sided package
US8217474B2 (en) Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
EP2342747B1 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US20090134481A1 (en) Molded Sensor Package and Assembly Method
US9731961B2 (en) MEMS-CMOS-MEMS platform
CN110677793B (zh) 麦克风封装结构
JP6473778B2 (ja) 光学的封止構造体
TW201349414A (zh) 具微機電元件之封裝結構及其製法
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
TWI538113B (zh) 微機電晶片封裝及其製造方法
JP4326609B2 (ja) 半導体素子を製造する方法
US9269837B2 (en) Chip package and method of manufacturing the same
US10989571B2 (en) Sensor package
US9281243B2 (en) Chip scale package structure and manufacturing method thereof
EP2884242B1 (en) Sensor Package And Manufacturing Method
KR101252809B1 (ko) 밀폐형 패키지
KR20160051145A (ko) 센서 패키지 및 그 제조 방법
TW201541585A (zh) 晶片封裝體及其製造方法
KR20090016836A (ko) 표면탄성파 패키지 및 제조방법
JP2023070787A (ja) 慣性計測装置
KR20080074656A (ko) 반도체 패키지
KR20080092728A (ko) 인쇄 회로 기판에 리세스부를 갖는 반도체 패키지 및 그제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee