CN112563216A - 具有图样坝层的晶片封装结构 - Google Patents
具有图样坝层的晶片封装结构 Download PDFInfo
- Publication number
- CN112563216A CN112563216A CN201911041630.2A CN201911041630A CN112563216A CN 112563216 A CN112563216 A CN 112563216A CN 201911041630 A CN201911041630 A CN 201911041630A CN 112563216 A CN112563216 A CN 112563216A
- Authority
- CN
- China
- Prior art keywords
- open well
- substrate
- dam
- openings
- well structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011521 glass Substances 0.000 claims abstract description 9
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010147 laser engraving Methods 0.000 claims description 2
- 238000005459 micromachining Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000005336 cracking Methods 0.000 abstract description 3
- 238000003754 machining Methods 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000005728 strengthening Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 33
- 239000006059 cover glass Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种具有图样坝层的晶片封装结构，包含：基板，作为晶片封装结构的底层支撑结构；裸晶晶粒，设置于基板的一上表面，裸晶晶粒具有多个感测主动区；坝层，迭置于基板的上表面上并覆盖裸晶晶粒，坝层具有一开放井结构，位于多个感测主动区上方，开放井结构包含多个支柱，分布于裸晶晶粒上且由裸晶晶粒支撑，于多个支柱间形成多个开口，多个开口分别对应多个感测主动区的位置。本发明将光敏感材料涂布或贴于基板上作为坝层，坝层以光刻制造工艺或机械加工的方式形成开放井结构，开放井结构具有对应裸晶晶粒的感测主动区的图样的多个开口以及支柱，以于裸晶晶粒上对上层的保护玻璃具有更好的支撑，从而强化整体封装结构避免发生坝层破裂。
Description
技术领域
本发明有关一种晶片封装结构，尤指一种图样坝层的光电晶片封装结构。
背景技术
对于像光感应晶片、靠近感测晶片或是如互补型金属氧化物半导体图像感应晶片(CMOS image sensor,CIS)一类的光电晶片封装结构来说，在上方设置保护玻璃之前，通常需要先在基板表面另外迭置一坝层(dam)，用以保护并且避免外界的微尘掉落到晶粒(chip)的感测主动区(sensor active area)，同时也可作为基板与保护玻璃之间的粘着以及支架层的作用。由于在涂布或贴上坝层时，必须避开晶粒的感测主动区(或是多处的感测主动区)，因此传统的坝层通常是中间镂空而周围填满的中空结构。这样一来，结构上对保护玻璃所有的支撑都由晶粒的感测主动区周围的坝层来提供。因应解析度上升与图像品质逐日提高的趋势，图像感测区的尺寸也随着放大，因此传统坝层的支撑能力也受到挑战，甚至可能有破裂的风险。
发明内容
本发明的目的即在于提供一种具有改良坝层的晶片封装结构，尤其是针对大型晶粒以及大型的感测主动区。
本发明的实施例提供了一种具有图样坝层的晶片封装结构，包含一基板、一裸晶晶粒、一坝层以及一保护玻璃。该基板作为该晶片封装结构的底层支撑结构，该裸晶晶粒设置于该基板的一上表面，该裸晶晶粒具有多个感测主动区。该坝层迭置于该基板的该上表面上并覆盖该裸晶晶粒。该坝层具有一开放井结构(opening well structure)，位于该多个感测主动区上方，该开放井结构包含多个支柱，分布于该裸晶晶粒上且由该裸晶晶粒支撑，于该多个支柱间形成多个开口，该多个开口分别对应该多个感测主动区的位置。该保护玻璃迭置于该坝层上且由该坝层支撑。
根据本发明的实施例所提供的晶片封装结构，其中该坝层由光敏感材料构成，且该开放井结构以光刻制造工艺形成。
根据本发明的实施例所提供的晶片封装结构，其中该坝层的该开放井结构以激光雕刻、干式刻蚀、湿式刻蚀、机械钻凿或微型加工形成。
根据本发明的实施例所提供的晶片封装结构，其中该坝层涂布或贴合于该基板上。
根据本发明的实施例所提供的晶片封装结构，其中该开放井结构的该多个开口彼此独立且为圆形。
根据本发明的实施例所提供的晶片封装结构，其中该开放井结构的该多个开口彼此相连且为圆形。
根据本发明的实施例所提供的晶片封装结构，其中该开放井结构的该多个开口彼此相连且为六边形。
根据本发明的实施例所提供的晶片封装结构，其中该开放井结构的该多个开口彼此独立且为椭圆形。
根据本发明的实施例所提供的晶片封装结构，其中于该基板相对于该上表面的一下表面进行多次背面制造工艺时，具有该多个开口以及该多个支柱的该开放井结构用以支撑该基板。
根据本发明的实施例所提供的晶片封装结构，其中该裸晶晶粒为光电晶片、光感应晶片、靠近感测晶片、光学微镜或互补型金属氧化物半导体图像感应晶片。
附图说明
图1为本发明具有图样坝层的晶片封装结构一实施例的剖面示意图；
图2为本发明的图样坝层一第一实施例的示意图；
图3为本发明的图样坝层一第二实施例的示意图；
图4为本发明的图样坝层一第三实施例的示意图；
图5为本发明的图样坝层一第四实施例的示意图。
符号说明
1 基板
100 晶片封装结构
11 上表面
12 下表面
2 裸晶晶粒
21 感测主动区
3 坝层
30 开放井结构
31 支柱
32、33、34、 开口
35
4 保护玻璃
5 硅穿孔
6 介电层
7 重布线层
8 绝缘保护层
9 锡球凸块
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”或“连接”一词在此包含任何直接及间接的电气或结构连接手段。因此，若文中描述一第一装置耦接/连接于一第二装置，则代表该第一装置可直接电气/结构连接于该第二装置，或通过其他装置或连接手段间接地电气/结构连接至该第二装置。
请参考图1，图1为本发明具有图样坝层的晶片封装结构一实施例的剖面示意图。本发明的晶片封装结构100可以是互补型金属氧化物半导体图像感应晶片(CMOS imagesensor,CIS)或具有硅穿孔(TSV)封装的晶片级封装结构(chip scale package,CSP)，但不以此为限，其中包含了光电晶粒或具有感测主动区(sensor active areas)的裸晶晶粒。晶片封装结构100包含有具有彼此相对的上表面11以及下表面12的基板1、裸晶晶粒2、坝层3以及保护玻璃4。
请参考图2，图2为本发明的图样坝层一第一实施例的示意图。基板1作为晶片封装结构100的底层支撑结构，裸晶晶粒2设置于其上表面11上。于本发明的实施例中，裸晶晶粒2可以是光电晶片、光感应晶片、靠近感测晶片、光学微镜或互补型金属氧化物半导体图像感应晶片，其具有多个感测主动区21，需要由保护玻璃4露出。坝层3迭置于基板1的上表面11上，以支撑保护玻璃4同时保护并且避免外界的微尘或湿气进到到裸晶晶粒2的感测主动区。在封装制造工艺中，坝层3可以涂布或贴合于基板1上并覆盖裸晶晶粒2，并且在接续制造工艺中粘合基板1与保护玻璃4。
在此实施例中，涂布或贴合于基板1上的坝层3可由光敏感材料构成，光敏感材料可以通过光刻制造工艺而形成具有对应裸晶晶粒2的感测主动区21的特定图样。更具体来说，坝层3于光刻制造工艺曝光并显影以于多个感测主动区21上形成一开放井结构30，所形成的开放井结构30具有多个分布于裸晶晶粒2上的支柱31，而在多个支柱31之间形成多个开口32，这些开口32形成了对应多个感测主动区21的位置的图样，而多个支柱31则由裸晶晶粒2所支撑。于其他实施例中，坝层3的开放井结构30也可以激光雕刻、干式刻蚀、湿式刻蚀、机械钻凿或微型加工形成这些支柱31以及开口32。
当具有图样开放井结构30的坝层3在基板1上形成并涂布或贴合于基板1后，接着保护玻璃4再迭置于坝层3上并且与坝层3粘合且由坝层3所支撑，因此在本发明中，由基板1的上表面11对保护玻璃4的支撑不仅仅由坝层3的周围区域所支撑，也同时由开放井结构30的多个支柱30支撑。
特别说明的是，本发明的开放井结构30也在晶片封装结构100进行基板1的下表面12多次背面制造工艺时，能够对基板1产生支撑的作用。其中背面制造工艺可包含，但不限于，晶背研磨以进行基板1厚度减薄作业、介电层6(如SiOx或SiNx)的涂布遮罩、硅穿孔5(TSV)刻蚀、使用铜、铝或任何导电材料的重布线层7(RDL)布线、绝缘保护层8(passivation)涂布(植球遮罩、合成树脂、无机介电层…等)以及锡球凸块9等。
在图2的实施例中，开放井结构30的多个开口32彼此独立且为圆形，而图3至图5则绘示了本发明的图样坝层其他的实施例。例如，图3为本发明的图样坝层一第二实施例的示意图，其中开口33彼此相连且为圆形，图4为本发明的图样坝层一第三实施例的示意图，其中开口34彼此相连且为六边形，图5为本发明的图样坝层一第四实施例的示意图，其中开口35彼此独立且为椭圆形。特别说明的是，在本发明实施例中的开放井结构的图样作为说明的实施例，实务上是根据裸晶晶粒2的设计而具有相对应的图样。
本发明将光敏感材料涂布或贴于基板上作为坝层，坝层以光刻制造工艺或机械加工的方式形成开放井结构，开放井结构具有对应裸晶晶粒的感测主动区的图样的多个开口以及支柱，以于裸晶晶粒上对上层的保护玻璃具有更好的支撑，从而强化整体封装结构避免发生坝层破裂。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (10)
1.一种具有图样坝层的晶片封装结构，其特征在于，包含：
一基板，作为所述晶片封装结构的底层支撑结构；
一裸晶晶粒，设置于所述基板的一上表面，所述裸晶晶粒具有多个感测主动区；
一坝层，迭置于所述基板的所述上表面上并覆盖所述裸晶晶粒，所述坝层具有一开放井结构，位于所述多个感测主动区上方，所述开放井结构包含多个支柱，分布于所述裸晶晶粒上且由所述裸晶晶粒支撑，于所述多个支柱间形成多个开口，所述多个开口分别对应所述多个感测主动区的位置；以及
一保护玻璃，迭置于所述坝层上且由所述坝层支撑。
2.如权利要求1所述的晶片封装结构，其特征在于，所述坝层由光敏感材料构成，且所述开放井结构以光刻制造工艺形成。
3.如权利要求1所述的晶片封装结构，其特征在于，所述坝层的所述开放井结构以激光雕刻、干式刻蚀、湿式刻蚀、机械钻凿或微型加工形成。
4.如权利要求1所述的晶片封装结构，其特征在于，所述坝层涂布或贴合于所述基板上。
5.如权利要求1所述的晶片封装结构，其特征在于，所述开放井结构的所述多个开口彼此独立且为圆形。
6.如权利要求1所述的晶片封装结构，其特征在于，所述开放井结构的所述多个开口彼此相连且为圆形。
7.如权利要求1所述的晶片封装结构，其特征在于，所述开放井结构的所述多个开口彼此相连且为六边形。
8.如权利要求1所述的晶片封装结构，其特征在于，所述开放井结构的所述多个开口彼此独立且为椭圆形。
9.如权利要求1所述的晶片封装结构，其特征在于，于所述基板相对于所述上表面的一下表面进行多次背面制造工艺时，具有所述多个开口以及所述多个支柱的所述开放井结构用以支撑所述基板。
10.如权利要求1所述的晶片封装结构，其特征在于，所述裸晶晶粒为光电晶片、光感应晶片、靠近感测晶片、光学微镜或互补型金属氧化物半导体图像感应晶片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/583,286 US20210098324A1 (en) | 2019-09-26 | 2019-09-26 | Optoelectronic chip scale package with patterned dam structure |
| US16/583,286 | 2019-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112563216A true CN112563216A (zh) | 2021-03-26 |
| CN112563216B CN112563216B (zh) | 2024-05-17 |
Family
ID=75030232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911041630.2A Active CN112563216B (zh) | 2019-09-26 | 2019-10-30 | 具有图样坝层的晶片封装结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210098324A1 (zh) |
| CN (1) | CN112563216B (zh) |
| TW (1) | TWI717073B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220021238A (ko) * | 2020-08-13 | 2022-02-22 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| CN114883440A (zh) * | 2022-05-19 | 2022-08-09 | 史先德 | 一种适用于深海高压强环境下的感光芯片封装结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050274871A1 (en) * | 2004-06-10 | 2005-12-15 | Jin Li | Method and apparatus for collecting photons in a solid state imaging sensor |
| JP2010186892A (ja) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | 半導体装置 |
| US20110291215A1 (en) * | 2010-05-31 | 2011-12-01 | Kingpak Technology Inc. | Wafer level image sensor packaging structure and manufacturing method for the same |
| US20150054109A1 (en) * | 2013-08-23 | 2015-02-26 | China Wafer Level Csp Co., Ltd. | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors |
| CN107919379A (zh) * | 2017-11-06 | 2018-04-17 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| CN109768059A (zh) * | 2017-11-08 | 2019-05-17 | 豪威科技股份有限公司 | 用于图像传感器的芯片级封装 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018030680A1 (ko) * | 2016-08-12 | 2018-02-15 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR102569350B1 (ko) * | 2018-01-09 | 2023-08-23 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
-
2019
- 2019-09-26 US US16/583,286 patent/US20210098324A1/en not_active Abandoned
- 2019-10-29 TW TW108138921A patent/TWI717073B/zh active
- 2019-10-30 CN CN201911041630.2A patent/CN112563216B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050274871A1 (en) * | 2004-06-10 | 2005-12-15 | Jin Li | Method and apparatus for collecting photons in a solid state imaging sensor |
| JP2010186892A (ja) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | 半導体装置 |
| US20110291215A1 (en) * | 2010-05-31 | 2011-12-01 | Kingpak Technology Inc. | Wafer level image sensor packaging structure and manufacturing method for the same |
| US20150054109A1 (en) * | 2013-08-23 | 2015-02-26 | China Wafer Level Csp Co., Ltd. | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors |
| CN107919379A (zh) * | 2017-11-06 | 2018-04-17 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| CN109768059A (zh) * | 2017-11-08 | 2019-05-17 | 豪威科技股份有限公司 | 用于图像传感器的芯片级封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210098324A1 (en) | 2021-04-01 |
| TWI717073B (zh) | 2021-01-21 |
| CN112563216B (zh) | 2024-05-17 |
| TW202114082A (zh) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI597813B (zh) | 晶片封裝體及其製造方法 | |
| US9966360B2 (en) | Semiconductor package and manufacturing method thereof | |
| US10157811B2 (en) | Chip package and method for forming the same | |
| TWI515838B (zh) | 電子元件封裝體及其製造方法 | |
| US8823179B2 (en) | Electronic device package and method for fabricating the same | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| TWI529892B (zh) | 晶片封裝體及其製造方法 | |
| TWI512930B (zh) | 晶片封裝體及其形成方法 | |
| US10157875B2 (en) | Chip package and method for forming the same | |
| TWI508235B (zh) | 晶片封裝體及其製作方法 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| TWI578411B (zh) | 晶片封裝體的製造方法 | |
| US8541877B2 (en) | Electronic device package and method for fabricating the same | |
| CN110943052B (zh) | 晶片封装体及其制造方法 | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| TW201715672A (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| CN112563216B (zh) | 具有图样坝层的晶片封装结构 | |
| CN110797358B (zh) | 晶片封装体及其制造方法 | |
| KR20160090972A (ko) | 이미지 센서 패키지 및 제조 방법 | |
| TWI470708B (zh) | 電子元件封裝體及其製作方法 | |
| TWI482242B (zh) | 晶片封裝體及其製造方法 | |
| US11164853B1 (en) | Chip package and manufacturing method thereof | |
| CN108231805B (zh) | 一种半导体器件及其制作方法 | |
| TWI543333B (zh) | 晶片封裝體及其製造方法 | |
| CN114639609A (zh) | 封装结构和芯片的封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |