TWI646671B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI646671B
TWI646671B TW106134341A TW106134341A TWI646671B TW I646671 B TWI646671 B TW I646671B TW 106134341 A TW106134341 A TW 106134341A TW 106134341 A TW106134341 A TW 106134341A TW I646671 B TWI646671 B TW I646671B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
light shielding
chip package
opening
Prior art date
Application number
TW106134341A
Other languages
English (en)
Other versions
TW201826510A (zh
Inventor
何彥仕
李柏漢
鄭家明
林昕彥
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201826510A publication Critical patent/TW201826510A/zh
Application granted granted Critical
Publication of TWI646671B publication Critical patent/TWI646671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05086—Structure of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8011—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8111—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8211—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8311—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8411—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8511—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/8611—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB] involving protection against electrical discharge, e.g. removing electrostatic charge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明揭露一種晶片封裝體，包括一基底，其具有一上表面、一下表面及位於基底邊緣的一側壁表面。基底包括一感測裝置，位於基底內且鄰近於基底的上表面。晶片封裝體更包括一光遮蔽層設置於基底的側壁表面上方，且沿基底的邊緣延伸而圍繞感測裝置。晶片封裝體更包括一蓋板設置於基底的上表面上方以及一間隔層設置於基底與蓋板之間。本發明亦揭露一種晶片封裝體的製造方法。

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝技術，特別為有關於一種具有光遮蔽層的晶片封裝體及其製造方法。
光電元件(例如，影像感測裝置)在擷取影像等應用中扮演著重要的角色，其已廣泛地應用於例如數位相機(digital camera)、數位錄影機(digital video recorder)、手機(mobile phone)等電子產品中，而晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將感測晶片保護於其中，使其免受外界環境污染外，還提供感測晶片內部電子元件與外界之電性連接通路。
然而，在具有感測晶片的封裝體中，影響影像品質的其中一個原因就是光串音(crosstalk)效應，串音效應越嚴重，影像的失真也越嚴重。舉例來說，入射至非感測區(例如，感測晶片的邊緣)的紅外光穿過感測晶片的矽基底而進入矽基底的感測區，引起光串音效應的問題，使感測區內的感測裝置產生雜訊信號而造成感測晶片的影像品質惡化。
因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種晶片封裝體，包括：一基底，具有一上表面、一下表面及位於基底邊緣的一側壁表面，其中基底包括一感測裝置，位於基底內且鄰近於基底的上表面；一光遮蔽層，設置於基底的側壁表面上方，且沿基底的邊緣延伸而圍繞感測裝置；一蓋板，設置於基底的上表面上方；以及一間隔層，設置於基底與蓋板之間。
本發明實施例係提供一種晶片封裝體的製造方法，包括：提供一基底，基底具有一上表面及一下表面，且具有一晶片區及圍繞晶片區的一切割道區，其中基底的晶片區內包括一感測裝置，且鄰近於基底的上表面；形成一間隔層及一蓋板於基底的上表面上方，其中間隔層位於基底與蓋板之間；形成一第一開口於基底的切割道區內而圍繞晶片區，其中第一開口自基底的下表面向基底的上表面延伸；以及形成一光遮蔽層於第一開口的一側壁表面上方，其中光遮蔽層沿切割道區延伸而圍繞晶片區。
10、20、30‧‧‧晶片封裝體
100‧‧‧基底
100a‧‧‧上表面
100b‧‧‧下表面
100c、120a、130a、240a‧‧‧側壁表面
101‧‧‧第二開口
101a‧‧‧空孔
102‧‧‧感測區
103‧‧‧第一開口
110‧‧‧絕緣層
112‧‧‧導電墊
114‧‧‧光學部件
116‧‧‧空腔
120‧‧‧間隔層
130‧‧‧蓋板
140、144a、240‧‧‧光遮蔽層
142‧‧‧絕緣襯層
144‧‧‧重佈線層
146‧‧‧鈍化護層
147‧‧‧狹縫
150‧‧‧導電結構
C‧‧‧晶片區
D1‧‧‧第一口徑
D2‧‧‧第二口徑
SC‧‧‧切割道區
W‧‧‧寬度
第1A至1F圖係繪示出根據本發明一實施例之晶片封裝體的製造方法剖面示意圖。
第2圖係繪示出根據本發明一實施例之晶片封裝體的剖面示意圖。
第3A至3E圖係繪示出根據本發明另一實施例之晶片封裝體的製造方法剖面示意圖。
第4圖係繪示出根據本發明另一實施例之晶片封裝體的剖 面示意圖。
第5A至5B圖係繪示出根據本發明又另一實施例之晶片封裝體的製造方法剖面示意圖。
第6圖係繪示出根據本發明又另一實施例之晶片封裝體的剖面示意圖。
第7圖係繪示出第6圖之晶片封裝體中基底通孔電極及光遮蔽層倒置後的局部立體示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System,MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package,WSP)製程對影像感測裝置、發光二極體(light-emitting diodes,LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprint recognition device)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
請參照第2圖，其繪示出根據本發明一實施例之晶片封裝體10的剖面示意圖。在本實施例中，晶片封裝體10包括一基底100、一間隔層120、一蓋板130以及一光遮蔽層140。在一實施例中，基底100可由矽或其他半導體所構成。基底100具有一上表面100a、與上表面100a相對的一下表面100b及位於基底100邊緣的一側壁表面100c。再者，基底100內包括一感測區102。感測區102可鄰近於基底100的上表面100a，且感測區102內包括一感測裝置(未繪示)。舉例來說，感測區102內包括影像感測裝置或其他適合的感測裝置。在其他實施例中，感測區102內可包括感測生物特徵的裝置(例如，一指紋辨識裝置)、感測環境特徵的裝置(例如，一溫度感測裝置、一溼度感測裝置、一壓力感測裝置、一電容感測裝置)或其他適合的感測裝置。
一絕緣層110設置於基底100上。在一實施例中，絕緣層110與基底100係構成一晶片。再者，絕緣層110可包括層間介電層(interlayer dielectric,ILD)、金屬間介電層(inter-metal dielectric,IMD)、鈍化護層(passivation)或前述之組合。為簡化圖式，此處僅繪示出單層絕緣層110。在一些實施例中，絕緣層110可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在本實施例中，絕緣層110內具有一或多個導電墊112且鄰近於基底100的上表面100a。在一實施例中，導電墊112可為單層導電層或為多層的導電層結構。為簡化圖式，此處僅繪示出一些單層導電層112作為範例說明。在本實施例中，絕緣層110內包括露出對應的導電墊112的開口。在一實施例中，感測區102內的感測裝置可透過基底100及絕緣層110內的內連線結構(未繪示)而與導電墊112電性連接。
在本實施例中，一第一開口103自基底100的下表面100b向基底100的上表面100a延伸而穿過基底100並露出絕緣層110。再者，第一開口103沿著基底100的邊緣延伸而圍繞感測區102。在此情形中，第一開口103具有傾斜的側壁。亦即，晶片具有傾斜的側壁表面100c。在本實施例中，一或多個第二 開口101自基底100的下表面100b向基底100的上表面100a延伸而穿過基底100，且對應至絕緣層110內的開口，而露出對應的導電墊112。在一實施例中，第二開口101位於基底100的下表面100b的第一口徑D1(如第7圖所標示)(即，第二開口101的底部寬度)大於其位於基底100的上表面100a的第二口徑D2(如第7圖所標示)(即，第二開口101的頂部寬度)。因此，第二開口101具有傾斜的側壁。
第二開口101的上視輪廓可不同於第一開口103的上視輪廓。舉例來說，第二開口101可具有圓形的上視輪廓，而第一開口103具有環形的上視輪廓，如方環形。可以理解的是，第二開口101及第一開口103可具有其他形狀的上視輪廓，而並不限定於此。
在本實施例中，晶片封裝體10更包括一光學部件114設置於絕緣層110上，且對應於感測區102。在一實施例中，光學部件114包括微透鏡陣列、濾光層、其組合或其他適合的光學部件。
在本實施例中，蓋板130設置於基底100的上表面100a上方，以保護光學部件114。在一實施例中，蓋板130可包括玻璃、石英、透明高分子材料或其他適合的透明材料。再者，間隔層(或稱作圍堰(dam))120，設置於基底100與蓋板130之間。間隔層120覆蓋導電墊112並露出光學部件114。在本實施例中，蓋板130、間隔層120及絕緣層110在感測區102上共同圍繞出一空腔116，使得光學部件114位於空腔116內。在其他實施例中，間隔層120覆蓋光學部件114，使蓋板130與絕緣層110 之間不具有空腔。
在一實施例中，間隔層120大致上不吸收水氣且不具有黏性。在此情形中，可透過額外的黏著膠將蓋板130貼附於基底100上的絕緣層110。在其他實施例中，間隔層120可具有黏性。在此情形中，可透過間隔層120將蓋板130貼附於基底100上的絕緣層110。如此一來，間隔層120可不與任何的黏著膠接觸，以確保間隔層120之位置不因黏著膠而移動。同時，由於不需使用黏著膠，可避免黏著膠溢流而污染光學部件114。
在一實施例中，間隔層120可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、光阻材料或其他適合的絕緣材料。
在本實施例中，光遮蔽層140順應性設置於基底100的側壁表面100c(即，第一開口103的側壁)上且與基底100接觸。光遮蔽層140沿基底100的邊緣延伸而圍繞感測區102內的感測裝置。在一實施例中，光遮蔽層140也可延伸至基底100的下表面100b及第一開口103的底部上。在一實施例中，光遮蔽層140包括一金屬材料。舉例來說，金屬材料包括鋁、鈦、鎢、銅或其組合。
在本實施例中，晶片封裝體10更包括一絕緣襯層142設置於基底100的下表面100b上，且順應性地延伸至第一開口103及第二開口101的側壁及底部上，使絕緣襯層142延伸於 基底100的側壁表面100c上方，而覆蓋光遮蔽層140。再者，位於第二開口101的絕緣襯層142具有開口而露出導電墊112。在一實施例中，絕緣襯層142可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，晶片封裝體10更包括一圖案化的重佈線層144設置於基底100的下表面100b上方的絕緣襯層142上，使絕緣襯層142位於該重佈線層144與基底100之間。再者，重佈線層144順應性地延伸至第二開口101的側壁及底部上，而未延伸至第一開口103內。重佈線層144透過絕緣襯層142與基底100電性隔離，且經由第二開口101直接或間接電性連接露出的導電墊112。因此，第二開口101內的重佈線層144也稱為基底通孔電極(through substrate via,TSV)。在其他實施例中，重佈線層144也可利用傳統T型接觸(T-contact)的方式電性連接至對應的導電墊112。在一實施例中，重佈線層144可包括鋁、鈦、鎢、銅或其組合。
在本實施例中，晶片封裝體10更包括一鈍化護層146設置於基底100的下表面100b上方，且填入第二開口101及第一開口103，以覆蓋重佈線層144及光遮蔽層140。在本實施例中，鈍化護層146具有不平坦的表面，例如鈍化護層146的表面具有對應於第二開口101及第一開口103的凹陷部。在一實施例中，鈍化護層146可包括環氧樹脂、綠漆(solder mask)、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述 之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，鈍化護層146未填滿第二開口101，使得一空孔101a形成於第二開口101內的重佈線層144與鈍化護層146之間。因此，後續製程中進行熱處理時，空孔101a能夠作為鈍化護層146與重佈線層144之間的緩衝，以降低鈍化護層146與重佈線層144之間由於熱膨脹係數不匹配所引發不必要的應力。再者，當外界溫度或壓力劇烈變化時，可避免鈍化護層146會過度拉扯重佈線層144，進而可防止靠近導電墊結構的重佈線層144剝離或發生斷裂。在一實施例中，空孔101a與鈍化護層146之間的界面具有拱形輪廓。
基底100的下表面100b上的鈍化護層146具有開口，以露出部分的重佈線層144。再者，複數導電結構150(例如，焊球、凸塊或導電柱)經由鈍化護層146的開口，與露出的重佈線層144電性連接。在一實施例中，導電結構150可包括錫、鉛、銅、金、鎳、或前述之組合。
請參照第4圖，其繪示出本發明另一實施例之晶片封裝體20的剖面示意圖，其中相同於第2圖中的部件係使用相同的標號並省略其說明。在本實施例中，晶片封裝體20之結構類似於第2圖中的晶片封裝體10之結構，差異處在於晶片封裝體20中的光遮蔽層240覆蓋鈍化護層146且填滿第一開口103。在此情形中，光遮蔽層240的側壁表面240a大體上切齊於間隔層120的側壁表面120a及蓋板130的側壁表面130a。在一實施例 中，光遮蔽層240由阻擋及/或吸收外界光線(例如，紅外光)的黑色絕緣材料所構成。舉例來說，光遮蔽層240可包括光阻材料、聚醯亞胺樹脂、或其他適合的絕緣材料。
請參照第6圖，其繪示出本發明又另一實施例之晶片封裝體30的剖面示意圖，其中相同於第2圖中的部件係使用相同的標號並省略其說明。在本實施例中，晶片封裝體30之結構類似於第2圖中的晶片封裝體10之結構，差異處在於晶片封裝體30中的光遮蔽層144a及重佈線層144由同一金屬層定義而成，且絕緣襯層142延伸於基底100的側壁表面100c上，使絕緣襯層142位於光遮蔽層144a與基底100之間。在此情形中，位於絕緣襯層142上的光遮蔽層144a及重佈線層144彼此隔開。在一實施例中，用以定義光遮蔽層144a及重佈線層144的金屬層包括鋁、鈦、鎢、銅或其組合。
請參照第7圖，其繪示出第6圖之晶片封裝體30中基底通孔電極(即，位於第二開口101內的重佈線層144)及光遮蔽層144a倒置後的局部立體示意圖。在一實施例中，光遮蔽層144a具有一狹縫對應於每一第二開口101內的基底通孔電極。為簡化圖式，此處僅繪示出一基底通孔電極及對應的一狹縫147。狹縫147沿第二開口101的深度延伸方向(即，基底100的下表面100b向基底100的上表面100a的方向)延伸而斷開光遮蔽層144a。在一實施例中，狹縫147具有一寬度W小於或等於第二開口101的第二口徑D2(即，第二開口101的頂部寬度)。可以理解的是，第2圖中晶片封裝體10內的光遮蔽層140及第4圖中晶片封裝體20內的光遮蔽層240也可分別具有相同或相似於 狹縫147的狹縫。
在上述實施例中，晶片封裝體10、20及30可包括前照式(front side illumination,FSI)感測裝置。在其他實施例中，晶片封裝體10、20及30亦可包括背照式(back side illumination,BSI)感測裝置。
第1A至1F圖係繪示出根據本發明一實施例之晶片封裝體的製造方法的剖面示意圖，其中相同於第2圖中的部件係使用相同的標號並可能省略其說明。請參照第1A圖，提供一基底100。基底100具有一上表面100a及與其相對的一下表面100b，且具有複數晶片區及圍繞這些晶片區並隔開相鄰的晶片區的一切割道區。此處為簡化圖式，僅繪示一完整的晶片區C、與其相鄰的晶片區C的一部分以及隔開這些晶片區C的一切割道區SC。在本實施例中，基底100為一矽晶圓，以利於進行晶圓級封裝製程。在另一實施例中，基底100可為一矽基底或其他半導體基底。
基底100的晶片區C內包括一感測區102，且感測區102鄰近於基底100的上表面100a。再者，感測區102內可包括一感測裝置(未繪示)。在本實施例中，一絕緣層110設置於基底100上，絕緣層110可包括層間介電層、金屬間介電層、鈍化護層或其組合。為簡化圖式，此處僅繪示出一平整層。在一實施例中，絕緣層110可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。再者，絕緣層110內具有一或多個導電墊112。導電墊112對應於基底100的晶片區C且鄰近於基底100的上表面100a。在一實施 例中，導電墊112可為單層導電層或為多層的導電層結構。為簡化圖式，此處僅繪示出一些單層導電層112作為範例說明。在一實施例中，感測區102內的感測裝置可透過基底100及絕緣層110內的內連線結構(未繪示)而與導電墊112電性連接。
在本實施例中，可依序進行半導體裝置的前段(front end)製程(例如，在基底100內製作感測區102及後段(back end)製程(例如，在基底100上製作絕緣層110、內連線結構及導電墊112)來製作前述結構。換句話說，以下晶片封裝體的製造方法係用於對完成後段製程的基底進行後續的封裝製程。
在本實施例中，晶片區C內具有一光學部件114設置於基底100的上表面100a上，且對應於感測區102。在本實施例中，光學部件114可為微透鏡陣列、濾光層、其組合或其他適合的光學部件。
接著，提供一蓋板130。在本實施例中，蓋板130可包括玻璃、石英、透明高分子材料或其他適合的透明材料。之後，可在蓋板130上形成一間隔層120，並透過間隔層120將蓋板130接合至基底100的上表面100a的絕緣層110上。經由圍繞基底100的感測區102的間隔層120，在晶片區C內的基底100與蓋板130之間形成一空腔116，使得光學部件114位於空腔116內，並透過蓋板130保護空腔116內的光學部件114。
在其他實施例中，可先在基底100的絕緣層110上形成間隔層120，之後將蓋板130接合至基底100的絕緣層110上。在其他實施例中，間隔層120可覆蓋光學部件114，使基底100與蓋板130之間不具有空腔。
在一實施例中，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)形成間隔層120。再者，間隔層120可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。或者，間隔層120可包括光阻材料，且可透過微影製程而圖案化，以形成空腔116。
請參照第1B圖，以蓋板130作為承載基板，對基底100的下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少基底100的厚度。接著，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區C的基底100內同時形成一第一開口103及多個第二開口101。第二開口101及第一開口103自基底100的下表面100b延伸至基底100的上表面100a上而貫穿基底100且分別露出導電墊112及絕緣層110。在一實施例中，可透過微影及蝕刻製程形成第一開口103以及第二開口101。
在本實施例中，第一開口103沿著相鄰晶片區C之間的切割道區SC延伸而圍繞晶片區C且貫穿基底100，使得每一晶片區C內的基底100彼此分離。第一開口103具有傾斜的側壁，使每一晶片區C內的基底100具有傾斜的側壁表面100c。
在本實施例中，第二開口101對應於導電墊112，且第二開口101位於基底100的下表面100b的第一口徑D1(如第 7圖所標示)(即，第二開口101的底部寬度大於其位於基底100的上表面100a的第二口徑D2(如第7圖所標示)(即，第二開口101的頂部寬度)，因此第二開口101具有傾斜的側壁。傾斜的側壁有助於後續形成於第二開口101內的膜層(例如，絕緣層及重佈線層)的沉積，進而提高晶片封裝體的可靠度。舉例來說，由於第二開口101位於基底100的上表面100a的第二口徑D2小於其位於基底100的下表面100b的第一口徑D1，因此後續形成於第二開口101內的膜層能夠輕易地沉積於第二開口101的轉角，以避免膜層在上述轉角處發生斷裂。
在一實施例中，晶片區C內的這些第二開口101可沿著第一開口103而間隔排列，且第二開口101與第一開口103透過基底100的一部分(例如，側壁部分)彼此隔開。
在其他實施例中，第二開口101鄰近於下表面100b的部分可與第一開口103鄰近於下表面100b的部分彼此連通，使得基底100具有一側壁部分低於下表面100b。亦即，上述側壁部分的厚度小於基底100的厚度。在此情形中，可防止應力累積於第二開口101與第一開口103之間的基底100，且可藉由第一開口103緩和及釋放應力，進而避免基底100的側壁部分出現破裂。
在本實施例中，第一開口103沿著切割道區SC(即，晶片區C的邊緣)延伸而圍繞基底100內的第二開口101及感測區102，且第二開口101的上視輪廓可不同於第一開口103的上視輪廓。舉例來說，第二開口101具有圓形的上視輪廓，而第一開口103具有環形的上視輪廓，如方環形。可以理 解的是，第二開口101及第一開口103可具有其他形狀的上視輪廓，而並不限定於此。
請參照第1C圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)在基底100的第一開口103內以及鄰近第一開口103的基底100的下表面100b上形成一光遮蔽層140，其與基底100接觸。光遮蔽層140順應性地沉積於第一開口103的側壁表面(即，基底100的側壁表面100c)及底部表面上方。位於基底100的側壁表面100c上的光遮蔽層140圍繞基底100的晶片區C。在一實施例中，光遮蔽層140包括一金屬材料。舉例來說，金屬材料包括鋁、鈦、鎢、銅或其組合。
請參照第1D圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底100的下表面100b上形成一絕緣襯層142，絕緣襯層142順應性地沉積於第二開口101及第一開口103的側壁表面及底部表面上，使絕緣襯層142延伸於基底100的側壁表面100c上方，而覆蓋光遮蔽層140。在一實施例中，絕緣襯層142可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。
請參照第1E圖，可透過微影製程及蝕刻製程，去除第二開口101底部的絕緣襯層142及其下方的絕緣層110而露出位於第二開口101底部的導電墊112。之後，可依序透過沉積 製程(例如，塗佈製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣襯層142上形成圖案化的重佈線層144。在本實施例中，重佈線層144形成於基底100的下表面100b，且順應性地延伸至第二開口101的側壁表面及底部表面，而未延伸至第一開口103內。重佈線層144透過絕緣襯層142與基底100電性隔離，且經由第二開口101直接電性接觸或間接電性連接露出的導電墊112。因此，第二開口101內的重佈線層144也稱為基底通孔電極(TSV)。在一實施例中，重佈線層144可包括鋁、鈦、鎢、銅或其組合或其他適合的導電材料。
請參照第1F圖，可透過沉積製程，在基底100的下表面100b上形成一鈍化護層146，且填入第二開口101及第一開口103，以覆蓋重佈線層144及光遮蔽層140。在一實施例中，鈍化護層146可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，鈍化護層146填滿第一開口103，而僅部分填充第二開口101，使得一空孔101a形成於第二開口101內的重佈線層144與鈍化護層146之間。在一實施例中，空孔101a與鈍化護層146之間的界面具有拱形輪廓。在其他實施例中，鈍化護層146亦可填滿第二開口101。
接著，可透過微影製程及蝕刻製程，在基底100的下表面100b上的鈍化護層146內形成複數開口，以露出部分的 重佈線層144。
之後，可透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化護層146的開口內填入導電結構150(例如，焊球、凸塊或導電柱)，以與露出的重佈線層144電性連接。在一實施例中，導電結構150可包括錫、鉛、銅、金、鎳、或前述之組合。
沿著自基底100的下表面100b朝蓋板130的的方向依序切割位於切割道區SC的鈍化護層146、光遮蔽層140、絕緣層110、間隔層120、蓋板130，以將每一晶片區C的鈍化護層146、光遮蔽層140、絕緣層110、間隔層120及蓋板130彼此分離。舉例來說，可使用切割刀具或雷射進行切割製程，在進行切割製程之後，可形成獨立的晶片封裝體10，如第2圖所示。
可以理解的是，雖然第1A至1F圖的實施例為具有前照式感測裝置之晶片封裝體的製造方法，然而關於晶片的外部電性連接路徑(例如，基底內的開口、重佈線層、鈍化護層或其中的導電結構)及光遮蔽層的製作方法亦可應用於背照式感測裝置的製程中。
第3A至3E圖係繪示出根據本發明另一實施例之晶片封裝體的製造方法的剖面示意圖，其中相同於第1A至1F圖中的部件係使用相同的標號並可能省略其說明。請參照第3A圖，提供如第1B圖所示之結構。接著，在基底100的下表面100b上形成一絕緣襯層142，絕緣襯層142順應性地沉積於第二開口101及第一開口103的側壁表面及底部表面上。
請參照第3B圖，去除第一開口103及第二開口101 底部的絕緣襯層142及其下方的絕緣層110而露出位於第二開口101底部的導電墊112。之後，在絕緣襯層142上形成圖案化的重佈線層144。在本實施例中，重佈線層144形成於基底100的下表面100b上方，且順應性地延伸至第二開口101的側壁表面及底部表面上，而未延伸至第一開口103內。延伸至第二開口101的重佈線層144與露出的導電墊112形成電性連接。
請參照第3C圖，在基底100的下表面100b上方形成一鈍化護層146，且填入第二開口101及第一開口103，以覆蓋重佈線層144。在本實施例中，鈍化護層146填滿第一開口103，而僅部分填充第二開口101，使得一空孔101a形成於第二開口101內的重佈線層144與鈍化護層146之間。在一實施例中，空孔101a與鈍化護層146之間的界面具有拱形輪廓。在其他實施例中，鈍化護層146亦可填滿第二開口101。接著，在基底100的下表面100b上的鈍化護層146內形成複數開口，以露出部分的重佈線層144。
請參照第3D圖，可透過微影及蝕刻製程，去除位於第一開口103內部分的鈍化護層146，使剩餘的鈍化護層146順應性覆蓋第一開口103的側壁表面並露出絕緣層110。在一實施例中，當去除第一開口103內的鈍化護層146時，可進一步去除露出絕緣層110及其上方部分的間隔層120，使第一開口103進一步延伸於間隔層120內。
請參照第3E圖，於切割道區SC的第一開口103內形成一光遮蔽層240，以覆蓋位於第一開口103的側壁表面上的鈍化護層146。在一實施例中，光遮蔽層240由阻擋及/或吸收外 界光線(例如，紅外光)的黑色絕緣材料所構成。舉例來說，光遮蔽層240可包括光阻材料、聚醯亞胺樹脂、或其他適合的絕緣材料。
之後，在鈍化護層146的開口內填入導電結構150(例如，焊球、凸塊或導電柱)，以與露出的重佈線層144電性連接。
沿著自基底100的下表面100b朝蓋板130的的方向依序切割位於切割道區SC的光遮蔽層240、間隔層120、蓋板130，以將每一晶片區C的光遮蔽層240、間隔層120及蓋板130彼此分離。在進行切割製程之後，光遮蔽層240的側壁表面240a大體上切齊於間隔層120的側壁表面120a及蓋板130的側壁表面130，並形成獨立的晶片封裝體20，如第4圖所示。
可以理解的是，雖然第3A至3E圖的實施例為具有前照式感測裝置之晶片封裝體的製造方法，然而關於晶片的外部電性連接路徑(例如，基底內的開口、重佈線層、鈍化護層或其中的導電結構)及光遮蔽層的製作方法亦可應用於背照式感測裝置的製程中。
第5A至5B圖係繪示出根據本發明又另一實施例之晶片封裝體的製造方法的剖面示意圖，其中相同於第1A至1F圖及第3A至3E圖中的部件係使用相同的標號並可能省略其說明。請參照第5A圖，提供如第3A圖所示之結構。接著，去除第一開口103及第二開口101底部的絕緣襯層142及其下方的絕緣層110而露出位於第二開口101底部的導電墊112。
之後，在絕緣襯層142上沉積一金屬層(未繪示)。 在本實施例中，金屬層形成於基底100的下表面100b上方，且順應性形成於第二開口101及第一開口103的側壁表面及底部表面上。在一實施例中，金屬層包括鋁、鈦、鎢、銅或其組合。接著，藉由圖案化金屬層，以同時形成重佈線層144及光遮蔽層144a。在本實施例中，重佈線層144形成於基底100的下表面100b上方，且順應性地延伸至第二開口101的側壁表面及底部表面上，而未延伸至第一開口103內。延伸至第二開口101的重佈線層144與露出的導電墊112形成電性連接。再者，光遮蔽層144a順應性形成於第一開口103的側壁表面及底部表面上，且延伸至基底100的下表面100b上方並與重佈線層144隔開。
在一實施例中，光遮蔽層144a具有一狹縫對應於每一第二開口101內的基底通孔電極。請參照第7圖，其繪示出一基底通孔電極及對應的一狹縫147。狹縫147沿第二開口101的深度延伸方向(即，基底100的下表面100b向基底100的上表面100a的方向)延伸而斷開光遮蔽層144a。在一實施例中，狹縫147具有一寬度W小於或等於第二開口101的第二口徑D2(即，第二開口101的頂部寬度)。可以理解的是，第2圖中晶片封裝體10內的光遮蔽層140及第4圖中晶片封裝體20內的光遮蔽層240也可分別具有相同或相似於狹縫147的狹縫。
請參照第5B圖，在基底100的下表面100b上方形成一鈍化護層146，且填入第二開口101及第一開口103，以分別覆蓋重佈線層144及光遮蔽層144a。在本實施例中，鈍化護層146填滿第一開口103，而僅部分填充第二開口101，使得一空孔101a形成於第二開口101內的重佈線層144與鈍化護層146之 間。在一實施例中，空孔101a與鈍化護層146之間的界面具有拱形輪廓。在其他實施例中，鈍化護層146亦可填滿第二開口101。接著，在基底100的下表面100b上的鈍化護層146內形成複數開口，以露出部分的重佈線層144。
之後，在鈍化護層146的開口內填入導電結構150(例如，焊球、凸塊或導電柱)，以與露出的重佈線層144電性連接。
沿著自基底100的下表面100b朝蓋板130的的方向依序切割位於切割道區SC的鈍化護層146、光遮蔽層144a、絕緣層110、間隔層120、蓋板130，以將每一晶片區C的鈍化護層146、光遮蔽層144a、絕緣層110、間隔層120及蓋板130彼此分離。舉例來說，可使用切割刀具或雷射進行切割製程，在進行切割製程之後，可形成獨立的晶片封裝體30，如第6圖所示。
可以理解的是，雖然第5A至5B圖的實施例為具有前照式感測裝置之晶片封裝體的製造方法，然而關於晶片的外部電性連接路徑(例如，基底內的開口、重佈線層、鈍化護層或其中的導電結構)及光遮蔽層的製作方法亦可應用於背照式感測裝置的製程中。
根據上述實施例，由於光遮蔽層覆蓋基底的側壁表面並沿晶片區的邊緣延伸而圍繞感測裝置，因此可阻擋或吸收紅外光穿過感測晶片的基底而防止基底內的感測區受到影響。如此一來，可解決或改善光串音效應的問題，以改善或維持具有感測晶片的封裝體的影像品質。
再者，由於光遮蔽層與重佈線層可由同一金屬層 定義而成，因此不須進行額外製程或增加製造成本。在此情形中，由於光遮蔽層內具有對應於基底通孔電極的狹縫，因此可此可確保光遮蔽層不與重佈線層連接，進而維持晶片封裝體的正常操作。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

Claims (22)

  1. 一種晶片封裝體，包括：一基底，具有一上表面、一下表面及位於該基底邊緣的一側壁表面，其中該基底包括一感測裝置，位於該基底內且鄰近於該基底的該上表面，其中該基底更包括複數開口，自該基底的該下表面向該基底的該上表面延伸；一光遮蔽層，設置於該基底的該側壁表面上方，且沿該基底的邊緣延伸而圍繞該感測裝置，其中該光遮蔽層具有一狹縫對應於每一該等開口，且其中該狹縫沿該等開口的深度延伸方向延伸而斷開該光遮蔽層，且該狹縫具有一寬度小於或等於該第二口徑；一蓋板，設置於該基底的該上表面上方；以及一間隔層，設置於該基底與該蓋板之間。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該等開口位於該基底的該下表面的第一口徑大於其鄰近於該基底的該上表面的一第二口徑。
  3. 如申請專利範圍第2項所述之晶片封裝體，更包括：一重佈線層，設置於該基底的該下表面上，且延伸於該等開口內；以及一絕緣襯層，設置於該重佈線層與該基底之間。
  4. 如申請專利範圍第3項所述之晶片封裝體，其中該光遮蔽層及該重佈線層由同一金屬層定義而成，且該絕緣襯層延伸於該基底的該側壁表面上，使該絕緣襯層位於該光遮蔽層與該基底之間。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中該金屬層包括鋁、鈦、鎢、銅或其組合。
  6. 如申請專利範圍第3項所述之晶片封裝體，其中該光遮蔽層包括一金屬材料，且該絕緣襯層延伸於該基底的該側壁表面上，並覆蓋該光遮蔽層。
  7. 如申請專利範圍第6項所述之晶片封裝體，其中該金屬材料包括鋁、鈦、鎢、銅或其組合。
  8. 如申請專利範圍第3項所述之晶片封裝體，更包括：一鈍化護層，覆蓋該重佈線層及該光遮蔽層且填入於該等開口內；以及一導電結構，穿過該鈍化護層而電性連接至該重佈線層。
  9. 如申請專利範圍第3項所述之晶片封裝體，更包括：一鈍化護層，覆蓋該重佈線層且填入於該等開口內，其中該光遮蔽層覆蓋該鈍化護層；以及一導電結構，穿過該鈍化護層而電性連接至該重佈線層。
  10. 如申請專利範圍第9項所述之晶片封裝體，其中該光遮蔽層、該間隔層及該蓋板具有彼此切齊的側壁表面。
  11. 如申請專利範圍第9項所述之晶片封裝體，其中該光遮蔽層包括一黑色絕緣材料。
  12. 一種晶片封裝體的製造方法，包括：提供一基底，該基底具有一上表面及一下表面，且具有一晶片區及圍繞該晶片區的一切割道區，其中該基底的該晶片區內包括一感測裝置，且鄰近於該基底的該上表面；形成一間隔層及一蓋板於該基底的該上表面上方，其中該 間隔層位於該基底與該蓋板之間；形成一第一開口於該基底的該切割道區內而圍繞該晶片區，其中該第一開口自該基底的該下表面向該基底的該上表面延伸；形成複數第二開口於該基底的該晶片區內，其中該等第二開口自該基底的該下表面向該基底的該上表面延伸，且其中該等第二開口位於該基底的該下表面的第一口徑大於其鄰近於該基底的該上表面的一第二口徑；以及形成一光遮蔽層於該第一開口的一側壁表面上方，其中該光遮蔽層沿該切割道區延伸而圍繞該晶片區。
  13. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中該光遮蔽層具有一狹縫對應於每一該等第二開口，且其中該狹縫沿該等第二開口的深度延伸方向延伸而斷開該光遮蔽層，且該狹縫具有一寬度小於或等於該第二口徑。
  14. 如申請專利範圍第12項所述之晶片封裝體的製造方法，更包括：形成一重佈線層於該基底的該下表面上及該等第二開口內；以及形成一絕緣襯層於該重佈線層與該基底之間。
  15. 如申請專利範圍第14項所述之晶片封裝體的製造方法，其中藉由沉積及圖案化一金屬層，以同時形成該光遮蔽層及該重佈線層。
  16. 如申請專利範圍第15項所述之晶片封裝體的製造方法，其中該金屬層包括鋁、鈦、鎢、銅或其組合。
  17. 如申請專利範圍第14項所述之晶片封裝體的製造方法，其中該光遮蔽層包括一金屬材料，且該絕緣襯層延伸於該第一開口的一側壁表面上，並覆蓋該光遮蔽層。
  18. 如申請專利範圍第17項所述之晶片封裝體的製造方法，其中該金屬材料包括鋁、鈦、鎢、銅或其組合。
  19. 如申請專利範圍第14項所述之晶片封裝體的製造方法，更包括：形成一鈍化護層，以覆蓋該重佈線層及該光遮蔽層且填入該第一開口及該等第二開口內；以及形成一導電結構，以穿過該鈍化護層而電性連接至該重佈線層。
  20. 如申請專利範圍第14項所述之晶片封裝體的製造方法，更包括：於形成該光遮蔽層前，形成一鈍化護層，以覆蓋該重佈線層且填入該第一開口及該等第二開口內，使該光遮蔽層覆蓋該鈍化護層；以及形成一導電結構，以穿過該鈍化護層而電性連接至該重佈線層。
  21. 如申請專利範圍第20項所述之晶片封裝體的製造方法，更包括沿該切割道區切割該光遮蔽層、該間隔層及該蓋板，使該光遮蔽層、該間隔層及該蓋板具有彼此切齊的側壁表面。
  22. 如申請專利範圍第20項所述之晶片封裝體的製造方法，其中該光遮蔽層包括一黑色絕緣材料。
TW106134341A 2016-10-06 2017-10-05 晶片封裝體及其製造方法 TWI646671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662404973P 2016-10-06 2016-10-06
US62/404,973 2016-10-06

Publications (2)

Publication Number Publication Date
TW201826510A TW201826510A (zh) 2018-07-16
TWI646671B true TWI646671B (zh) 2019-01-01

Family

ID=61829128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134341A TWI646671B (zh) 2016-10-06 2017-10-05 晶片封裝體及其製造方法

Country Status (2)

Country Link
US (1) US10424540B2 (zh)
TW (1) TWI646671B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
TWI672779B (zh) * 2016-12-28 2019-09-21 曦威科技股份有限公司 指紋辨識裝置、使用其之行動裝置以及指紋辨識裝置的製造方法
US11322538B2 (en) * 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
TWI717846B (zh) * 2018-09-25 2021-02-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN115020216A (zh) 2018-11-01 2022-09-06 精材科技股份有限公司 晶片封装体的制造方法
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
CN110649055A (zh) * 2019-09-27 2020-01-03 华天科技（昆山）电子有限公司 改善cis芯片炫光问题的晶圆级封装方法以及封装结构
TWI744163B (zh) * 2020-01-06 2021-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11362047B2 (en) * 2020-04-16 2022-06-14 Texas Instruments Incorporated Integrated system-in-package with radiation shielding
CN112367061A (zh) * 2020-09-16 2021-02-12 厦门云天半导体科技有限公司 一种基于玻璃盖板的声表面滤波器封装方法及结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301494A (zh) * 2011-06-30 2013-01-01 Xintec Inc 晶片封裝體及其形成方法
US20160005780A1 (en) * 2009-02-24 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method of forming same
TW201605027A (zh) * 2014-06-20 2016-02-01 Focaltech Systems Ltd 感測晶片、及其製造方法以及配置該感測晶片的電子裝置
TW201630152A (zh) * 2014-11-14 2016-08-16 豪威科技股份有限公司 元件嵌入式影像感測器及其晶圓級製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP2009260269A (ja) * 2008-03-18 2009-11-05 Panasonic Corp 光学デバイス及びその製造方法
JP5757749B2 (ja) * 2010-05-19 2015-07-29 富士フイルム株式会社 重合性組成物
US8431946B2 (en) * 2010-05-26 2013-04-30 Hsin-Chih CHIU Chip package and method for forming the same
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8604578B2 (en) * 2010-10-25 2013-12-10 Hsin-Chih CHIU Chip package
US9362134B2 (en) * 2011-02-10 2016-06-07 Xintec Inc. Chip package and fabrication method thereof
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
TWI502692B (zh) * 2011-07-29 2015-10-01 Xintec Inc 晶片封裝體及其形成方法
US10096635B2 (en) * 2014-08-08 2018-10-09 Xintec Inc. Semiconductor structure and manufacturing method thereof
US9806116B2 (en) * 2015-10-28 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal grid and deep trench isolation in CIS application
US9997473B2 (en) * 2016-01-19 2018-06-12 Xintec Inc. Chip package and method for forming the same
KR102591546B1 (ko) * 2016-09-02 2023-10-24 에스케이하이닉스 주식회사 가드 댐들을 갖는 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005780A1 (en) * 2009-02-24 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method of forming same
TW201301494A (zh) * 2011-06-30 2013-01-01 Xintec Inc 晶片封裝體及其形成方法
TW201605027A (zh) * 2014-06-20 2016-02-01 Focaltech Systems Ltd 感測晶片、及其製造方法以及配置該感測晶片的電子裝置
TW201630152A (zh) * 2014-11-14 2016-08-16 豪威科技股份有限公司 元件嵌入式影像感測器及其晶圓級製造方法

Also Published As

Publication number Publication date
US20180102321A1 (en) 2018-04-12
TW201826510A (zh) 2018-07-16
US10424540B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
TWI646671B (zh) 晶片封裝體及其製造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
US10446504B2 (en) Chip package and method for forming the same
TWI629759B (zh) 晶片封裝體及其製造方法
TWI614852B (zh) 晶片封裝體及其製造方法
US10157875B2 (en) Chip package and method for forming the same
US9997473B2 (en) Chip package and method for forming the same
CN107221540B (zh) 晶片封装体及其制造方法
TWI550794B (zh) 晶片封裝體及其製造方法
TWI642149B (zh) 晶片封裝體及其製造方法
TWI717846B (zh) 晶片封裝體及其製造方法
TW201624683A (zh) 感光模組及其製造方法
US20160233260A1 (en) Chip package and method for forming the same
TWI741327B (zh) 晶片封裝體及其製造方法
TW202331956A (zh) 晶片封裝體及其製造方法