KR102591546B1 - 가드 댐들을 갖는 이미지 센서 - Google Patents
가드 댐들을 갖는 이미지 센서 Download PDFInfo
- Publication number
- KR102591546B1 KR102591546B1 KR1020160113004A KR20160113004A KR102591546B1 KR 102591546 B1 KR102591546 B1 KR 102591546B1 KR 1020160113004 A KR1020160113004 A KR 1020160113004A KR 20160113004 A KR20160113004 A KR 20160113004A KR 102591546 B1 KR102591546 B1 KR 102591546B1
- Authority
- KR
- South Korea
- Prior art keywords
- guard
- metal layer
- layer
- substrate
- dam
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000010410 layer Substances 0.000 claims description 310
- 229910052751 metal Inorganic materials 0.000 claims description 165
- 239000002184 metal Substances 0.000 claims description 165
- 230000004888 barrier function Effects 0.000 claims description 95
- 239000011229 interlayer Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000001055 blue pigment Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 76
- 238000005530 etching Methods 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000002596 correlated effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000001056 green pigment Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000001054 red pigment Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/52—PV systems with concentrators
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
픽셀 영역, 로직 영역, 및 상기 픽셀 영역과 상기 로직 영역 사이의 가드 영역을 포함하는 기판; 및 상기 가드 영역 내에 서로 평행하게 연장하는 제1 가드 댐 및 제2 가드 댐을 포함하는 이미지 센서가 설명된다.
Description
본 발명은 열의 이동을 차단하고 열을 방출하기 위한 가드 댐들을 갖는 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 적층형 이미지 센서의 수요가 증대되고 있다. 이미지 센서는 픽셀 영역과 로직 영역을 포함할 수 있다. 픽셀 영역 내에 다수의 포토 다이오드들, 픽셀 트랜지스터들, 다수의 컬러 필터들 및 다수의 마이크로렌즈들이 형성될 수 있다. 로직 영역 내에 로직 회로 및 입출력 회로가 형성될 수 있다. 로직 영역에서 발생된 열이 픽셀 영역으로 이동하여 암 전류, 화이트 스팟, 또는 다크 쉐이딩(dark shading) 등과 같은 결함을 발생시킬 수 있고, 배선들의 저항도 증가시킬 수 있다.
본 발명이 해결하고자 하는 과제는 로직 영역에서 발생한 열이 픽셀 영역으로 이동하는 것을 블로킹할 수 있는 가드 댐들을 갖는 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 가드 댐들을 갖는 이미지 센서를 형성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서는 픽셀 영역, 로직 영역, 및 상기 픽셀 영역과 상기 로직 영역 사이의 가드 영역을 포함하는 기판; 및 상기 기판의 상기 가드 영역 내에 서로 평행하게 연장하는 제1 가드 댐 및 제2 가드 댐을 포함할 수 있다.
상면도에서 상기 제1 가드 댐 및 상기 제2 가드 댐은 상기 픽셀 영역을 감싸는 프레임 모양을 가질 수 있다.
상기 제1 가드 댐은 상기 로직 영역과 가깝게 배치될 수 있고, 및 상기 제2 가드 댐은 상기 픽셀 영역과 가깝게 배치될 수 있다.
상기 이미지 센서는 상기 기판의 제1면 상의 표면 절연층; 및 상기 기판의 제2면 상의 반사 방지층을 더 포함할 수 있다.
상기 제1 가드 댐은 상기 표면 절연층과 상기 반사 방지층의 사이에 상기 기판을 관통하도록 형성될 수 있다.
상기 제1 가드 댐은 상기 기판을 수직으로 관통하는 제1 가드 트렌치 내에 형성된 절연물을 포함할 수 있다.상기 제2 가드 댐은 상기 반사 방지층을 수직으로 관통할 수 있다.
상기 제2 가드 댐은 상기 기판을 수직으로 관통하는 제2 가드 트렌치 내에 형성된 전도체를 포함할 수 있다.
상기 제2 가드 댐은 상기 제2 가드 트렌치의 내벽 상에 컨포멀하게 형성된 가드 배리어 금속 층 및 상기 가드 배리어 금속 층 상의 가드 플러그를 포함할 수 있다.
상기 가드 배리어 금속 층은 상기 기판과 직접적으로 접촉할 수 있다.
상기 이미지 센서는 상기 로직 영역의 상기 기판의 일 표면 상의 쉴드 배리어 금속 층을 더 포함할 수 있다. 상기 가드 배리어 금속 층은 상기 쉴드 배리어 금속 층과 연결될 수 있다.
상기 이미지 센서는 상기 쉴드 배리어 금속 층 상의 쉴드 금속 층을 더 포함할 수 있다. 상기 가드 플러그는 상기 쉴드 금속 층과 연결될 수 있다.
상기 이미지 센서는 상기 쉴드 금속 층 상의 쉴드 패턴을 더 포함할 수 있다. 상기 쉴드 패턴은 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다.
상기 이미지 센서는 상기 가드 플러그 상에 형성된 오버코팅을 더 포함할 수 있다. 상기 오버코팅은 상기 가드 플러그의 표면의 일부를 노출하는 오프닝을 가질 수 있다.
상기 이미지 센서는 상기 로직 영역 내에서 상기 기판을 관통하는 TSV 플러그 및 상기 TSV 플러그를 감싸는 TSV 배리어 금속 층을 더 포함할 수 있다.
상기 가드 배리어 금속 층과 상기 TSV 배리어 금속 층이 동일한 물질을 포함할 수 있고, 및 상기 가드 플러그와 상기 TSV 플러그가 동일한 물질을 포함할 수 있다.
상기 이미지 센서는 상기 픽셀 영역 내에서 상기 기판 상에 형성된 층간 절연층 및 금속 배선들을 더 포함할 수 있다. 상기 이미지 센서는 상기 가드 영역 내에서 상기 금속 배선들 중 하나와 동일한 레벨에 형성된 댐 패드를 더 포함할 수 있다. 상기 제2 가드 댐은 상기 댐 패드와 접촉할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서는 기판의 제1면 상의 표면 절연층, 하부 층간 절연층, 및 상부 층간 절연층; 상기 기판의 제2면 상의 반사 방지층; 및 상기 기판을 관통하는 TSV 플러그, 제1 가드 댐, 및 제2 가드 댐을 포함할 수 있다. 상기 TSV 플러그는 상기 기판 및 상기 반사 방지층을 관통하는 TSV 홀 내에 형성된 TSV 배리어 금속 층 및 TSV 플러그를 포함할 수 있다. 상기 제1 가드 댐은 상기 기판을 수직으로 관통하고 상기 표면 절연층과 상기 반사 방지츨 사이에 형성된 제1 가드 트렌치 내에 형성된 절연물을 포함할 수 있다. 상기 제2 가드 댐은 상기 기판 및 상기 반사 방지층을 수직으로 관통하고 가드 배리어 금속 층 및 가드 플러그를 포함할 수 있다.
상기 이미지 센서는 상기 반사 방지층 상의 쉴드 금속 층, 및 상기 쉴드 금속 층 상의 쉴드 패턴, 및 상기 쉴드 금속 층 및 상기 쉴드 패턴 상의 오버코트를 더 포함할 수 있다. 상기 오버코트는 상기 쉴드 금속 층의 표면의 일부를 노출하는 제1 오프닝을 포함할 수 있다.
상기 이미지 센서는 상기 TSV 플러그 상의 패드 층을 더 포함할 수 있다. 상기 오버코트는 상기 패드 층의 표면의 일부를 노출하는 제2 오프닝을 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서는 포토다이오드들 및 픽셀 트랜지스터를 포함하는 픽셀 영역; 로직 트랜지스터를 포함하는 로직 영역; TSV 플러그를 포함하는 패드 영역; 및 상기 픽셀 영역과 상기 로직 영역 사이의 가드 영역을 포함할 수 있다. 상기 가드 영역은 상면도에서 상기 픽셀 영역을 둘러싸는 프레임 모양을 갖는 절연성 제1 가드 댐 및 전도성 제2 가드 댐을 포함할 수 있다.
상기 제1 가드 댐은 상기 로직 영역과 가깝게 배치될 수 있고, 및 상기 제2 가드 댐은 상기 픽셀 영역과 가깝게 배치될 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의하면 로직 영역에서 발생한 열이 픽셀 영역으로 이동하는 것이 블로킹될 수 있고, 및 방출될 수 있다.
본 발명의 기술적 사상에 의하면 열에 의한 결함이 방지될 수 있으므로 이미지 센서는 우수한 화질을 가질 수 있다.
기타 언급되지 않은 본 발명의 다양한 실시예들에 의한 효과들은 본문 내에서 언급될 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서를 개략적으로 도시한 블럭도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 의한 개념적인 이미지 센서의 블록 레이아웃이다.
도 3a 내지 도 3c는 도 2의 I-I' 선을 따라 취한 본 발명의 기술적 사상의 다양한 실시예들에 의한 이미지 센서들의 개념적인 종단면도들이다.
도 4a 내지 도 4l, 도 5a 내지 도 5g, 및 도 6a 내지 도 6f는 본 발명의 기술적 사상의 다양한 실시예들에 의한 이미지 센서를 형성하는 방법들을 설명하기 위하여 도 2의 I-I' 선을 따라 취한 종단면도들이다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 이미지 센서들 중 적어도 하나를 가진 전자 장치를 개략적으로 도시한 다이아그램이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 의한 개념적인 이미지 센서의 블록 레이아웃이다.
도 3a 내지 도 3c는 도 2의 I-I' 선을 따라 취한 본 발명의 기술적 사상의 다양한 실시예들에 의한 이미지 센서들의 개념적인 종단면도들이다.
도 4a 내지 도 4l, 도 5a 내지 도 5g, 및 도 6a 내지 도 6f는 본 발명의 기술적 사상의 다양한 실시예들에 의한 이미지 센서를 형성하는 방법들을 설명하기 위하여 도 2의 I-I' 선을 따라 취한 종단면도들이다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 이미지 센서들 중 적어도 하나를 가진 전자 장치를 개략적으로 도시한 다이아그램이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 '전면(frontside)'과 '후면(backside)'는 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, '전면'과 '후면'은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, '전면'이 '후면'이라고 해석될 수도 있고 '후면'이 '전면'으로 해석될 수도 있다. 따라서, '전면'을 '제1'이라고 표현하고 '후면'을 '제2'라고 표현할 수도 있고, '후면'을 '제1'로 표현하고 '전면'을 '제2'라고 표현할 수도 있다. 그러나, 하나의 실시예 내에서는 '전면'과 '후면'이 혼용되지 않는다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서(800)를 개략적으로 도시한 블럭도이다. 도 1을 참조하면, 본 발명의 기술적 사상의 일 실시예 의한 이미지 센서는 다수의 픽셀들이 매트릭스 구조로 배열된 픽셀 어레이(pixel array, 810), 상관 이중 샘플러(correlated double sampler, CDS, 820), 아날로그-디지털 컨버터(analog-digital converter, ADC, 830), 버퍼(Buffer, 840), 로우 드라이버(row driver, 850), 타이밍 제너레이터(timing generator, 860), 제어 레지스터(control register, 870), 및 램프 신호 제너레이터(ramp signal generator, 880)를 포함할 수 있다.
픽셀 어레이(810)는 매트릭스 구조로 배열된 다수의 픽셀들을 포함할 수 있다. 다수의 픽셀들은 각각 광학적 이미지 정보를 전기적 이미지 신호로 변환하여 컬럼 라인들(column lines)을 통하여 상관 이중 샘플러(820)로 전송할 수 있다. 다수의 픽셀들은 로우 라인들(row lines) 중 하나 및 컬럼 라인들(column lines) 중 하나와 각각 연결될 수 있다.
상관 이중 샘플러(820)는 픽셀 어레이(810)의 픽셀들로부터 수신된 전기적 이미지 신호를 유지(hold) 및 샘플링할 수 있다. 예를 들어, 상관 이중 샘플러(820)는 타이밍 제너레이터(860)로부터 제공된 클럭 신호에 따라 기준 전압 레벨과 수신된 전기적 이미지 신호의 전압 레벨을 샘플링하여 그 차이에 해당하는 아날로그적 신호를 아날로그-디지털 컨버터(830)로 전송할 수 있다.
아날로그-디지털 컨버터(830)는 수신된 아날로그 신호를 디지털 신호로 변환하여 버퍼(840)로 전송할 수 있다.
버퍼(840)는 수신된 디지털 신호를 래치(latch)하고 및 순차적으로 영상 신호 처리부 (미도시)로 출력할 수 있다. 버퍼(840)는 디지털 신호를 래치하기 위한 메모리 및 디지털 신호를 증폭하기 위한 감지 증폭기를 포함할 수 있다.
로우 드라이버(850)는 타이밍 제너레이터(860)의 신호에 따라 픽셀 어레이(810)의 다수의 픽셀들을 구동할 수 있다. 예를 들어, 로우 드라이버(850)는 다수의 로우 라인들(row lines) 중 하나의 로우 라인(row line)을 선택하기 위한 선택 신호들 및/또는 구동하기 위한 구동 신호들을 생성할 수 있다.
타이밍 제너레이터(860)는 상관 이중 샘플러(820), 아날로그-디지털 컨버터(830), 로우 드라이버(850), 및 램프 신호 제너레이터(880)를 제어하기 위한 타이밍 신호를 생성할 수 있다.
컨트롤 레지스터(870)는 버퍼(840), 타이밍 제너레이터(860), 및 램프 신호 제너레이터(880)를 컨트롤하기 위한 컨트롤 신호(들)을 생성할 수 있다.
램프 신호 제너레이터(880)는 타이밍 제너레이터(860)의 컨트롤에 따라 버퍼(840)로부터 출력되는 이미지 신호를 제어하기 위한 램프 신호를 생성할 수 있다.
도 2는 본 발명의 기술적 사상의 일 실시예에 의한 개념적인 이미지 센서(100)의 블록 레이아웃이다.
도 2를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서(100)는 중앙의 픽셀 영역(PX), 외곽의 로직 영역들(LA) 및 패드 영역들(PA), 및 가드 영역(GA)을 포함할 수 있다. 패드 영역들(PA)은 로직 영역(LA) 내에 포함될 수도 있다. 즉, 패드 영역들(PA)은 로직 영역(LA)의 일부일 수 있다. 본 발명의 기술적 사상의 다른 실시예에서, 다수의 로직 영역들(LA) 및 다수의 패드 영역들(PA)은 선택적으로 생략될 수도 있다.
픽셀 영역(PX)은 다수 개의 빛을 전기적 신호로 변환하는 픽셀들을 포함할 수 있다. 예를 들어, 각 픽셀들은 포토다이오드들, 컬러 필터들, 마이크로-렌즈들, 및 픽셀 트랜지스터들을 포함할 수 있다.
로직 영역들(LA)은 픽셀 영역(PX)으로부터 전달된 전기적 신호를 프로세싱하기 위한 상관 이중 샘플러(CDS, Correlated Double Sampler) 또는 이미지 프로세서(image processor) 같은 다양한 로직 회로들을 포함할 수 있다.
패드 영역들(PA)은 로직 영역들(LA)과 외부 회로의 전기적 연결을 위한 입출력 패드들 및/또는 실리콘 관통 비아들(TSV, through-silicon vias)을 포함할 수 있다.
가드 영역(GA)은 픽셀 영역(PX)을 둘러싸도록 픽셀 영역(PX)과 로직 영역들(LA)의 사이 및/또는 픽셀 영역(PX)과 패드 영역들(PA)의 사이에 형성될 수 있다. 가드 영역(GA) 내에 프레임 모양의 가드 댐(GD)이 배치될 수 있다.
가드 댐(GD)은 외부 가드 댐(21) 및 내부 가드 댐(22)을 포함할 수 있다. 상기 외부 가드 댐(21)은 상기 로직 영역(LA)과 가깝게 배치될 수 있고, 및 상기 내부 가드 댐(22)은 상기 픽셀 영역(PX)과 가깝게 배치될 수 있다. 외부 가드 댐(21)과 내부 가드 댐(22)은 서로 평행하게 연장할 수 있다.
가드 댐들(GD)은 픽셀 영역(PX)과 로직 영역들(LA) 사이에서 열, 이온, 또는 전하 등의 이동을 차단할 수 있다. 예를 들어, 외부 가드 댐(21)은 로직 영역들(LA) 및 패드 영역들(PA)로부터 발생한 열이 픽셀 영역(PX)으로 전달되지 않도록 열을 차단할 수 있다. 내부 가드 댐(22)은 열(heat)이 픽셀 영역(PX)으로 전달되는 것을 방지하기 위하여 열(heat)을 외부로 방출할 수 있다.
도 3a 내지. 3c는 도 2의 I-I' 선을 따라 취한 본 발명의 기술적 사상의 다양한 실시예들에 의한 이미지 센서들(100A-100C)의 개념적인 종단면도들이다.
도 3a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서(100A)는 픽셀 영역(PX), 가드 영역(GA), 로직 영역(LA), 및 패드 영역(PA)을 가진 기판(10)을 포함할 수 있다. 도 2를 참조하여, 픽셀 영역(PX)은 중앙에 배치될 수 있고, 로직 영역(LA) 및 패드 영역(PA)은 픽셀 영역(PX)의 주변에 배치될 수 있고, 및 가드 영역(GA)은 픽셀 영역(PX)과 로직 영역(LA)의 사이에 배치될 수 있다.
상기 이미지 센서(100A)는 픽셀 영역(PX) 내에서 기판(10) 내에 형성된 포토다이오드들(11), 기판(10)의 제1면 - 예를 들어, 전면(frontside) - 상에 형성된 표면 절연층(12), 픽셀 트랜지스터(13), 하부 층간 절연층(15), 다층의 금속 배선들(16), 및 상부 층간 절연층(19), 및 기판(10)의 제2면 - 예를 들어, 후면(backside) - 상에 형성된 반사 방지층(25), 라이닝 층(32), 픽셀 그리드(37), 컬러 필터들(41), 오버코팅(45), 및 마이크로-렌즈들(46)을 포함할 수 있다.
표면 절연층(12)은 기판(10) 및 하부 층간 절연층(15)과 식각 선택비를 가질 수 있다. 예를 들어, 기판(10)은 실리콘을 포함할 수 있고, 및 표면 절연층(12)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 그 조합을 포함할 수 있다.
픽셀 트랜지스터(13)는 전달 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 또는 증폭 트랜지스터 중 하나일 수 있다.
하부 층간 절연층(15)은 표면 절연층(12) 상에 픽셀 트랜지스터(13)를 덮도록 형성될 수 있고, 및 상부 층간 절연층(19)은 하부 층간 절연층(15) 상에 금속 배선들(16)을 덮도록 형성될 수 있다. 하부 층간 절연층(15) 및 상부 층간 절연층(19)은 실리콘 산화물을 포함할 수 있다.
다층의 금속 배선들(16)은 금속을 포함할 수 있고, 및 수평 방향으로 전기적 신호를 전달할 수 있다.
반사 방지층(25)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 그 조합을 포함할 수 있다.
라이닝 층(32)은 실리콘 산화물 또는 실리콘 질화물 같은 절연물을 포함할 수 있다. 본 발명의 다른 실시예에서, 픽셀 영역(PX) 내에는 라이닝 층(32)이 생략될 수도 있다.
픽셀 그리드(37)는 컬러 필터들(41)의 경계를 정의하도록 상면도에서 격자 모양을 가질 수 있다. 픽셀 그리드(37)는 포토다이오드들(11)과 수직으로 정렬하는 윈도우들을 가질 수 있다. 픽셀 그리드(37)는 하부 금속 및 상부 금속을 포함할 수 있다. 예를 들어, 픽셀 그리드(37)의 하부 금속은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 또는 텅스텐 질화물(WN) 같은 배리어용 금속을 포함할 수 있고, 및 상부 금속은 텅스텐(W) 같은 금속을 포함할 수 있다.
컬러 필터들(41)은 컬러 필터들(31)은 각각 레드 안료, 그린 안료, 및 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다.
오버코팅(45) 및 마이크로-렌즈(46)는 고분자 유기물을 포함할 수 있다. 즉, 오버코팅(45)과 마이크로-렌즈(46)는 동일한 물질을 포함할 수 있다. 본 발명의 기술적 사상의 다른 실시예에서, 픽셀 영역(PX) 내의 오버코팅(45)은 생략될 수도 있다.
상기 이미지 센서(100A)는 가드 영역(GA) 내에서 기판(10)을 수직으로 관통하도록 기판(10) 내에 형성된 외부 가드 댐(21) 및 내부 가드 댐(22), 반사 방지층(25) 및 라이닝 층(32) 상의 쉴드 배리어 금속 층(33s) 및 쉴드 금속 층(35s), 쉴드 패턴(42), 및 오버코팅(45)을 포함할 수 있다.
외부 가드 댐(21) 및 내부 가드 댐(22)은 종단면도에서 담벽(wall) 형태를 가질 수 있고, 및 상면도 또는 평면도에서 픽셀 영역(PX)을 감싸는 프레임 모양을 가질 수 있다. 외부 가드 댐(21)은 열 전달 율이 낮은 실리콘 산화물 같은 절연물을 포함할 수 있다. 외부 가드 댐(21)은 표면 절연층(12)과 반사 방지층(25) 사이에 기판(10)을 관통하도록 형성될 수 있다. 외부 가드 댐(21)은 절연물이므로, 기판(10)내의 열 전달을 효과적으로 블로킹할 수 있다.
내부 가드 댐(22)은 가드 배리어 금속 층(33g) 및 가드 플러그(35g)를 포함할 수 있다. 가드 배리어 금속 층(33g)은 반사 방지층(25), 라이닝 층(32), 및 기판(10)을 수직으로 관통할 수 있고, 및 기판(10)의 제2면 상의 라이닝 층(32)의 표면 상으로 수평적으로 연장하여 쉴드 배리어 금속 층(33s)과 연결될 수 있다. 즉, 가드 배리어 금속 층(33g)과 쉴드 배리어 금속 층(33s)은 물질적으로 연속하도록 동일한 물질을 포함하여 싱글 바디를 형성할 수 있다. 가드 플러그(35g)는 가드 배리어 금속 층(33g) 상에 수직으로 연장하도록 형성될 수 있고, 및 쉴드 배리어 금속 층(33s) 상으로 연장하여 쉴드 금속 층(35s)과 연결될 수 있다. 즉, 가드 플러그(35g)와 쉴드 금속 층(35s)은 물질적으로 연속하도록 동일한 물질을 포함하여 싱글 바디를 형성할 수 있다. 내부 가드 댐(22)은 전도체이므로 기판(10) 내의 열을 외부로 효과적으로 방출할 수 있다.
쉴드 패턴(42)은 쉴드 금속 층(35s) 상에 외부 가드 댐(21)과 수직으로 정렬되도록 형성될 수 있다. 쉴드 패턴(42)은 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다. 따라서, 쉴드 패턴(42)은 빛이 쉴드 금속 층(35s)으로 입사하고 및 쉴드 금속 층(35s)로부터 반사되는 것을 쉴딩할 수 있다. 본 발명의 다른 실시예에서, 쉴드 패턴(42)은 하부 쉴드와 상부 쉴드를 포함할 수 있다. 하부 쉴드는 컬러 필터(41)와 동일한 구성을 가질 수 있다. 예를 들어, 하부 쉴드는 각각 레드 안료, 그린 안료, 및 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다. 상부 쉴드는 하부 쉴드 상에 넓게 형성될 수 있다. 상부 쉴드는 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다.
오버코팅(45)은 쉴드 금속 층(35s) 및 쉴드 패턴(42) 상에 형성될 수 있다. 오버코팅(45)은 고분자 유기물 - 예를 들어 마이크로-렌즈들(46)와 동일한 물질 - 을 포함할 수 있다. 오버코팅(45)은 내부 가드 댐(22)과 정렬하는 방열 오프닝(48)을 포함할 수 있다. 따라서, 내부 가드 댐(22)의 열은 방열 오프닝(48)을 통해 효과적으로 방출될 수 있다. 본 발명의 기술적 사상의 다른 실시예에서, 방열 오프닝(48)은 내부 가드 댐(22)과 정렬되지 않을 수도 있고, 또한 생략될 수도 있다.
상기 이미지 센서(100A)는 로직 영역(LA) 내에서 기판(10)의 제1면(전면) 상의 표면 절연층(12) 상에 형성된 로직 트랜지스터(14), 및 기판(10)의 제2면(후면) 상에 형성된 반사 방지층(25), 라이닝 층(32), 쉴드 배리어 금속 층(33s), 쉴드 금속 층(35s), 쉴드 패턴(42), 및 오버코팅(45)을 포함할 수 있다. 로직 트랜지스터(14)는 로직 회로 또는 이미지 프로세싱 회로 중 일부일 수 있다. 반사 방지층(25), 라이닝 층(32), 쉴드 배리어 금속 층(33s), 쉴드 금속 층(35s), 쉴드 패턴(42), 및 오버코팅(45)은 가드 영역(GA)으로부터 수평적으로 연장하여 로직 영역(LA)의 대부분을 덮을 수 있다.
상기 이미지 센서(100A)는 패드 영역(PA) 내에서 기판(10)을 관통하는 라이닝 층(32), TSV 배리어 금속 층(33v), 및 TSV 플러그(35v)를 포함할 수 있다. 상기 이미지 센서(100A)는 기판(10)의 제1면(전면) 상의 상부 층간 절연층(19) 내의 비아 패드(17)를 포함할 수 있다. 상기 이미지 센서(100A)는 기판(10)의 제2면(후면) 상에 형성된 반사 방지층(25), 라이닝 층(25), 패드 배리어 금속 층(33p), 하부 패드 층(35p), 상부 패드 층(36), 및 오버코팅(45)을 포함할 수 있다.
비아 패드(17)는 금속 배선들(16) 중 하나와 동일한 레벨에 배치될 수 있다. 즉, 비아 패드(17)는 금속 배선들(16)과 동일한 금속을 포함할 수 있다. TSV 배리어 금속 층(33v)은 TSV 플러그(35v)의 측면들 및 바닥 면들을 감쌀 수 있다. TSV 배리어 금속 층(33v)은 비아 패드(17)와 접촉할 수 있다. 라이닝 층(32)은 TSV 배리어 금속 층(33v)의 측면 및 바닥 면들 컨포멀하게 감쌀 수 있다.
TSV 배리어 금속 층(33v) 및 TSV 플러그(35v)는 기판(10), 표면 절연층(12), 및 하부 층간 절연층(15)을 완전히 관통할 수 있고, 및 상부 층간 절연층(19)을 부분적으로 관통할 수 있다. 예를 들어, TSV 배리어 금속 층(33v) 및 TSV 플러그(35v)는 2단 실린더 모양을 가질 수 있다.
TSV 배리어 금속 층(33v)은 반사 방지층(25) 상의 라이닝 층(32) 상으로 연장하여 패드 배리어 금속 층(33p)과 연결될 수 있다. 즉, TSV 배리어 금속 층(33v)과 패드 배리어 금속 층(33p)은 물질적으로 연속하도록 동일한 물질을 포함하여 싱글 바디를 형성할 수 있다. 본 발명의 다른 실시예에서, 패드 배리어 금속 층(33p)은 쉴드 배리어 금속 층(33s)과 연결될 수 있다. 즉, 패드 배리어 금속 층(33p)과 쉴드 배리어 금속 층(33s)은 물질적으로 연속하도록 동일한 물질을 포함하여 싱글 바디를 형성할 수 있다.
TSV 플러그(35v)는 쉴드 배리어 금속 층(33p) 상으로 연장하여 하부 패드 층(35p)과 연결될 수 있다. 즉, TSV 플러그(35v)와 하부 패드 층(35p)은 물질적으로 연속하도록 동일한 물질을 포함하여 싱글 바디를 형성할 수 있다.
상부 패드 층(36)은 기판(10)을 관통하도록 TSV 플러그(35v) 상에 형성될 수 있다. 예를 들어, 상부 패드 층(36)은 기판(10)을 관통하는 내측 TSV 플러그일 수 있다. 이 경우, TSV 플러그(35v)는 외측 TSV 플러그일 수 있다.
오버코팅(45)은 상부 패드 층(36)의 표면을 노출하는 패드 오프닝(49)을 포함할 수 있다.
도 3b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서(100B)는 도 3a에 도시된 이미지 센서(100A)와 비교하여, 기판(10)의 제2면(후면) 상의 반사 방지층(25) 상의 라이닝 층(32)이 생략될 수 있다. 라이닝 층(32)은 패드 영역(PA) 내의 TSV 배리어 금속 층(33v)의 측면 상에만 형성될 수 있다.
도 3c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서(100C)는 도 3a에 도시된 이미지 센서(100A)와 비교하여, 가드 영역(GA) 내에서 상부 층간 절연층(19) 내에 형성된 댐 패드(18)를 더 포함할 수 있다. 내부 가드 댐(22)은 표면 절연층(12) 및 하부 층간 절연층(15)을 완전히 관통하고, 및 상부 층간 절연층(19)을 부분적으로 관통하여 댐 패드(18)와 접촉할 수 있다.
도 4a 내지 4l은 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법을 설명하기 위하여 도 2의 I-I' 선을 따라 취한 종단면도들이다.
도 4a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법은 픽셀 영역(PX), 가드 영역(GA), 로직 영역(LA), 및 패드 영역(PA)을 가진 기판(10)을 준비하고, 기판(10) 내에 포토다이오드들(11)을 형성하고, 기판(10)의 제1면 - 예를 들어, 전면(frontside) - 상에 표면 절연층(12), 픽셀 트랜지스터(13) 및 로직 트랜지스터(14)를 형성하고, 하부 층간 절연층(15)을 형성하고, 다층의 금속 배선들(16) 및 비아 패드(17)를 형성하고, 및 상부 층간 절연층(19)을 형성하는 것을 포함할 수 있다.
기판(10)은 단결정 실리콘 웨이퍼, 에피택셜 성장한 단결정 실리콘 층, 또는 기타 단결정 실리콘 층을 포함할 수 있다.
포토다이오드들(11)은 기판(10) 내에 n형 이온 및 p형 이온을 주입하는 이온 주입 공정을 수행하여 형성될 수 있다.
표면 절연층(12)은 증착 공정을 수행하여 형성될 수 있다. 표면 절연층(12)은 기판(10)과 식각 선택비를 가질 수 있다. 예를 들어, 표면 절연층(12)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 금속 산화물, 또는 그 다양한 조합들을 포함할 수 있다. 예를 들어, 표면 절연층(12)은 픽셀 영역(PX), 가드 영역(GA), 로직 영역(LA), 및 패드 영역(PA) 내에 전면적으로 형성될 수 있다.
하부 층간 절연층(15) 및 상부 층간 절연층(19)은 증착 공정을 수행하여 형성된 실리콘 산화물, 실리콘 질화물, 또는 그 조합을 포함할 수 있다.
금속 배선들(16) 및 비아 패드(17)는 증착 공정, 사진 공정, 및 식각 공정을 통하여 상부 층간 절연층(19) 내에 형성될 수 있다. 비아 패드(17)는 금속 배선들(16) 중 일부와 동일한 레벨에 형성될 수 있다. 금속 배선들(16)과 비아 패드(17)는 예를 들어 텅스텐 같은 동일한 금속을 포함할 수 있다.
도 4b를 참조하면, 상기 방법은 기판(10)을 뒤집고, 기판(10)의 제2면 - 예를 들어, 후면(backside) - 상에 제1 마스크 패턴(M1)을 형성하고 및 제1 마스크 패턴(M1)을 식각 마스크로 이용하는 제1 식각 공정을 수행하여 외부 가드 트렌치(21T)를 형성하는 것을 포함할 수 있다. 제1 마스크 패턴(M1)은 포토레지스트, 하드마스크, 또는 그 조합을 포함할 수 있다. 하드마스크는 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 그 조합들을 포함할 수 있다. 제1 식각 공정은 기판(10)을 식각하는 공정을 포함할 수 있다. 즉, 실리콘을 식각하는 공정을 포함할 수 있다. 외부 가드 트렌치(21T)는 기판(10)을 수직으로 관통하여 표면 절연층(12)을 노출시킬 수 있다. 외부 가드 트렌치(21T)는 종단면도에서 일 방향으로 길게 연장하는 트렌치 모양을 가질 수 있고, 상면도 또는 평면도에서 프레임 모양을 가질 수 있다. 이후, 제1 마스크 패턴(M1)은 제거될 수 있다.
도 4c를 참조하면, 상기 방법은 외부 가드 트렌치(21T) 내에 실리콘 산화물 같은 절연물을 채우고 CMP 같은 평탄화 공정을 수행하여 외부 가드 댐(21)을 형성하고, 및 기판(10)의 제2면(후면) 상에 전면적으로 반사 방지층(25)을 형성하는 것을 포함할 수 있다. 반사 방지층(25)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 또는 그 조합을 포함할 수 있다. 도 2를 참조하여, 외부 가드 댐(21)은 종단면도에서 벽(wall) 모양을 가질 수 있고, 상면도 또는 평면도에서 픽셀 영역(PX)을 감싸는 프레임(frame) 모양을 가질 수 있다.
도 4d를 참조하면, 상기 방법은 반사 방지 층(25) 상에 제2 마스크 패턴(M2)을 형성하고 및 제2 마스크 패턴(M2)을 식각 마스크로 이용하는 제2 식각 공정을 수행하여 상부 TSV 홀(31H)을 형성하는 것을 포함할 수 있다. 제2 마스크 패턴(M2)도 포토레지스트, 하드마스크, 또는 그 조합을 포함할 수 있다. 제2 식각 공정은 반사 방지층(25)을 식각하는 공정 및 기판(10)을 식각하는 공정을 포함할 수 있다. 상부 TSV 홀(31H)의 바닥에 표면 절연층(12)이 노출될 수 있다. 상부 TSV 홀(31H)은 종단면도에서 속이 빈 기둥 모양을 가질 수 있고, 및 상면도 또는 평면도에서 원 또는 다각형 모양을 가질 수 있다. 이후, 제2 마스크 패턴(M2)은 제거될 수 있다.
도 4e를 참조하면, 상기 방법은 반사 방지층(25)의 표면, 상부 TSV 홀(31H)의 내벽 및 바닥 면, 및 노출된 표면 절연층(12)의 표면 상에 컨포멀하게 라이닝 층(32)을 형성하는 것을 포함할 수 있다. 라이닝 층(32)은 상부 TSV 홀(31T) 내에서 실린더 모양을 가질 수 있다. 라이닝 층(32)은 반사 방지층(25) 상에 전면적으로 형성될 수 있다. 라이닝 층(32)은 TEOS(tetra-ethyl-ortho-silicate)같은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 4f를 참조하면, 상기 방법은 기판(10)의 제2면(후면), 반사 방지 층(25), 및 라이닝 층(32) 상에 제3 마스크 패턴(M3)을 형성하고 및 제3 마스크 패턴(M3)을 식각 마스크로 이용하는 제3 식각 공정을 수행하여 내부 가드 트렌치(22T)를 형성하는 것을 포함할 수 있다. 제3 마스크 패턴(M3)도 포토레지스트, 하드마스크, 또는 그 조합을 포함할 수 있다. 제3 마스크 패턴(M3)은 상부 TSV 홀(31H)을 채울 수 있다. 제3 식각 공정은 라이닝 층(32)을 식각하는 공정, 반사 방지층(25)을 식각하는 공정, 및 기판(10)을 식각하는 공정을 포함할 수 있다. 내부 가드 트렌치(22T)의 바닥에 표면 절연층(12)이 노출될 수 있다. 이후, 제3 마스크 패턴(M3)은 제거될 수 있다.
도 4g를 참조하면, 상기 방법은 기판(10)의 제2면(후면), 반사 방지 층(25), 및 라이닝 층(32) 상에 제4 마스크 패턴(M4)을 형성하고 및 제4 마스크 패턴(M4)을 식각 마스크로 이용하는 제4 식각 공정을 수행하여 하부 TSV 홀(32H)을 형성하는 것을 포함할 수 있다. 제4 마스크 패턴(M4)도 포토레지스트, 하드마스크, 또는 그 조합을 포함할 수 있다. 제4 마스크 패턴(M4)은 내부 가드 트렌치(22T)를 채울 수 있다. 또한, 제4 마스크 패턴(M4)은 상부 TSV 홀(31H)의 일부를 채울 수 있다. 제4 식각 공정은 라이닝 층(32)을 식각하는 공정, 표면 절연층(12)을 식각하는 공정, 및 하부 층간 절연층(15) 및 상부 층간 절연층(19)을 식각하는 공정을 포함할 수 있다. 하부 TSV 홀(32H)의 바닥에 비아 패드(17)가 노출될 수 있다. 이후, 제4 마스크 패턴(M4)은 제거될 수 있다.
도 4h를 참조하면, 상기 방법은 내부 가드 트렌치(22T), 및 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)의 내벽들 및 바닥 면들 상에 컨포멀하게 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)을 형성하는 것을 포함할 수 있다. 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)은 픽셀 영역(PX) 내의 라이닝 층(32) 상의 픽셀 배리어 금속 층(33x), 내부 가드 트렌치(22T)의 내벽들 및 바닥 면 상의 가드 배리어 금속 층(33g), 외부 가드 댐(21) 및 로직 영역(LA)의 라이닝 층(32) 상의 쉴드 배리어 금속 층(33s), 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)의 내벽들 및 바닥 면들 상의 TSV 배리어 금속 층(33v), 및 패드 영역(PA)의 라이닝 층(32) 상의 패드 배리어 금속 층(33p)을 포함할 수 있다. 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)은 동일한 물질을 포함할 수 있고, 및 물질적으로 연속할 수 있다. 즉, 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)은 싱글 바디를 형성할 수 있다. 예를 들어, 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 또는 텅스텐 질화물(WN) 같은 배리어용 금속을 포함할 수 있다. TSV 배리어 금속 층(33v)은 상부 TSV 홀(31H) 및 하부 TSV 홀(32H) 내에서 2단 실린더 모양을 가질 수 있다.
도 4i를 참조하면, 상기 방법은 전면적으로 텅스텐(W) 같은 금속을 증착하여 가드 배리어 금속 층(33g) 상의 가드 플러그(35g) 및 TSV 배리어 금속 층(33v) 상의 TSV 플러그(35v)을 형성하는 것을 포함할 수 있다. 가드 플러그(35g)는 내부 가드 트렌치(22T)를 완전히 채울 수 있다. TSV 플러그(35v)는 TSV 배리어 금속 층(33v) 상에 컨포멀하게 형성될 수 있고, 및 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)를 부분적으로 채울 수 있다. TSV 플러그(35v)는 TSV 배리어 금속 층(33v) 처럼 2단 실린더 모양을 가질 수 있다. 가드 배리어 금속 층(33g) 및 가드 플러그(35g)는 내부 가드 댐(22)을 형성할 수 있다. 도 2를 참조하여, 내부 가드 댐(22)은 상면도에서 픽셀 영역(PX)을 감싸는 프레임 모양을 가질 수 있다.
이 공정에서, 픽셀 배리어 금속 층(33x) 상의 픽셀 금속 층(35x), 쉴드 배리어 금속 층(33s) 상의 쉴드 금속 층(35s), 및 패드 배리어 금속 층(33p) 상의 하부 패드 층(35p)이 동시에 형성될 수 있다. 가드 플러그(35g), TSV 플러그(35v), 픽셀 금속 층(35x), 쉴드 금속 층(35s), 및 하부 패드 층(35p)은 동일한 물질을 포함할 수 있고, 및 물질적으로 연속할 수 있다. 즉, 가드 플러그(35g), TSV 플러그(35v), 픽셀 금속 층(35x), 쉴드 금속 층(35s), 및 하부 패드 층(35p)은 싱글 바디를 형성할 수 있다.
도 4j를 참조하면, 상기 방법은 상부 패드 층(36)을 형성하는 것을 포함할 수 있다. 구체적으로, 증착 공정 또는 도금 공정을 수행하여 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)을 채우도록 TSV 플러그(35v) 상에 금속 층을 형성하고, 및 식각 공정을 수행하여 픽셀 영역(PX), 가드 영역(GA), 및 로직 영역(LA) 내의 패드 금속 층을 제거하는 것을 포함할 수 있다. 즉, 상부 패드 층(36)은 패드 영역(PA) 내에만 형성될 수 있다. 따라서, 상부 패드 층(36)은 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)을 채우도록 TSV 플러그(35v) 상에 형성될 수 있다. 상부 패드 층(36)은 알루미늄(Al) 같은 금속을 포함할 수 있다.
도 4k를 참조하면, 상기 방법은 픽셀 영역(PX) 내의 픽셀 배리어 금속 층(33x) 및 픽셀 금속 층(35x)을 패터닝하여 픽셀 그리드(37)를 형성하는 것을 포함할 수 있다. 픽셀 그리드(37)는 상면도에서 포토다이오드들(11)와 정렬된 격자 모양을 가질 수 있다.
도 4l을 참조하면, 상기 방법은 컬러 필터들(41) 및 쉴드 패턴(42)을 형성하는 것을 포함할 수 있다. 컬러 필터들(41)은 포토다이오드들(11)과 수직으로 정렬되도록 픽셀 영역(PX)의 픽셀 그리드(41) 내에 형성될 수 있다. 쉴드 패턴(42)은 쉴드 금속 층(35s)로부터 빛의 입사 및 반사를 방지 및 완화시킬 수 있다. 컬러 필터들(31)은 코팅 공정, 디스펜싱 공정, 스퀴징 공정, 스핀 공정, 기타 다양한 공정을 통하여 형성된 고분자 유기물을 포함할 수 있다. 쉴드 패턴(42)은 가드 영역(GA)의 일부 및 로직 영역(LA)의 대부분을 덮을 수 있다. 예를 들어, 쉴드 패턴(42)은 외부 가드 댐(21) 상의 쉴드 금속 층(35s) 및 로직 영역(GA)의 쉴드 금속 층(35s) 상에 넓게 형성될 수 있다. 쉴드 패턴(42)은 블루 안료를 포함하는 고분자 유기물을 포함할 수 있다. 본 발명의 다른 실시예에서, 쉴드 패턴(42)은 컬러 필터들(41)과 동일하거나 유사한 배열을 갖는 하부 쉴드 및 블루 안료를 포함하는 상부 쉴드를 포함할 수 있다. 예를 들어, 다수 개의 하부 쉴드들 상에 하나의 상부 쉴드가 넓게 형성될 수 있다.
이후, 도 3a를 참조하면, 상기 방법은 오버코팅(45) 및 마이크로-렌즈들(46)을 형성하는 것을 포함할 수 있다. 오버코팅(45) 및 마이크로-렌즈들(46)은 고분자 유기물을 포함할 수 있다. 예를 들어, 오버코팅(45) 및 마이크로-렌즈들(46)은 동일한 물질을 포함할 수 있다. 상기 방법은 오버코팅(45)을 선택적으로 패터닝하여 가드 영역(GA)의 내부 가드 댐(22)과 수직으로 정렬되고 쉴드 금속 층(35s)의 표면을 노출시키는 방열 오프닝(48) 및 패드 영역(PA)의 상부 패드 층(36)의 표면을 노출시키는 패드 오프닝(49)을 형성하는 것을 포함할 수 있다.
도 5a 내지 5g는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법을 설명하기 위하여 도 2의 I-I' 선을 따라 취한 종단면도들이다.
도 5a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법은 도 4a 내지 4d를 참조하여 설명된 공정들을 수행하고, 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)을 연속적으로 형성하는 것을 포함할 수 있다. 즉, 제2 식각 공정은 반사 방지층(25)을 식각하는 공정, 기판(10)을 식각하는 공정, 표면 절연층(12)을 식각하는 공정, 및 하부 층간 절연층(15) 및 상부 층간 절연층(19)을 식각하는 공정을 포함할 수 있다. 표면 절연층(12)이 기판(10), 하부 층간 절연층(15), 및 상부 층간 절연층(19)과 우수한 식각 선택비를 갖는 경우, 상부 TSV 홀(31H)과 하부 TSV 홀(32H)은 계단 모양의 바닥 면들을 가질 수 있다. 하부 TSV 홀(32H)의 바닥에는 비아 패드(17)가 노출될 수 있다. 이후, 제2 마스크 패턴(M2)은 제거될 수 있다.
도 5b를 참조하면, 상기 방법은 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)의 내벽들 및 바닥 면들 상에 컨포멀하게 라이닝 층(32)을 형성하는 것을 포함할 수 있다.
도 5c를 참조하면, 상기 방법은 에치-백 공정을 수행하여 하부 TSV 홀(32H)의 바닥 면 - 즉 비아 패드(17)의 상면 - 및 상부 TSV 홀(31H) 내에 노출된 표면 절연층(12)의 표면 상의 라이닝 층(32)을 제거하는 것을 포함할 수 있다. 따라서, 라이닝 층(32)은 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)의 내벽들 상에만 잔존할 수 있다.
도 5d를 참조하면, 상기 방법은 제3 마스크 패턴(M3)을 형성하고, 제3 마스크 패턴(M3)을 식각 마스크로 이용하는 제3 식각 공정을 수행하여 내부 가드 트렌치(22T)를 형성하는 것을 포함할 수 있다. 제3 식각 공정은 반사 방지층(25)을 식각하는 공정 및 기판(10)을 식각하는 공정을 포함할 수 있다. 내부 가드 트렌치(22T)의 바닥에 표면 절연층(12)이 노출될 수 있다. 이후, 제3 마스크 패턴(M3)은 제거될 수 있다.
도 5e를 참조하면, 상기 방법은 내부 가드 트렌치(22T), 및 상부 TSV 홀(31H) 및 하부 TSV 홀(32H)의 내벽들 및 바닥 면들 상에 컨포멀하게 배리어 금속을 증착하여 픽셀 배리어 금속 층(33x), 가드 배리어 금속 층(33g), 쉴드 배리어 금속 층(33s), TSV 배리어 금속 층(33v), 및 패드 배리어 금속 층(33p)을 형성하는 것을 포함할 수 있다. 픽셀 배리어 금속 층(33x), 쉴드 배리어 금속 층(33s), 및 패드 배리어 금속 층(33p)은 반사 방지층(25) 상에 직접적으로 형성될 수 있다.
도 5f를 참조하면, 상기 방법은 도 4i 및 4j를 더 참조하여, 픽셀 배리어 금속 층(33x) 상의 픽셀 금속 층(35x), 가드 배리어 금속 층(33g) 상의 가드 플러그(35g), 쉴드 배리어 금속 층(33s) 상의 쉴드 금속 층(35s), TSV 배리어 금속 층(33v) 상의 TSV 플러그(35v), 및 패드 배리어 금속 층(33p) 상의 하부 패드 층(35p), 및 상부 패드 층(36)을 형성하는 것을 포함할 수 있다.
도 5g를 참조하면, 상기 방법은 도 4k를 참조하여 픽셀 그리드(37)을 형성하고, 및 도 4l을 참조하여 컬러 필터들(41) 및 쉴드 패턴(42)을 형성하는 것을 포함할 수 있다.
이후, 상기 방법은 도 3b를 참조하여 방열 오프닝(48) 및 패드 오프닝(49)을 가진 오버코팅(45) 및 마이크로-렌즈들(46)을 형성하는 것을 포함할 수 있다.
도 6a 내지 6f는 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법을 설명하기 위하여 도 2의 I-I' 선을 따라 취한 종단면도들이다.
도 6a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 이미지 센서를 형성하는 방법은 도 4a를 참조하여 설명된 공정들을 수행하여 픽셀 영역(PX), 가드 영역(GA), 로직 영역(LA), 및 패드 영역(PA)을 가진 기판(10)을 준비하고, 기판(10) 내에 포토다이오드들(11)을 형성하고, 기판(12)의 제1면(전면) 상에 표면 절연층(12), 픽셀 트랜지스터(13) 및 로직 트랜지스터(14)를 형성하고, 하부 층간 절연층(15)을 형성하고, 다층의 금속 배선들(16), 비아 패드(17), 및 댐 패드(18)를 형성하고, 및 상부 층간 절연층(19)을 형성하는 것을 포함할 수 있다. 댐 패드(18)는 금속 배선들(16) 중 하나 및 비아 패드(17)와 동일한 레벨에 형성될 수 있다. 즉, 댐 패드(18)는 상부 층간 절연층(19) 내에 형성될 수 있다.
도 6b를 참조하면, 상기 방법은 도 4b 내지 4e를 참조하여 설명된 공정들을 수행하여 외부 가드 댐(21), 반사 방지층(25), 상부 TSV 홀(31H), 및 라이닝 층(32)을 형성하는 것을 포함할 수 있다.
도 6c를 참조하면, 상기 방법은 내부 가드 트렌치(22T) 및 하부 TSV 홀(32H)을 동시에 형성하는 것을 포함할 수 있다. 내부 가드 트렌치(22T)는 라이닝 층(32), 반사 방지층(25), 기판(10), 표면 절연층(12), 및 하부 층간 절연층(15)을 관통하고, 및 상부 층간 절연층(19)의 일부를 관통하여 댐 패드(18)의 표면을 노출시킬 수 있다. 하부 TSV 홀(32H)은 라이닝 층(32), 표면 절연층(12), 및 하부 층간 절연층(15)을 관통하고, 및 상부 층간 절연층(19)의 일부를 관통하여 비아 패드(17)의 표면을 노출시킬 수 있다.
도 6d를 참조하면, 상기 방법은 배리어 금속 층들(33x, 33g, 33s, 33v, 33p)을 형성하는 것을 포함할 수 있다. 가드 배리어 금속 층(33g)은 댐 패드(18)와 접촉할 수 있다.
도 6e를 참조하면, 상기 방법은 픽셀 금속 층(35x), 가드 플러그(35g), 쉴드 금속 층(35s), TSV 플러그(35v), 하부 패드 층(35p), 및 상부 패드 층(36)을 형성하는 것을 포함할 수 있다.
도 6f를 참조하면, 상기 방법은 픽셀 그리드(37)을 형성하고, 및 컬러 필터들(41) 및 쉴드 패턴(42)을 형성하는 것을 포함할 수 있다.
이후, 상기 방법은 도 3c를 참조하여 방열 오프닝(48) 및 패드 오프닝(49)을 가진 오버코팅(45) 및 마이크로-렌즈들(46)을 형성하는 것을 포함할 수 있다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 이미지 센서들(100A-100C) 중 적어도 하나를 가진 전자 장치를 개략적으로 도시한 다이아그램이다.
도 7을 참조하면, 본 발명의 기술적 사상의 다양한 실시예들에 따른 이미지 센서들(100A-100C) 중 적어도 하나를 가진 전자 장치는 정지 영상 또는 동영상을 촬영할 수 있는 카메라를 포함할 수 있다. 전자 장치는 광학 시스템(910, 또는, 광학 렌즈), 셔터 유닛(911), 이미지 센서(900) 및 셔터 유닛(911)을 제어/구동하는 구동부(913) 및 신호 처리부(912)를 포함할 수 있다.
광학 시스템(910)은 피사체로부터의 이미지 광(입사광)을 이미지 센서(100)의 픽셀 어레이(도 1의 참조 부호 '810' 참조)로 안내할 수 있다. 광학 시스템(910)은 복수의 광학 렌즈를 포함할 수 있다. 셔터 유닛(911)은 이미지 센서(800)에 대한 광 조사 기간 및 차폐 기간을 제어할 수 있다. 구동부(913)는 이미지 센서(100)의 전송 동작과 셔터 유닛(911)의 셔터 동작을 제어할 수 있다. 신호 처리부(912)는 이미지 센서(100)로부터 출력된 신호에 관해 다양한 종류의 신호 처리를 수행한다. 신호 처리 후의 이미지 신호(Dout)는 메모리 등의 저장 매체에 저장되거나, 모니터 등에 출력될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100A-100C: 이미지 센서
PX: 픽셀 영역 LA: 로직 영역
PA: 패드 영역 GA: 가드 영역
GD: 가드 댐
21: 외부 가드 댐 22: 내부 가드 댐
10: 기판 11: 포토다이오드
12: 표면 절연층 13: 픽셀 트랜지스터
14: 로직 트랜지스터 15: 하부 층간 절연층
16: 금속 배선 층 17: 비아 패드
18: 댐 패드 19: 상부 층간 절연층
25: 반사 방지층 32: 라이닝 층
33x: 픽셀 배리어 금속 층 33g: 가드 배리어 금속 층
33s: 쉴드 배리어 금속 층 33v: TSV 배리어 금속 층
33p: 패드 배리어 금속 층 35x: 픽셀 금속 층
35g: 가드 플러그 35s: 쉴드 금속 층
35v: TSV 플러그 35p: 하부 패드 층
36: 상부 패드 층 37: 픽셀 그리드
41: 컬러 필터 42: 쉴드 패턴
45: 오버코팅 46: 마이크로-렌즈
48: 방열 오프닝 49: 패드 오프닝
M1: 제1 마스크 패턴 M2: 제2 마스크 패턴
M3: 제3 마스크 패턴 M4: 제4 마스크 패턴
21T: 외부 가드 트렌치 22T: 내부 가드 트렌치
31H: 상부 TSV 홀 32H: 하부 TSV 홀
PX: 픽셀 영역 LA: 로직 영역
PA: 패드 영역 GA: 가드 영역
GD: 가드 댐
21: 외부 가드 댐 22: 내부 가드 댐
10: 기판 11: 포토다이오드
12: 표면 절연층 13: 픽셀 트랜지스터
14: 로직 트랜지스터 15: 하부 층간 절연층
16: 금속 배선 층 17: 비아 패드
18: 댐 패드 19: 상부 층간 절연층
25: 반사 방지층 32: 라이닝 층
33x: 픽셀 배리어 금속 층 33g: 가드 배리어 금속 층
33s: 쉴드 배리어 금속 층 33v: TSV 배리어 금속 층
33p: 패드 배리어 금속 층 35x: 픽셀 금속 층
35g: 가드 플러그 35s: 쉴드 금속 층
35v: TSV 플러그 35p: 하부 패드 층
36: 상부 패드 층 37: 픽셀 그리드
41: 컬러 필터 42: 쉴드 패턴
45: 오버코팅 46: 마이크로-렌즈
48: 방열 오프닝 49: 패드 오프닝
M1: 제1 마스크 패턴 M2: 제2 마스크 패턴
M3: 제3 마스크 패턴 M4: 제4 마스크 패턴
21T: 외부 가드 트렌치 22T: 내부 가드 트렌치
31H: 상부 TSV 홀 32H: 하부 TSV 홀
Claims (20)
- 픽셀 영역, 로직 영역, 및 상기 픽셀 영역과 상기 로직 영역 사이의 가드 영역을 포함하는 기판;
상기 기판의 상기 가드 영역 내에 서로 평행하게 연장하는 제1 가드 댐 및 제2 가드 댐, 및
상기 기판의 상면 상에 형성된 쉴드 금속 층을 포함하고,
상기 제1 가드 댐은 상기 기판을 수직으로 관통하는 제1 가드 트렌치 내의 절연물을 포함하고,
상기 제2 가드 댐은 상기 기판을 수직으로 관통하는 제2 가드 트렌치 내의 전도성 가드 플러그를 포함하고, 및
상기 가드 플러그는 상기 쉴드 금속 층과 연결되는 이미지 센서.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상면도에서 상기 제1 가드 댐 및 상기 제2 가드 댐은 상기 픽셀 영역을 감싸는 프레임 모양을 갖는 이미지 센서.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 가드 댐은 상기 로직 영역과 가깝게 배치되고 및 상기 제2 가드 댐은 상기 픽셀 영역과 가깝게 배치되는 이미지 센서.
- 픽셀 영역, 로직 영역, 및 상기 픽셀 영역과 상기 로직 영역 사이의 가드 영역을 포함하는 기판;
상기 기판의 상기 가드 영역 내에 서로 평행하게 연장하는 제1 가드 댐 및 제2 가드 댐;
상기 기판의 제1면 상의 표면 절연층; 및
상기 기판의 제2면 상의 반사 방지층을 포함하고,
상기 제1 가드 댐은 상기 표면 절연층과 상기 반사 방지층의 사이에 상기 기판을 관통하도록 형성된 이미지 센서.
- 삭제
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제4항에 있어서,
상기 제2 가드 댐은 상기 반사 방지층을 수직으로 관통하는 이미지 센서.
- 삭제
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제2 가드 댐은 상기 제2 가드 트렌치의 내벽 상에 컨포멀하게 형성된 가드 배리어 금속 층 및 상기 가드 배리어 금속 층 상의 가드 플러그를 포함하는 이미지 센서.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 가드 배리어 금속 층은 상기 기판과 직접적으로 접촉하는 이미지 센서.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 로직 영역의 상기 기판의 일 표면 상의 쉴드 배리어 금속 층을 더 포함하고,
상기 가드 배리어 금속 층은 상기 쉴드 배리어 금속 층과 연결되는 이미지 센서.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 쉴드 배리어 금속 층 상의 쉴드 금속 층을 더 포함하고,
상기 가드 플러그는 상기 쉴드 금속 층과 연결되는 이미지 센서.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 쉴드 금속 층 상의 쉴드 패턴을 더 포함하고,
상기 쉴드 패턴은 블루 안료를 포함하는 고분자 유기물을 포함하는 이미지 센서.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 가드 플러그 상에 형성된 오버코팅을 더 포함하고,
상기 오버코팅은 상기 가드 플러그의 표면의 일부를 노출하는 오프닝을 가진 이미지 센서.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 로직 영역 내에서 상기 기판을 관통하는 TSV 플러그 및 상기 TSV 플러그를 감싸는 TSV 배리어 금속 층을 더 포함하고,
상기 가드 배리어 금속 층과 상기 TSV 배리어 금속 층이 동일한 물질을 포함하고, 및
상기 가드 플러그와 상기 TSV 플러그가 동일한 물질을 포함하는 이미지 센서.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 픽셀 영역 내에서 상기 기판 상에 형성된 층간 절연층 및 금속 배선들을 더 포함하고,
상기 가드 영역 내에서 상기 금속 배선들 중 하나와 동일한 레벨에 형성된 댐 패드를 더 포함하고, 및
상기 제2 가드 댐은 상기 댐 패드와 접촉하는 이미지 센서.
- 기판의 제1면 상의 표면 절연층, 하부 층간 절연층, 및 상부 층간 절연층;
상기 기판의 제2면 상의 반사 방지층; 및
상기 기판을 관통하는 TSV 플러그, 제1 가드 댐, 및 제2 가드 댐을 포함하고,
상기 TSV 플러그는 상기 기판 및 상기 반사 방지층을 관통하는 TSV 홀 내에 형성된 TSV 배리어 금속 층 및 TSV 플러그를 포함하고,
상기 제1 가드 댐은 상기 기판을 수직으로 관통하고 상기 표면 절연층과 상기 반사 방지층 사이에 형성된 제1 가드 트렌치 내에 형성된 절연물을 포함하고, 및
상기 제2 가드 댐은 상기 기판 및 상기 반사 방지층을 수직으로 관통하고 가드 배리어 금속 층 및 가드 플러그를 포함하는 이미지 센서.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제16항에 있어서,
상기 반사 방지층 상의 쉴드 금속 층, 및 상기 쉴드 금속 층 상의 쉴드 패턴, 및 상기 쉴드 금속 층 및 상기 쉴드 패턴 상의 오버코트를 더 포함하고, 및
상기 오버코트는 상기 쉴드 금속 층의 표면의 일부를 노출하는 제1 오프닝을 포함하는 이미지 센서.
- ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제17항에 있어서,
상기 TSV 플러그 상의 패드 층을 더 포함하고, 및
상기 오버코트는 상기 패드 층의 표면의 일부를 노출하는 제2 오프닝을 더 포함하는 이미지 센서.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160113004A KR102591546B1 (ko) | 2016-09-02 | 2016-09-02 | 가드 댐들을 갖는 이미지 센서 |
| US15/463,111 US10090348B2 (en) | 2016-09-02 | 2017-03-20 | Image sensor having guard dams |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160113004A KR102591546B1 (ko) | 2016-09-02 | 2016-09-02 | 가드 댐들을 갖는 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180026592A KR20180026592A (ko) | 2018-03-13 |
| KR102591546B1 true KR102591546B1 (ko) | 2023-10-24 |
Family
ID=61280812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160113004A KR102591546B1 (ko) | 2016-09-02 | 2016-09-02 | 가드 댐들을 갖는 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10090348B2 (ko) |
| KR (1) | KR102591546B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102600673B1 (ko) * | 2016-08-05 | 2023-11-13 | 삼성전자주식회사 | 이미지 센서 |
| US10424540B2 (en) * | 2016-10-06 | 2019-09-24 | Xintec Inc. | Chip package and method for forming the same |
| CN109065562B (zh) * | 2018-09-19 | 2021-03-19 | 豪威科技(上海)有限公司 | 背照式cmos图像传感器及其制作方法 |
| KR102636443B1 (ko) * | 2018-12-12 | 2024-02-15 | 에스케이하이닉스 주식회사 | 노이즈 차단 구조를 포함하는 이미지 센싱 장치 |
| WO2021163927A1 (zh) * | 2020-02-19 | 2021-08-26 | 深圳市汇顶科技股份有限公司 | 图像传感器和电子装置 |
| FR3112421B1 (fr) * | 2020-07-10 | 2022-11-11 | Commissariat Energie Atomique | Procédé de réalisation d’une structure d’isolation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150115386A1 (en) * | 2013-10-25 | 2015-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices, Methods of Manufacturing Thereof, and Image Sensor Devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090033636A (ko) | 2007-10-01 | 2009-04-06 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100951745B1 (ko) * | 2007-12-14 | 2010-04-08 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
| US8487351B2 (en) | 2008-11-28 | 2013-07-16 | Samsung Electronics Co., Ltd. | Image sensor and image sensing system including the same |
| KR20110065179A (ko) | 2009-12-09 | 2011-06-15 | 주식회사 동부하이텍 | 이미지 센서의 실링 및 이미지 센서의 실링 제조 방법 |
| JP5826511B2 (ja) | 2011-04-26 | 2015-12-02 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| KR102374110B1 (ko) * | 2014-08-22 | 2022-03-14 | 삼성전자주식회사 | 쉴딩 구조를 갖는 이미지 센서 |
-
2016
- 2016-09-02 KR KR1020160113004A patent/KR102591546B1/ko active IP Right Grant
-
2017
- 2017-03-20 US US15/463,111 patent/US10090348B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150115386A1 (en) * | 2013-10-25 | 2015-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices, Methods of Manufacturing Thereof, and Image Sensor Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180026592A (ko) | 2018-03-13 |
| US20180069036A1 (en) | 2018-03-08 |
| US10090348B2 (en) | 2018-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102591546B1 (ko) | 가드 댐들을 갖는 이미지 센서 | |
| US11689070B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| US10541263B2 (en) | Image sensor package having multi-level stack structure | |
| US9773831B1 (en) | Stacked type image sensors having a through silicon via structure | |
| JP5357441B2 (ja) | 固体撮像装置の製造方法 | |
| US9082898B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| US20200035737A1 (en) | Solid-state imaging device | |
| KR102610588B1 (ko) | 이미지 센서 및 이미지 센서 형성 방법 | |
| US8314498B2 (en) | Isolated bond pad with conductive via interconnect | |
| KR20120135627A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| KR20210016272A (ko) | 후면 정렬 마크가 있는 bsi 칩 | |
| US9247116B2 (en) | Image sensor device with light guiding structure | |
| TWI389330B (zh) | 背側照明成像器以及製造其之方法 | |
| KR102572133B1 (ko) | 에어 갭을 가진 적층형 이미지 센서 | |
| US9129876B2 (en) | Image sensor and process thereof | |
| US9215361B2 (en) | Array cameras with light barriers | |
| US20220375983A1 (en) | Image sensor | |
| US8003505B2 (en) | Image sensor and method of fabricating the same | |
| US20240079426A1 (en) | Image sensing device and method for manufacturing the same | |
| US20240332331A1 (en) | Image sensing device | |
| US20230083783A1 (en) | Image sensing device including through silicon via (tsv) structure | |
| KR20060077110A (ko) | 시모스 이미지센서 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |