CN107968083A - 芯片的封装结构 - Google Patents

芯片的封装结构 Download PDF

Info

Publication number
CN107968083A
CN107968083A CN201610909382.9A CN201610909382A CN107968083A CN 107968083 A CN107968083 A CN 107968083A CN 201610909382 A CN201610909382 A CN 201610909382A CN 107968083 A CN107968083 A CN 107968083A
Authority
CN
China
Prior art keywords
chip
circuit board
encapsulating structure
active region
brilliant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610909382.9A
Other languages
English (en)
Inventor
林功艺
朱贵武
卢旋瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mega-States Electronic Ltd By Share Ltd
Original Assignee
Mega-States Electronic Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mega-States Electronic Ltd By Share Ltd filed Critical Mega-States Electronic Ltd By Share Ltd
Priority to CN201610909382.9A priority Critical patent/CN107968083A/zh
Publication of CN107968083A publication Critical patent/CN107968083A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明公开了一种芯片的封装结构，其包含：一芯片，其正面上设有一作用区及多个晶垫，多个晶垫排列设在作用区的至少一侧边上；一第一电路板，其第一表面上设有多个第一线路层，多个第一线路层分别对应连接于芯片的正面上所设的各晶垫；一绝缘层，其覆盖设在该第一电路板的第一表面上及该芯片的背面；及一第二电路板，其具有一第一表面及一第二表面，该第一表面覆盖设在该绝缘层的背面上，该第二表面上设有多个第二线路层，多个第二线路层用以对应连接至外部一印刷电路板；第一电路板所设的各第一线路层与第二电路板上所设的各第二线路层之间分别利用一导电穿孔对应电性连接；各导电穿孔设在芯片的周围的外部穿透第一电路板、绝缘层及第二电路板。

Description

芯片的封装结构
技术领域
本发明涉及一种芯片的封装结构，尤指一种在一芯片的周围的外部设置多个导电穿孔(PTH，Plated Through Hole)，以使该芯片的正面上所设的各晶垫能通过该多个导电穿孔(PTH)而移动至该指纹辨识芯片的背面上以电性连接并安装在一印刷电路板上，以使该芯片的正面上所设的作用区能配合该印刷电路板而实现作用区的作用功能。
背景技术
利用表面黏着技术(SMT)将一芯片以覆晶(flip-chip)方式电性连接并安装在一印刷电路板(PCB)上为目前芯片常见的使用组态及现有技术，此时该芯片的正面上所设的多个晶垫(die pad)即面对该印刷电路板(PCB)且能对应电性连接于该印刷电路板表面上所设电路层上各预设的接点上。
但是，当一芯片的正面上设有一作用区(active area)时，如指纹辨识芯片，即无法以现有的覆晶(flip-chip)方式电性连接并安装在一印刷电路板(PCB)上。在此将图3中所示的芯片10当作一指纹辨识芯片为例说明，但非用以限制本发明，该芯片10的正面11上设有多个晶垫14及一作用区(active area)13，如指纹辨识感应区(sensor active area)，该作用区(指纹辨识感应区)13用以对外感应一指纹影像(如手指按压或滑动在指纹辨识感应区的表面上)并转换成电子信号，再通过该多个晶垫14将电子信号传输至一印刷电路板(如图2、图3所示的印刷电路板60)以进行指纹辨识功能或相关作业。由于该作用区(指纹辨识感应区)13是对外感应，故其表面须朝向该印刷电路板(60)的相对侧，否则会被该印刷电路板遮住，因此该芯片10的正面11上的多个晶垫14无法以覆晶方式电性连接并安装在该印刷电路板(60)上。
虽然，该芯片(指纹辨识芯片)10的正面11上多个晶垫14与印刷电路板之间可采用其他接合方式来进行电性连接，如采用导线连接(wire bond)方式，但所使用的导线是从晶垫14表面呈弧状拉引至位于该芯片10的背面12处的印刷电路板上，因此导线的最高点相对会高出该芯片10的正面11或其上的晶垫14一段高度，又该多个导线(wire)外围一般会再设置一绝缘外护层，用以盖住并保护该些导线(wire)，导致制作完成后的芯片的封装结构的整体总高度相对加大，不符合轻薄短小的要求。另外，在该芯片10的正面11及背面12之间安排多个电性导通用硅通孔(TSV，Through Silicon Via)，此类硅通孔(TSV)的设计常见于芯片封装及相关现有技术中，但制造过程相对麻烦且复杂，不符合经济效益。
由上可知，对一正面上同时设有多个晶垫14及一在正面设有作用区(如指纹辨识感应区)的芯片而言，本领域的现有技术的结构及/或制造过程实难以满足实际使用时的需求，因此在此类芯片的封装领域中，仍存在进一步改进的必性。
发明内容
本发明主要目的在于提供一种芯片的封装结构，其为在一芯片的周围的外部设置多个导电穿孔(PTH，Plated Through Hole)，其中各导电穿孔(PTH)设在该芯片的周围的外部并穿透一第一电路板、一绝缘层及一第二电路板，以使该芯片正面上所设各晶垫能通过该多个导电穿孔(PTH)而移动至该芯片的背面上，以电性连接并安装在一印刷电路板上，以使该芯片正面上所设的作用区(如指纹辨识感应区)能配合该印刷电路板而实现作用区功能(如指纹辨识功能)。
为了达到上述目的，本发明提供的芯片的封装结构，其包含：一芯片，其具有一正面及一背面，在该正面上设有一作用区(如指纹辨识感应区)及多个晶垫，多个晶垫排列在该作用区的至少一侧边上；一第一电路板，其具有一第一表面及一第二表面，在该第一表面的一部分区域上设有多个第一线路层，多个第一线路层分别对应连接于该芯片正面上所设的各晶垫，且该第一电路板由该芯片的正面上所设的该多个晶垫向外延伸至该芯片的外围；一绝缘层，其覆盖设在该第一电路板的该第一表面上及该芯片的背面上，并形成一平整的背面；及一第二电路板，其具有一第一表面及一第二表面，其中该第一表面覆盖设在该绝缘层的该背面上，其中该第二表面上设有多个第二线路层，多个第二线路层用以与外部一相配合使用的印刷电路板对应连接，以使该芯片能通过该第二电路板而安装在该印刷电路板上并实现电性连接；其中该第一电路板所设的各第一线路层与该第二电路板上所设的各第二线路层之间分别利用一具有导电镀层的导电穿孔来对应电性连接；其中各导电穿孔穿设在该芯片的周围的外部并穿透该第一电路板、该绝缘层及该第二电路板。
在本发明一实施例中，其中该作用区(如指纹辨识感应区)设在该芯片(如指纹辨识芯片)的正面的中央区域，该多个晶垫排列在该作用区的一侧边上或排列设在该作用区的相对的两个侧边上，以使该多个晶垫位于该芯片的正面上并靠近该芯片的边缘的区域。
在本发明一实施例中，该多个导电穿孔(PTH)设在该作用区的一侧边上或设在该作用区的相对的两个侧边上。
在本发明一实施例中，其中在该芯片的正面上所设的作用区与该第一电路板的该第一表面之间进一步设置一介质层，且该介质层设置在该芯片的正面上并完全遮护该作用区但露出各晶垫。
在本发明一实施例中，其中该第一电路板及该第二电路板以软性电路板(FPC)制成。
在本发明一实施例中，其中该封装结构的总厚度，即由该第一电路板的第二表面至该第二电路板的该第二表面上的第二线路层的厚度等于或小于500μm。
在本发明一实施例中，其中该芯片的正面的尺寸为长度9.8mm及宽度4.18mm。
在本发明一实施例中，其中该封装结构的正面的最大尺寸为长度16mm及宽度7mm，正面的最小尺寸为长度11mm及宽度4.5mm，用以在应用时能提供多种选择。
附图说明
图1为本发明提供的芯片的封装结构一实施例的剖视示意图；
图2为本发明提供的芯片的封装结构另一实施例的剖视示意图；
图3为本发明提供的芯片的封装结构中芯片的正面尺寸及其封装结构的正面最大及最小尺寸一实施例的示意图。
附图标记说明：1-封装结构；1a-封装结构；1b-封装结构；10-芯片；11-正面；12-背面；13-作用区；14-晶垫；20-第一电路板；21-第一表面；22-第二表面；23-第一线路层；30-绝缘层；31-背面；40-第二电路板；41-第一表面；42-第二表面；43-第二线路层；50-导电穿孔；51-导电镀层；60-印刷电路板；70-介质层；80-焊锡。
具体实施方式
为使本发明更加明确详实，兹列举较佳实施例并配合下列图示，将本发明的结构及其技术特征详述如后：
如图1所示的实施例，本发明提供的芯片的封装结构1，其包含：一芯片10、一第一电路板20、一绝缘层30及一第二电路板40；其中该芯片10以一指纹辨识芯片为例说明，但非用以限制本发明。
该芯片10具有一正面11及一背面12，其中在该正面11上设有一作用区(如指纹辨识感应区)13及多个晶垫14，该多个晶垫14排列在该作用区13的至少一侧边上。
该第一电路板20具有一第一表面21及一第二表面22，其中在该第一表面21的一部分区域上设有多个第一线路层23，多个第一线路层23分别对应连接于该芯片10的正面11上所设的各晶垫14，如图1所示，通过焊锡80方式来进行焊接但不限制；其中该第一电路板20由该芯片10的正面11上所设的该多个晶垫14向外延伸(如图1中的右侧)至该芯片10的外围。
该绝缘层30覆盖设在该第一电路板20的该第一表面21上及该芯片10的背面12上，并形成一平整的背面31。
该第二电路板40具有一第一表面41及一第二表面42，其中该第一表面41覆盖设在该绝缘层30的该背面31上，其中该第二表面42上设有多个第二线路层43(图中只以两个第二线路层43表示)，多个第二线路层43用以与外部一相配合使用的印刷电路板60对应连接，以使该芯片10能通过该第二电路板40而安装在该印刷电路板60上(如图1中箭头A所示)并实现电性连接。
本发明的主要技术特征在于：该第一电路板20所设的各第一线路层23与该第二电路板40上所设的各第二线路层43之间分别利用一具有导电镀层51的导电穿孔(PTH，PlatedThrough Hole)50来对应电性链接，以使该芯片10的正面11上所设的各晶垫14能通过该多个导电穿孔(PTH)50而移动至该芯片10的背面侧上，以电性连接并安装在一相配合的印刷电路板60上，以使该芯片10的正面11上所设的作用区13能配合该印刷电路板60而实现作用区功能(如指纹辨识功能)；其中各导电穿孔(PTH)50设在该芯片10的周围的外部并穿透该第一电路板20、该绝缘层30及该第二电路板40，如图1所示，也就是，本发明所采用的该多个导电穿孔(PTH)50并非属于现有技术中常见的硅通孔(TSV，Through Silicon Via)结构型态，故本发明能有效地简化该芯片的封装结构1及其制造过程，以符合经济效益。
在本发明一实施例中，该作用区13设在该芯片10的正面11的中央区域，如图3所示。此外，该多个晶垫14排列在该作用区13的一侧边上(图未示，如同图3中上下两排晶垫14中的一排)，或排列设在该作用区13的相对的两个侧边上，如图3所示，以使该多个晶垫14位于该芯片10的正面11上并靠近该芯片10的边缘的区域。以图3所示为例说明，该芯片(指纹辨识芯片)10的正面11上设有十四个晶垫(die pad)14，其被设计并排列成两排而每排七个晶垫(die pad)14，但非用以限制本发明，因此在图1中只显示其中一晶垫(die pad)14，但非用以限制本发明。
此外，该芯片10的正面11上所设的多个晶垫(die pad)14的排列(布局)方式，可随该芯片10的作用功能(如指纹辨识功能)需要而作出不同布局，如在图1所示实施例中，该第一电路板20所设的各第一线路层23及各导电穿孔(PTH，Plated Through Hole)50排列设在该作用区(指纹辨识感应区)13的一侧边上(如图1中的右侧边)，但非用以限制本发明。
此外，在图2所示的实施例中，该第一电路板20所设的各第一线路层23及各导电穿孔(PTH，Plated Through Hole)50排列在该作用区(指纹辨识感应区)13的相对的两个侧边上(如图2中的左、右侧边)，但非用以限制本发明。
如图1、图2所示，在该芯片10的正面11上所设的作用区13与该第一电路板20的该第一表面21之间可进一步设置一介质层70，且该介质层70设置在该芯片10的正面11上并完全遮护该作用区13但露出各晶垫14，其中该介质层70并不会影响该作用区13的作用(如指纹辨识)功能。
在本发明一实施例中，该第一电路板20及该第二电路板40以厚度为50μm的软性电路板(FPC，Flexible Printed Circuit)制成，以简化本发明的封装结构及其制造过程。
在本发明一实施例中，当该芯片(如指纹辨识芯片)10的厚度为250μm，且该第一电路板20与该第二电路板40以厚度为50μm的软性电路板(FPC)制成时，则制作完成的本发明的封装结构1的总厚度，即由该第一电路板20的第二表面22至该第二电路板40的该第二表面42上的第二线路层43的厚度，能够控制在等于或小于500μm，如图1、图2所示。
此外，为使本发明提供的芯片的封装结构1能扩大其适用范围，如方便选择以配合并组装于各种电子装置(如手机)上使用，其中该芯片10的正面的尺寸可进一步设定为长度9.8mm及宽度4.18mm；其中该芯片的封装结构1的正面的最大尺寸(如图3中封装结构1b所示)可进一步设定为长度16mm及宽度7mm，又正面的最小尺寸(如图3中封装结构1a所示)可进一步设定为长度11mm及宽度4.5mm；也就是，当该芯片的封装结构1的正面的长度与宽度被预先设定在一最大尺寸(长度16mm×宽度7mm)及一最小尺寸(长度11mm×宽度4.5mm)之间的范围时，则可方便于各种电子装置(如手机)在应用时能做出最佳选择。
以上所述仅为本发明的优选实施例，对本发明而言仅是说明性的，而非限制性的；本领域普通技术人员理解，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效变更，但都将落入本发明的保护范围内。

Claims (10)

1.一种芯片的封装结构，其特征在于，包含：
一芯片，其具有一正面及一背面，在该正面上设有一作用区及多个晶垫，多个晶垫排列在该作用区的至少一侧边上；
一第一电路板，其具有一第一表面及一第二表面，该第一表面的一部分区域上设有多个第一线路层供，多个第一线路层分别对应连接于该芯片的正面上所设的各晶垫，且该第一电路板由该芯片的正面上所设的该多个晶垫向外延伸至该芯片的外围；
一绝缘层，其覆盖设在该第一电路板的该第一表面上及该芯片的背面上，并形成一平整的背面；及
一第二电路板，其具有一第一表面及一第二表面，其中该第一表面覆盖设在该绝缘层的该背面上，其中该第二表面上设有多个第二线路层，多个第二线路层用以与外部一相配合使用的印刷电路板对应连接，以使该芯片通过该第二电路板安装在该印刷电路板上并实现电性连接；
其中该第一电路板所设的各第一线路层与该第二电路板上所设的各第二线路层之间分别利用一具有导电镀层的导电穿孔来对应电性连接，以使该芯片的正面上所设的各晶垫通过该多个导电穿孔而移动至该芯片的背面侧以电性连接并安装在该印刷电路板上；
其中各导电穿孔穿设在该芯片的周围的外部并穿透该第一电路板、该绝缘层及该第二电路板。
2.根据权利要求1所述的芯片的封装结构，其特征在于，该芯片为一指纹辨识芯片，且设在该芯片的正面上的该作用区为一指纹辨识感应区。
3.根据权利要求1所述的芯片的封装结构，其特征在于，该作用区设在该芯片的正面的中央区域，该多个晶垫排列设在该作用区的一侧边上或排列设在该作用区的相对的两个侧边上，以使该多个晶垫位于该芯片的正面上并靠近该芯片的边缘的区域。
4.根据权利要求1所述的芯片的封装结构，其特征在于，该多个导电穿孔设在该作用区的一侧边上或设在该作用区的相对的两个侧边上。
5.根据权利要求1所述的芯片的封装结构，其特征在于，在该芯片的正面上所设的作用区与该第一电路板的该第一表面之间进一步设置一介质层。
6.根据权利要求5所述的芯片的封装结构，其特征在于，该介质层设置在该芯片的正面上并完全遮护该作用区但露出各晶垫。
7.根据权利要求1所述的芯片的封装结构，其特征在于，该第一电路板及该第二电路板以软性电路板制成。
8.根据权利要求1所述的芯片的封装结构，其特征在于，该封装结构的总厚度，即由该第一电路板的第二表面至该第二电路板的该第二表面上的第二线路层的厚度等于或小于500μm。
9.根据权利要求1所述的芯片的封装结构，其特征在于，该芯片的正面的尺寸为长度9.8mm及宽度4.18mm。
10.根据权利要求1所述的芯片的封装结构，其特征在于，当该芯片的正面的尺寸为长度9.8mm及宽度4.18mm时，该封装结构的正面的最大尺寸为长度16mm及宽度7mm，正面的最小尺寸为长度11mm及宽度4.5mm。
CN201610909382.9A 2016-10-19 2016-10-19 芯片的封装结构 Pending CN107968083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610909382.9A CN107968083A (zh) 2016-10-19 2016-10-19 芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610909382.9A CN107968083A (zh) 2016-10-19 2016-10-19 芯片的封装结构

Publications (1)

Publication Number Publication Date
CN107968083A true CN107968083A (zh) 2018-04-27

Family

ID=61996858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610909382.9A Pending CN107968083A (zh) 2016-10-19 2016-10-19 芯片的封装结构

Country Status (1)

Country Link
CN (1) CN107968083A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
CN102768961A (zh) * 2011-05-05 2012-11-07 意法半导体有限公司 用于生产晶片级封装体的方法和对应的半导体封装体
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105552043A (zh) * 2015-12-28 2016-05-04 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105633032A (zh) * 2015-12-28 2016-06-01 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105810600A (zh) * 2015-01-21 2016-07-27 精材科技股份有限公司 晶片模组及其制造方法
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN205486157U (zh) * 2015-12-31 2016-08-17 茂丞科技股份有限公司 指纹辨识装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
CN102768961A (zh) * 2011-05-05 2012-11-07 意法半导体有限公司 用于生产晶片级封装体的方法和对应的半导体封装体
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
CN105810600A (zh) * 2015-01-21 2016-07-27 精材科技股份有限公司 晶片模组及其制造方法
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105552043A (zh) * 2015-12-28 2016-05-04 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105633032A (zh) * 2015-12-28 2016-06-01 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN205486157U (zh) * 2015-12-31 2016-08-17 茂丞科技股份有限公司 指纹辨识装置

Similar Documents

Publication Publication Date Title
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
CN103458628B (zh) 多层电路板及其制作方法
US20150235966A1 (en) Wiring board and semiconductor device using the same
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
CN101502187A (zh) 具有可构形的接地联接、共面的电路和接地轨迹的电路板
JP2017098404A (ja) 配線基板およびその製造方法
CN108575044A (zh) 印刷电路板及其组件
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
KR20140144487A (ko) 패키지 기판 및 제조 방법
WO2022068419A1 (zh) 显示组件和显示装置
US6833512B2 (en) Substrate board structure
TWI625829B (zh) 晶片之正、背面間電性連接結構及其製造方法
SG72713A1 (en) Multilayer printed-circuit board and method of fabricating the multilayer printed-circuit board
TWI449271B (zh) 具有連接介面的電子裝置、其電路基板以及其製造方法
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
CN206260138U (zh) 芯片的封装结构
CN107968083A (zh) 芯片的封装结构
TW201717476A (zh) 具天線之金屬網格觸控模組及其天線導接裝置
CN105451434B (zh) 电路板、终端及电路板制作方法
CN212324469U (zh) 电路板装置及电子设备
WO2017113797A1 (zh) 柔性电路板及移动终端
TWI625077B (zh) Chip package structure
CN106611752A (zh) 芯片正背面之间的电性连接结构及其制造方法
CN105430891B (zh) 柔性线路板及移动终端
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180427