TW201505507A - 封裝基板、封裝結構以及封裝基板的製作方法 - Google Patents

封裝基板、封裝結構以及封裝基板的製作方法 Download PDF

Info

Publication number
TW201505507A
TW201505507A TW102126789A TW102126789A TW201505507A TW 201505507 A TW201505507 A TW 201505507A TW 102126789 A TW102126789 A TW 102126789A TW 102126789 A TW102126789 A TW 102126789A TW 201505507 A TW201505507 A TW 201505507A
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
layer
conductive circuit
circuit
Prior art date
Application number
TW102126789A
Other languages
English (en)
Other versions
TWI504329B (zh
Inventor
Wei-Shuo Su
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201505507A publication Critical patent/TW201505507A/zh
Application granted granted Critical
Publication of TWI504329B publication Critical patent/TWI504329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板製作方法的步驟：提供第一線路基板，其包括第一介電層、第一導電線路層和有第一電性連接墊的第二導電線路層，第一線路基板具有第一鏤空區；提供第二線路基板，其包括第二介電層、第三導電線路層和有第二電性連接墊的第四導電線路層；提供膠片，其包括第二鏤空區和開孔，開孔填充導電黏接材料；依次壓合第一線路基板、膠片及第二線路基板，第一和第二鏤空區連通構成收容槽，第三導電線路層露出於收容槽構成第一接觸墊，導電黏接材料兩端與第一和第二電性連接墊電接觸，形成封裝基板。本發明還涉及一種封裝基板及一種封裝結構。

Description

封裝基板、封裝結構以及封裝基板的製作方法
本發明涉及晶片載板製作領域，尤其涉及一種晶片封裝基板、晶片封裝結構以及晶片封裝基板的製作方法。
在半導體產業中，晶片封裝的目的在於防止晶片受到濕氣、熱量及雜訊的影響，並提供裸晶片與外部電路之間電性連接的介質。近年來，隨著電子技術的日新月異以及高科技電子產品的不斷整合和創新，傳統半導體封裝技術已經無法滿足產品功能與成本需求。目前半導體封裝技術已朝向將晶片整合至電路基板中的趨勢邁進，以使整個封裝面積/體積大幅度縮小，達到電子產品輕薄短小化的需求。習知技術中，晶片通過多個焊料凸塊與封裝基板上對應的電性連接墊相焊接，而設置晶片的空間多由兩封裝基板間距決定，晶片本身的厚度過大，使得整個封裝基板的厚度過大。
本發明的目的在於提供一種較小厚度的封裝基板、封裝結構以及封裝基板的製作方法。
一種封裝基板的製作方法，包括步驟：提供一第一線路基板，其包括第一介電層以及形成於第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板上還具有第一鏤空區，所述第一鏤空區貫穿所述第一導電線路層、第一介電層以及第二導電線路層；提供一第二線路基板，其包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；提供一膠片，其包括第二鏤空區和多個開孔，每一所述開孔均填充有導電黏接材料；及依次堆疊並壓合所述第一線路基板、膠片及第二線路基板，所述第一線路基板上的第一鏤空區和膠片的第二鏤空區相連通構成一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，從而形成封裝基板。
一種封裝基板的製作方法，步驟包括：提供一第一基板，所述第一基板包括一支撐板、分別設置於所述支撐板相對兩側的兩個離型膜、設置於每個所述離型膜上的第一導電線路層、設置於每個所述第一導電線路上的第一介電層以及設置於每個所述第一介電層上的第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一基板上具有一第一鏤空區；提供兩個第二線路基板，每個所述第二線路基板包括第二介電層、形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；提供兩個膠片，每個膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料；及在所述第一基板的相對兩側均依次壓合所述膠片和第二線路基板，每個所述第一基板的第一鏤空區與對應的所述第二鏤空區相連通以形成兩個收容槽，每個所述第二線路基板的第三導電線路層部分露出於對應的所述收容槽，構成多個第一接觸墊，每個所述膠片內的多個開孔內的導電黏接材料的一端分別與對應第二導電線路層的所述多個第一電性連接墊電接觸，另一端分別與對應第三導電線路層的所述多個第二電性連接墊電接觸;去除所述離型膜和支撐板，形成兩個封裝基板。
一種封裝基板，包括第一線路基板、第二線路基板及膠片。所述第一線路基板包括第一介電層以及形成於所述第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板具有第一鏤空區。所述第二線路基板包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊。所述膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料。所述第一線路基板和第二線路基板分別設置於所述膠片的相對兩側，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，所述第一鏤空區和第二鏤空區相連通構成一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊。
一種封裝結構，包括第一線路基板、第二線路基板、膠片及晶片。所述第一線路基板包括第一介電層以及形成於第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板還具有第一鏤空區，所述第一鏤空區貫穿所述第一導電線路層、第一介電層以及第二導電線路層。所述第二線路基板包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊。所述膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料。所述第一線路基板、膠片以及第二線路基板依次層疊設置，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，所述封裝基板還具有一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊。所述晶片收容並固定於所述收容槽，所述晶片與所述多個第一接觸墊電連接。
與先前技術相比，本實施例的封裝基板具有收容槽，可以將晶片收容於所述收容槽內，在封裝晶片時不會因為晶片厚度過大而使得整個封裝結構的厚度過大，有效地減小了封裝基板或封裝結構的厚度。特別地，本實施例的封裝基板在應用於層疊封裝時可以作為下層封裝基板，可以有效減小整個層疊封裝結構的厚度。另外，本發明的封裝基板可應用於HDI高密度積層板。
10、20‧‧‧支撐板
101、201‧‧‧離型膜
100‧‧‧第一線路基板
110‧‧‧第一基板
1100‧‧‧鏤空區
102‧‧‧第一介電層
103‧‧‧第一導電線路層
104‧‧‧第一電性連接墊
105‧‧‧第一鏤空區
106‧‧‧第二導電線路層
107‧‧‧第一導電孔
108‧‧‧多層基板
200‧‧‧第二線路基板
202‧‧‧第二介電層
203‧‧‧第三導電線路層
204‧‧‧第四導電線路層
205‧‧‧第三介電層
206‧‧‧第二電性連接墊
207‧‧‧第二導電孔
209‧‧‧第五導電線路層
210‧‧‧防焊層
211‧‧‧焊墊
300‧‧‧膠片
301‧‧‧開孔
302‧‧‧導電黏接材料
305‧‧‧第二鏤空區
400‧‧‧封裝基板
401‧‧‧收容槽
402‧‧‧第一接觸墊
500‧‧‧晶片
501‧‧‧焊料凸塊
502‧‧‧底部填充膠
600‧‧‧封裝結構
圖1係本發明第一實施例提供的第一支撐板的剖視圖。
圖2係在圖1中支撐板上形成第一導電線路層的剖視圖。
圖3係在圖2中的第一導電線路層上進一步形成介電層和導電線路層後形成的多層基板的剖視圖。
圖4係在圖3中的多層基板形成鏤空區得到第一基板的剖視圖。
圖5係將圖4中的第一基板去除支撐板形成的第一線路基板的剖視圖。
圖6係本發明第一實施例提供的第二支撐板的剖視圖。
圖7係在圖6中支撐板上形成多層導電線路層的剖視圖。
圖8係將圖7中的多層導電線路層去除支撐板後形成的第二線路基板的剖視圖。
圖9係本發明第一實施例提供的膠片的剖視圖。
圖10係將圖5中第一線路基板、圖9中膠片及圖8中第二線路基板依次堆疊壓合形成封裝基板的剖視圖。
圖11係將晶片收容於圖10中封裝基板的收容槽後形成封裝結構的剖視圖。
圖12係本發明第二實施例提供的將圖8中第二線路基板通過圖9中膠片黏接於圖4中具有鏤空區的第一基板形成的多層結構的剖視圖。
圖13係將圖12多層結構的支撐板和離型膜去除形成的封裝基板的剖視圖。
本發明第一實施例中提供一種封裝基板的製作方法，其步驟包括：
第一步，提供第一線路基板100。
請參閱圖1至5，所述第一線路基板100的製作方法包括步驟：如圖1所示，提供一支撐板10和兩個離型膜101，將兩個離型膜101分別貼合於所述支撐板10相對的兩個表面；如圖2所示，在所述兩個離型膜101表面分別形成銅箔層（圖未示），並經蝕刻工藝將所述兩個銅箔層分別製作形成第一導電線路層103；如圖3所示，將兩個第一介電層102分別壓合於兩個所述第一導電線路層103，在所述兩個第一介電層102遠離第一導電線路層103的表面上分別形成第二導電線路層106，並在每個第一介電層102內形成多個第一導電孔107，從而形成一多層基板108，每一所述第一導電線路層103相鄰的所述第二導電線路層106通過所述第一導電孔107電性連接，每一所述第二導電線路層106包括多個第一電性連接墊104；如圖4所示，在所述多層基板108上開設一鏤空區1100，形成第一基板110；如圖5所示，剝離所述支撐板10和離型膜101，形成兩個分別具有第一鏤空區105的第一線路基板100。
所述鏤空區1100貫穿所述第一基板110的兩個第一線路基板100、兩個離型膜101以及支撐板10，所述鏤空區1100貫穿所述第一線路基板100的部分構成所述第一鏤空區105。
請參閱圖5，所述第一線路基板100包括第一介電層102、形成於第一介電層102相對兩側的第一導電線路層103和第二導電線路層106以及形成於所述第一介電層102內的用於電連接第一導電線路層103和第二導電線路層106的第一導電孔107。本實施例中，所述第一導電孔107為導盲孔，且第一導電孔107可通過電鍍方式形成，或在孔壁形成銅層後填充填孔材料如導電膏、樹脂材料等。
所述第一線路基板100還包括第一鏤空區105，所述第一鏤空區105貫穿所述第一導電線路層103、第一介電層102以及第二導電線路層106。所述第二導電線路層106包括多個第一電性連接墊104。
所述支撐板10用於在形成第一線路基板100之前支撐所述第一介電層102，所述支撐板10的材料可以為PI、玻璃纖維層壓布或金屬如銅等。
所述離型膜101可以為將塑膠薄膜做等離子處理或塗氟處理形成，或在薄膜材質如PET、PE、OPP的表層上塗矽（silicone）離型劑形成，所述離型膜101用於在形成第一線路基板100後方便第一介電層102與支撐板10的相互剝離。
第二步，提供第二線路基板200。
請參閱圖6和圖8，所述第二線路基板200的製作方法包括步驟：如圖6所示，提供一支撐板20和兩個離型膜201，並將兩個離型膜201分別貼合於所述支撐板20相對的兩個表面；如圖7所示，在所述兩個離型膜201的表面分別形成銅箔層（圖未示），並經蝕刻工藝在所述兩個銅箔層分別製作形成第三導電線路層203，進一步地，在每一所述第三導電線路層203上依次形成第二介電層202、第四導電線路層204、第三介電層205及第五導電線路層209，且在第二介電層202和第三介電層205內分別形成多個第二導電孔207，從而使所述第三導電線路層203與第四導電線路層204之間，以及第四導電線路層204與第五導電線路層209之間通過形成於第二介電層202和第三介電層205內的多個第二導電孔207實現電性連接；如圖8所示，剝離所述支撐板20和兩個離型膜201，形成所述第二線路基板200。
所述第二線路基板200包括第二介電層202、形成於第二介電層202一側的第三導電線路層203，以及在所述第二介電層202相對的另一側依次堆疊設置的第四導電線路層204、第三介電層205及第五導電線路層209，所述第三導電線路層203包括多個第二電性連接墊206。
所述第二線路基板200還可進一步在所述第二線路基板200的第五導電線路層一側形成防焊層210，於所述防焊層210上形成多個開口區，所述第五導電線路層209在所述防焊層210的多個開口區所露出的銅面構成多個焊墊211。所述多個焊墊211用於與電子裝置如電路板或另一封裝基板等電連接。
本實施例中，所述第二線路基板200可以採用增層法制作形成。所述第二導電孔207為導盲孔，且第二導電孔207可通過電鍍方式形成，或在孔壁形成銅層後填充填孔材料如導電膏、樹脂材料等。
第三步，提供一膠片300。
請參閱圖9，在所述膠片300上開設與所述第一電性連接墊104一一對應的開孔301，在膠片300對應於所述第一鏤空區105位置製作一與所述第一鏤空區105孔徑大小相同的第二鏤空區305，並在所述開孔301內填充導電黏接材料302。
所述膠片300可以為FR4環氧玻璃布半固化膠片。形成所述開孔301的方法可以為機械鑽孔。所述導電黏接材料302可以為導電銀漿、導電銅漿或錫膏。本實施例中，所述導電黏接材料302充滿對應的開孔301，以利於後續壓合過程中第一電性連接墊104和第二電性連接墊206電性連接。
第四步，請參閱圖10，依次堆疊並壓合所述第一線路基板100、膠片300及第二線路基板200，形成封裝基板400。所述開孔301中填充的導電黏接材料302將對應的第一電性連接墊104和第二電性連接墊206黏接並電連接，且第一線路基板100上的第一鏤空區105、膠片300的第二鏤空區305相互貫通構成一收容槽401。
本實施例中，所述第二線路基板200的第三導電線路層203部分露出於所述收容槽401，構成多個第一接觸墊402。
第五步，請參閱圖11，將一晶片500收容於所述收容槽401，並使所述晶片500的多個電極與所述多個第一接觸墊402分別通過多個焊料凸塊501電連接，並在所述收容槽401內所述晶片500與第二線路基板200之間填滿底部填充膠502，以將所述晶片500固定於所述第二線路基板200表面，形成封裝結構600。
所述焊料凸塊501一般包括錫。可以理解的是，所述多個第一接觸墊402的表面可進一步形成銅柱凸塊，然後通過少量焊料將銅柱凸塊與晶片500固定並電連接，這樣即可以適用於具有更高電極密度的晶片。本實施例的晶片500通過覆晶封裝的方式進行封裝，可以理解，還可以採用導線鍵合(wire-bonding)的方式進行封裝，並不限於本實施例。另外，所述收容槽401內可收容更多的晶片500，只需適當增大第一收容槽401的收容空間及增多第一接觸墊402的數量即可。
可以理解的是，所述第一線路基板100也可以包括更多層的導電線路層，所述第二線路基板200的導電線路層也可以為兩層或多於三層，並不以本實施例為限。
請參閱圖11，本實施例的封裝結構600包括第一線路基板100、第二線路基板200、膠片300以及晶片500。
所述第一線路基板100包括第一介電層102、形成於第一介電層102相對兩側的第一導電線路層103和第二導電線路層106、形成於所述第一介電層102內的用於電連接第一導電線路層103和第二導電線路層106的第一導電孔107，所述第一導電線路層103包括多個第一電性連接墊104。
所述第一線路基板100還包括第一鏤空區105，所述第一鏤空區105依次貫穿第一導電線路層103、第一介電層102以及第二導電線路層106。
所述第二線路基板200包括第二介電層202、形成於第二介電層202一側的第三導電線路層203，以及在所述第二介電層202相對的另一側依次設置的第四導電線路層204、第三介電層205及第五導電線路層209，所述第三導電線路層203包括多個第二電性連接墊206。
所述膠片300包括第二鏤空區305和多個與所述第一電性連接墊104一一對應的開孔301，所述開孔301填充有導電黏接材料302，所述第一線路基板100和第二線路基板200分別黏接於所述膠片300的相對兩側，所述多個第一電性連接墊104通過所述多個開孔301內的導電黏接材料302分別電連接於第三導電線路層203的多個第二電性連接墊206。所述第一線路基板100上的第一鏤空區105和膠片300的第二鏤空區305相連通構成收容槽401，所述第二線路基板200的第三導電線路層203部分露出於所述收容槽401，構成多個第一接觸墊402。
所述封裝結構600還包括焊料凸塊501和底部填充膠502，所述晶片500收容於所述收容槽401，所述晶片500通過焊料凸塊501電連接於所述多個第一接觸墊402，並通過底部填充膠502黏接固定於所述第二線路基板200。
可以理解的是，所述第一線路基板100也可以為具有更多導電線路層的多層線路基板，所述第二線路基板200也可以為具有兩層導電線路層或多於三層導電線路層的線路基板，並不以本實施例為限。
請參閱圖12和圖13，本發明第二實施例中提供一種封裝結構的製作方法，包括步驟：請參閱圖12，提供具有鏤空區1100的第一基板110、兩個第二線路基板200以及兩個具有第二鏤空區305的膠片300；在所述第一基板110的兩側分別依次疊壓一個膠片300和一個第二線路基板200；請參閱圖13，除去所述第一基板110的所述離型膜101和支撐板10，得到兩個具有所述收容槽401的封裝基板400。請參閱圖11，採用與第一實施例的第五步類似的方法將兩個所述封裝基板400形成兩個封裝結構600。
可以理解，本發明第一實施例是分別製作完成第一線路基板100、第二線路基板200以及膠片300之後，將三者按照第一線路基板100、膠片300、第二線路基板200依次進行層疊並壓合形成封裝基板400。而第二實施例中，則是將第二線路基板200和膠片300依次壓合於所述第一基板110的兩側，之後剝離所述支撐板10和離型膜101，同時制得兩個封裝基板400。另外，在第一實施例和第二實施例兩種製作方法最終得到的封裝結構600具有完全相同的結構。
需要說明的是，實際生產中，本發明之封裝基板400由複數封裝基板單元構成，在封裝基板400製作完成後將進行切單步驟，然後安裝晶片500，本發明實施例為了說明方便以單個封裝基板單元為例進行說明。
與習知技術相比，本實施例的封裝基板400具有收容槽401，可以將晶片500收容於所述收容槽401內，在封裝晶片500時不會因為晶片500厚度過大而使得整個封裝結構600的厚度過大，有效地較低了封裝基板400或封裝結構600的厚度。特別地，本實施例的封裝基板400在應用於層疊封裝（package-on-package, POP）時可以作為下層封裝基板，可以有效降低整個層疊封裝結構的厚度。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
無
100‧‧‧第一線路基板
200‧‧‧第二線路基板
300‧‧‧膠片
500‧‧‧晶片
501‧‧‧焊料凸塊
502‧‧‧底部填充膠
600‧‧‧封裝結構

Claims (10)

  1. 一種封裝基板的製作方法，包括步驟：
    提供一第一線路基板，其包括第一介電層以及形成於第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板上還具有第一鏤空區，所述第一鏤空區貫穿所述第一導電線路層、第一介電層以及第二導電線路層；
    提供一第二線路基板，其包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；
    提供一膠片，其包括第二鏤空區和多個開孔，每一所述開孔均填充有導電黏接材料；及
    依次堆疊並壓合所述第一線路基板、膠片及第二線路基板，所述第一線路基板上的第一鏤空區和膠片的第二鏤空區相連通構成一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，從而形成封裝基板。
  2. 如請求項第1項所述的封裝基板的製作方法，其中，所述第一線路基板的製作方法包括步驟：提供一支撐板和兩個離型膜，將兩個離型膜分別貼合於所述支撐板相對的兩個表面；在所述兩個離型膜表面分別設置銅箔層，並經蝕刻工藝將所述兩個銅箔層分別製作形成第一導電線路層；將兩個第一介電層分別壓合於兩個所述第一導電線路層，在所述兩個第一介電層遠離第一導電線路層的表面上分別形成第二導電線路層，並在每個第一介電層內形成多個第一導電孔，從而形成一多層基板，每一所述第一導電線路層相鄰的所述第二導電線路層通過所述第一導電孔電性連接，每一所述第二導電線路層包括多個第一電性連接墊；在所述多層基板內開設一鏤空區，形成第一基板；剝離所述支撐板和離型膜，形成兩個具有第一鏤空區的第一線路基板。
  3. 如請求項第2項所述的封裝基板的製作方法，其中，所述鏤空區貫穿所述第一基板的兩個第一線路基板、兩個離型膜以及支撐板，所述鏤空區貫穿所述第一線路基板的部分構成所述第一鏤空區。
  4. 如請求項第1項所述的封裝基板的製作方法，其中，所述第二線路基板的製作方法包括步驟：提供一支撐板和兩個離型膜，並將兩個離型膜分別貼合於所述支撐板相對的兩個表面；在所述兩個離型膜的表面分別設置銅箔層，並經蝕刻工藝將所述兩個銅箔層分別製作形成第三導電線路層，進一步地，在每一所述第三導電線路層上依次形成第二介電層、第四導電線路層、第三介電層及第五導電線路層；剝離所述支撐板和兩個離型膜，形成所述第二線路基板。
  5. 如請求項第4項所述的封裝基板的製作方法，其中，在所述第二介電層和第三介電層內分別形成多個第二導電孔，從而使所述第三導電線路層與第四導電線路層，以及第四導電線路層與第五導電線路層通過形成於第二介電層和第三介電層內的多個第二導電孔實現電性連接。
  6. 如請求項第1項所述的封裝基板的製作方法，其中，所述膠片上的第二鏤空區與所述第一鏤空區相連通且與所述第一鏤空區大小相同。
  7. 如請求項第1項所述的封裝基板的製作方法，其中，所述導電黏接材料為導電銀漿、導電銅漿或錫膏。
  8. 一種封裝基板的製作方法，步驟包括：
    提供一第一基板，所述第一基板包括一支撐板、分別設置於所述支撐板相對兩側的兩個離型膜、設置於每個所述離型膜上的第一導電線路層、設置於每個所述第一導電線路上的第一介電層以及設置於每個所述第一介電層上的第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一基板上具有一第一鏤空區；
    提供兩個第二線路基板，每個所述第二線路基板包括第二介電層、形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；
    提供兩個膠片，每個膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料；及
    在所述第一基板的相對兩側均依次壓合所述膠片和第二線路基板，每個所述第一基板的第一鏤空區與對應的所述第二鏤空區相連通以形成兩個收容槽，每個所述第二線路基板的第三導電線路層部分露出於對應的所述收容槽，構成多個第一接觸墊，每個所述膠片內的多個開孔內的導電黏接材料的一端分別與對應第二導電線路層的所述多個第一電性連接墊電接觸，另一端分別與對應第三導電線路層的所述多個第二電性連接墊電接觸;
    去除所述離型膜和支撐板，形成兩個封裝基板。
  9. 一種封裝基板，包括：第一線路基板、第二線路基板及膠片，所述第一線路基板包括第一介電層以及形成於所述第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板具有第一鏤空區；所述第二線路基板包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；所述膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料；所述第一線路基板和第二線路基板分別設置於所述膠片的相對兩側，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，所述第一鏤空區和第二鏤空區相連通構成一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊。
  10. 一種封裝結構，包括：第一線路基板、第二線路基板、膠片及晶片，所述第一線路基板包括第一介電層以及形成於第一介電層相對兩側的第一導電線路層和第二導電線路層，所述第二導電線路層包括多個第一電性連接墊，所述第一線路基板還具有第一鏤空區，所述第一鏤空區貫穿所述第一導電線路層、第一介電層以及第二導電線路層；所述第二線路基板包括第二介電層及形成於第二介電層相對兩側的第三導電線路層和第四導電線路層，所述第三導電線路層包括多個第二電性連接墊；所述膠片包括第二鏤空區和多個開孔，所述開孔填充有導電黏接材料；所述第一線路基板、膠片以及第二線路基板依次層疊設置，所述多個開孔內的導電黏接材料的一端分別與所述多個第一電性連接墊電接觸，另一端分別與所述多個第二電性連接墊電接觸，所述封裝基板還具有一收容槽，所述第二線路基板的第三導電線路層部分露出於所述收容槽，構成多個第一接觸墊；所述晶片收容並固定於所述收容槽，所述晶片與所述多個第一接觸墊電連接。
TW102126789A 2013-07-22 2013-07-26 封裝基板、封裝結構以及封裝基板的製作方法 TWI504329B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310307349.5A CN104332412A (zh) 2013-07-22 2013-07-22 封装基板、封装结构以及封装基板的制作方法

Publications (2)

Publication Number Publication Date
TW201505507A true TW201505507A (zh) 2015-02-01
TWI504329B TWI504329B (zh) 2015-10-11

Family

ID=52343904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126789A TWI504329B (zh) 2013-07-22 2013-07-26 封裝基板、封裝結構以及封裝基板的製作方法

Country Status (3)

Country Link
US (1) US9190386B2 (zh)
CN (1) CN104332412A (zh)
TW (1) TWI504329B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
CN107646141A (zh) * 2015-06-25 2018-01-30 英特尔公司 用于堆叠封装的具有凹陷导电接触部的集成电路结构
TWI599283B (zh) * 2015-12-07 2017-09-11 南亞電路板股份有限公司 印刷電路板及其製作方法
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
TW201821280A (zh) * 2016-09-30 2018-06-16 日商富士軟片股份有限公司 積層體以及半導體元件的製造方法
CN108461405B (zh) * 2017-02-21 2020-04-10 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN108882500B (zh) * 2017-05-10 2021-08-24 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
US10304772B2 (en) * 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
KR102494328B1 (ko) * 2017-09-28 2023-02-02 삼성전기주식회사 리지드 플렉서블 인쇄회로기판, 디스플레이 장치 및 리지드 플렉서블 인쇄회로기판의 제조방법
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
CN109862695A (zh) * 2017-11-30 2019-06-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2020043172A1 (en) 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Memory device, semiconductor device and method for manufacturing the same
CN110972414B (zh) * 2018-09-29 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
CN112151459B (zh) * 2019-06-26 2023-03-24 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
CN113133194B (zh) * 2020-01-16 2022-08-09 庆鼎精密电子（淮安）有限公司 电路板及其制造方法、显示屏
CN111432554B (zh) * 2020-03-13 2021-08-10 清华大学 微系统架构
KR20220094992A (ko) 2020-12-29 2022-07-06 삼성전자주식회사 반도체 패키지
CN113301716B (zh) * 2021-06-01 2022-03-29 深圳市利迪亚电子有限公司 一种带异型孔的多层pcb板及加工方法
CN116581091B (zh) * 2023-07-13 2024-01-12 芯爱科技(南京)有限公司 电子封装件及其制法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
TWI395522B (zh) * 2009-09-15 2013-05-01 Unimicron Technology Corp 內埋式元件基板結構及其製作方法
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632647B (zh) * 2016-01-18 2018-08-11 矽品精密工業股份有限公司 封裝製程及其所用之封裝基板

Also Published As

Publication number Publication date
US20150024552A1 (en) 2015-01-22
TWI504329B (zh) 2015-10-11
US9190386B2 (en) 2015-11-17
CN104332412A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
TWI504329B (zh) 封裝基板、封裝結構以及封裝基板的製作方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
US7936061B2 (en) Semiconductor device and method of manufacturing the same
US20230326765A1 (en) Package substrate manufacturing method
JP2014123725A (ja) 高密度及び低密度基板領域を備えるハイブリッド基板及びその製造方法
TWI570816B (zh) 封裝結構及其製法
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TW201414372A (zh) 晶片封裝基板和結構及其製作方法
TW201320276A (zh) 封裝基板及其製法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TWI567888B (zh) 封裝結構及其製法
JP2015037185A (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
TW201539588A (zh) 封裝結構及其製法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
TW201422070A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TW201442181A (zh) 晶片封裝基板及其製作方法
TW201408148A (zh) 嵌埋電子元件之基板結構及其製法
US9084341B2 (en) Fabrication method of packaging substrate
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法
JP2005243990A (ja) 配線基板の製造方法
JP6000297B2 (ja) パッケージ基板