JP2013128000A - パッケージ基板及びその製造方法 - Google Patents
パッケージ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013128000A JP2013128000A JP2011276005A JP2011276005A JP2013128000A JP 2013128000 A JP2013128000 A JP 2013128000A JP 2011276005 A JP2011276005 A JP 2011276005A JP 2011276005 A JP2011276005 A JP 2011276005A JP 2013128000 A JP2013128000 A JP 2013128000A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrical contact
- contact pad
- package substrate
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】パッケージ基板2は、対向する2つの表面20a,20bを有するコア層20と、前記コア層20の2つの表面20a,20bに設けられた2つの回路層23a,23bと、前記コア層20に設けられた複数の導電ビア24と、前記コア層20の2つの表面20a,20b及び2つの回路層23a,23bに設けられた2つの絶縁保護層25a,25bと、前記コア層20のいずれか一方の表面20aの絶縁保護層25aに結合された搭載部材27とを備える。前記パッケージ基板2の一方の側に搭載部材27が結合されることにより、運送時又はパッケージング時に厚さが薄すぎることによる破損が回避される。
【選択図】 図2I
Description
10、20 コア層
10a、20a 第1の表面
10b、20b 第2の表面
100、200 貫通孔
11a、21a 第1の金属層
11b、21b 第2の金属層
12 導電層
13a、23a 第1の回路層
13b、23b 第2の回路層
130a、230a 第1の電気接触パッド
130b、230b 第2の電気接触パッド
14、24 導電ビア
15a、25a 第1の絶縁保護層
15b、25b 第2の絶縁保護層
150a、250a 第1の開口
150b、250b 第2の開口
16a、26a 第1の表面処理層
16b、26b 第2の表面処理層
2a 基板本体
22 接着部材
27 搭載部材
270 接着層
28 結合部材
L、d、S 厚さ
h 残りの厚さ
Claims (7)
- 対向する第1の表面及び第2の表面を有するコア層と、
前記コア層の前記第1の表面に設けられ、第1の電気接触パッドを有する第1の回路層と、
前記コア層の前記第2の表面に設けられ、第2の電気接触パッドを有する第2の回路層と、
前記コア層に設けられ、前記第1及び第2の回路層に電気的に接続される導電ビアと、
前記コア層の前記第1の表面及び前記第1の回路層に設けられ、前記第1の電気接触パッドが露出される第1の絶縁保護層と、
前記第1の電気接触パッドの露出表面に形成される第1の表面処理層と、
前記コア層の前記第2の表面及び前記第2の回路層に設けられ、前記第2の電気接触パッドが露出される第2の絶縁保護層と、
前記第2の電気接触パッドの露出表面に形成される第2の表面処理層と、
前記第1の絶縁保護層に接着層により結合される搭載部材と、
を備えることを特徴とするパッケージ基板。 - 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項1に記載のパッケージ基板。
- 対向する第1の表面及び第2の表面を有し、前記第1及び第2の表面に第1の金属層及び第2の金属層をそれぞれ設け、前記第1の表面に前記第1の金属層を貫通する貫通孔を有し、前記第2の金属層が前記貫通孔に露出する、コア層を2つ用意する工程と、
前記第2の金属層を接着部材で結合することにより前記2つのコア層を接続する工程と、
前記コア層の前記第1の表面に、第1の電気接触パッドを有する第1の回路層を前記第1の金属層により形成するとともに、前記貫通孔に前記第1の回路層に電気的に接続されるように導電ビアを形成する工程と、
前記コア層の前記第1の表面及び前記第1の回路層に第1の絶縁保護層を形成するとともに前記第1の電気接触パッドを露出させることにより、前記第1の電気接触パッドの露出表面に第1の表面処理層を形成する工程と、
前記第1の絶縁保護層に搭載部材を接着層により結合する工程と、
前記接着部材を除去することにより、2つの基板本体を分離させる工程と、
前記2つの基板本体の前記搭載部材を結合部材により積層させることにより前記第2の金属層を露出させる工程と、
前記第2の金属層により第2の電気接触パッドを有する第2の回路層を形成するとともに、前記第2の回路層を前記導電ビアに電気的に接続させる工程と、
前記コア層の前記第2の表面及び前記第2の回路層に第2の絶縁保護層を形成するとともに前記第2の電気接触パッドを露出させることで、前記第2の電気接触パッドの露出表面に第2の表面処理層を形成することにより2つのパッケージ基板を形成する工程と、
前記結合部材を除去することにより前記2つのパッケージ基板を分離させる工程と、
を備えることを特徴とするパッケージ基板の製造方法。 - 前記結合部材は、接着バンプ又はペースト層であることを特徴とする請求項3に記載のパッケージ基板の製造方法。
- 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項3に記載のパッケージ基板の製造方法。
- 対向する第1の表面及び第2の表面を有し、前記第1及び第2の表面に第1の金属層及び第2の金属層をそれぞれ設け、前記第1の表面に前記第1の金属層を貫通する貫通孔を有し、前記第2の金属層が前記貫通孔に露出する、コア層を2つ用意する工程と、
前記第2の金属層を接着部材で結合することにより前記2つのコア層を接続する工程と、
前記コア層の前記第1の表面に、第1の電気接触パッドを有する第1の回路層を前記第1の金属層により形成するとともに、前記貫通孔に前記第1の回路層に電気的に接続されるように導電ビアを形成する工程と、
前記コア層の前記第1の表面及び前記第1の回路層に第1の絶縁保護層を形成するとともに前記第1の電気接触パッドを露出させることにより、前記第1の電気接触パッドの露出表面に第1の表面処理層を形成する工程と、
前記第1の絶縁保護層に搭載部材を接着層により結合する工程と、
前記接着部材を除去することにより、2つの基板本体を分離させる工程と、
前記第2の金属層により第2の電気接触パッドを有する第2の回路層を形成するとともに、前記第2の回路層を前記導電ビアに電気的に接続させる工程と、
前記コア層の前記第2の表面及び前記第2の回路層に第2の絶縁保護層を形成するとともに前記第2の電気接触パッドを露出させることで、前記第2の電気接触パッドの露出表面に第2の表面処理層を形成する工程と、
を備えることを特徴とするパッケージ基板の製造方法。 - 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項6に記載のパッケージ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011276005A JP5536748B2 (ja) | 2011-12-16 | 2011-12-16 | パッケージ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011276005A JP5536748B2 (ja) | 2011-12-16 | 2011-12-16 | パッケージ基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014053501A Division JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128000A true JP2013128000A (ja) | 2013-06-27 |
JP5536748B2 JP5536748B2 (ja) | 2014-07-02 |
Family
ID=48778387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011276005A Expired - Fee Related JP5536748B2 (ja) | 2011-12-16 | 2011-12-16 | パッケージ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5536748B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324276A (ja) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
JP2011119722A (ja) * | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
-
2011
- 2011-12-16 JP JP2011276005A patent/JP5536748B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324276A (ja) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
JP2011119722A (ja) * | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5536748B2 (ja) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI325745B (en) | Circuit board structure and fabrication method thereof | |
TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US20130230947A1 (en) | Fabrication method of package structure having embedded semiconductor component | |
KR20230149283A (ko) | 반도체장치 및 그 제조방법 | |
US20110031606A1 (en) | Packaging substrate having embedded semiconductor chip | |
US20080145975A1 (en) | Method for fabricating circuit board structure with embedded semiconductor chip | |
JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
JP2013138115A (ja) | 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 | |
JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
US9485863B2 (en) | Carrier and method for fabricating coreless packaging substrate | |
US8059422B2 (en) | Thermally enhanced package structure | |
US8628636B2 (en) | Method of manufacturing a package substrate | |
JP5536748B2 (ja) | パッケージ基板の製造方法 | |
JP6000297B2 (ja) | パッケージ基板 | |
JP5346388B2 (ja) | パッケージ基板の製造方法 | |
US9084341B2 (en) | Fabrication method of packaging substrate | |
TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
US8125074B2 (en) | Laminated substrate for an integrated circuit BGA package and printed circuit boards | |
TWI520276B (zh) | 封裝基板及其製法 | |
KR101378311B1 (ko) | 패키징 기판 및 그 제조 방법 | |
KR101299140B1 (ko) | 패키지 기판 제조 방법 | |
KR102117481B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5536748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |