CN107275228B - 改善上盖板精度的半导体封装方法 - Google Patents

改善上盖板精度的半导体封装方法 Download PDF

Info

Publication number
CN107275228B
CN107275228B CN201610211988.5A CN201610211988A CN107275228B CN 107275228 B CN107275228 B CN 107275228B CN 201610211988 A CN201610211988 A CN 201610211988A CN 107275228 B CN107275228 B CN 107275228B
Authority
CN
China
Prior art keywords
chip
substrate
cover board
cover plate
upper cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610211988.5A
Other languages
English (en)
Other versions
CN107275228A (zh
Inventor
苗红燕
华毅
刘志凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Cheng Technology (suzhou) Co Ltd
Powertech Technology Inc
Original Assignee
Li Cheng Technology (suzhou) Co Ltd
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Li Cheng Technology (suzhou) Co Ltd, Powertech Technology Inc filed Critical Li Cheng Technology (suzhou) Co Ltd
Priority to CN201610211988.5A priority Critical patent/CN107275228B/zh
Publication of CN107275228A publication Critical patent/CN107275228A/zh
Application granted granted Critical
Publication of CN107275228B publication Critical patent/CN107275228B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开一种改善上盖板精度的半导体封装方法。一基板上先设置多个芯片，芯片主动面相对远离基板，并电性连接至基板。在组装透明盖板到芯片主动面之前，先在盖板的外表面附加一层识别特征点，以帮助组装机台进行识别和位置校准，以帮助机台进行位置校准，而后进行盖板组装，将极大地提高组装合格率，在上盖组装之后，将盖板表面特征点移除，再进行模封与单体化切割等后续封装过程。因此，可缩小在组装完成之后盖板组装位置误差，并且盖板表面光洁为无瑕渍、印记。

Description

改善上盖板精度的半导体封装方法
技术领域
本发明有关于感应芯片封装领域，特别有关于一种改善上盖板精度的半导体封装方法。
背景技术
普遍现有的，芯片封装产品主要使用环氧树脂将在一基板上芯片模封包覆，之后进行切单(singulation)以完成封装。其中一种芯片封装产品被要求在外观表面加装盖板，例如指纹传感器芯片在封装表面应加装透明材质的盖板、高发热芯片在封装表面应加装高导热材质的金属盖板。一种上盖板的封装方法在模封时直接使用一大面积的盖板母片，在切单时除了切割到封装胶体与基板，还会切割到盖板母片。切割应力会残留在盖板与芯片之间，或是造成在盖板与芯片之间的裂缝，导致感测失真，而在盖板与芯片之间的黏晶层厚度变化也会造成感测灵敏度的衰弱，因此不适用于指纹传感器等感应芯片封装产品。另一种上盖板的封装方法在模封之前先将盖板母片切单成对应封装尺寸的盖板，在自动机台的取放操作下以逐片对应方式将盖板逐一安装在对应芯片上。由于最终封装产品要求透明材质盖板的外表面为光洁无瑕，而不能留下任何印记、标记，在使用自动机台组装透明盖板的时候便没有办法很正确的识别出透明材质盖板安装在芯片上的位置，组装完成之后透明材质的盖板的位置误差将大于+/-50微米(µm)。
发明内容
为了解决上述问题，本发明的主要目的在于提供一种改善上盖板精度的半导体封装方法，可缩小在组装完成之后盖板在芯片上组装位置的误差，特别是能控制在+/-50微米(µm)以内，并且盖板的外表面仍为光洁无瑕渍且无印记、标记。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明揭示一种改善上盖板精度的半导体封装方法，包含以下步骤。首先，提供一基板。之后，设置多个芯片于该基板上，每一芯片具有一主动面以及至少一电极，该多个主动面相对远离该基板。之后，电性连接该多个电极至该基板。之后，以取放(pick and place)方式设置多个取放片于该多个芯片的该多个主动面上，每一取放片包含一盖板，该盖板的内表面形成有一第一黏晶层，该盖板的外表面形成有一可移除物质层，该可移除物质层具有一第一识别特征点，利用该多个第一识别特征点作为对应取放片的位置校准，以对准在对应芯片上，并使得该多个第一黏晶层顺从地贴附于该多个主动面并在该多个盖板与该多个芯片之间维持一固定的黏贴间隙。之后，由该多个盖板剥离该可移除物质层，以消除该多个第一识别特征点。之后，形成一封装胶体于该基板上，以密封该多个芯片，该封装胶体多个具有一在该基板上的密封高度，其多个大于该多个芯片的一芯片设置高度且不超过该多个盖板的该多个外表面，以使该封装胶体完全密封该多个第一黏晶层并且不覆盖该多个盖板的该多个外表面。最后，单体化切割该封装胶体，以制成多个半导体封装构造。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述半导体封装方法中，在上述单体化切割该封装胶体的步骤中，该盖板可为分散在切割该封装胶体的路径之外，以使该多个盖板不被切割到。
在前述半导体封装方法中，该盖板可具有透光性，该可移除物质层可具有不透光性，借此建立可外观判定的识别特征点。
在前述半导体封装方法中，上述由该多个盖板剥离该可移除物质层的步骤可进一步包含：以滚压方式压贴一黏性沾膜于该多个取放片上，该黏性沾膜可黏附至该多个可移除物质层；以及，撕离该黏性沾膜，并使该多个可移除物质层随同该黏性沾膜被剥离。
在前述半导体封装方法中，上述电性连接该多个电极至该基板的步骤可包含：以打线方式形成多个焊线，该多个焊线可连接该多个电极至该基板的多个接指。
在前述半导体封装方法中，在上述以取放方式设置该多个取放片的步骤中，该多个焊线可局部嵌埋于该多个第一黏晶层中。
在前述半导体封装方法中，在设置该多个芯片于该基板上的步骤中，多个第二黏晶层可黏接该多个芯片至该基板。
在前述半导体封装方法中，该多个盖板的尺寸可大于该多个芯片的尺寸，且小于该基板在单体化切割之后的单元尺寸。
在前述半导体封装方法中，该可移除物质层可更具有一第二识别特征点，该第二识别特征点与该第一识别特征点具有不相同的图样。
在前述半导体封装方法中，每一主动面可包含一芯片感应区，在上述以取放方式设置该多个取放片的步骤中，该多个第一黏晶层可覆盖该多个芯片感应区。
本发明具有的优点在于：
本发明可在进行透明材质盖板组装到芯片上之前先在盖板表面附加一层识别特征点，以帮助组装机台识别和位置校准，在帮助机台进行位置校准之后进行盖板组装，极大地提高组装良率，在组装完成之后再将盖板表面的识别特征点移除，以完成上盖式半导体芯片的封装。因此，本发明可以提供精确的识别特征点以帮助组装机台识别和位置校准，借此保证组装完成之后盖板在芯片上组装位置的误差小于+/-50微米(µm)。并且，组装完成之后可通过一定方式去除盖板表面的识别特征点，确保盖板表面为光洁而无任何瑕渍或印记。
附图说明
图1：依据本发明的一具体实施例，一半导体封装构造的截面示意图。
图2A至图2I：依据本发明的一具体实施例，绘示一种半导体封装方法中各主要步骤的组件截面示意图。
图3A至图3D：依据本发明的一具体实施例，绘示在该半导体封装方法中附加识别特征点过程的盖板表面示意图。
图中：
H1 密封高度； H2 芯片设置高度；
100 半导体封装构造；
110 基板； 111 接指；
112 外接垫；
120 芯片； 121 主动面；
122 电极； 123 芯片感应区；
130 取放片； 131 盖板；
132 内表面； 133 外表面；
140 第一黏晶层；
150 可移除物质层； 151 第一识别特征点；
152 第二识别特征点；
160 封装胶体； 170 焊线；
180 第二黏晶层；
210 黏性沾膜； 220 滚轮；
230 切割器； 240 盖板母片。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
依据本发明发热一具体实施例，利用一种半导体封装方法制作得到的一半导体封装构造100举例说明于图1的截面示意图。图2A至图2I绘示一种半导体封装方法中各主要步骤的组件截面示意图。图3A至图3D绘示在该半导体封装方法中附加识别特征点过程的盖板表面示意图。
请参阅图1，本发明揭示的一种半导体封装构造100主要包含一基板110、一芯片120、一盖板131以及一封装胶体160。该芯片120设置于该基板110上并具有一主动面121以及至少一电极122，该主动面121相对远离该基板110，即该芯片120的一背面朝向该基板110。利用至少一焊线170或已知电连接组件，该电极122电性连接至该基板110的至少一接指111。该盖板131以取放方式设置于该芯片120的该主动面121上，该盖板131的内表面132形成有一第一黏晶层140，该第一黏晶层140顺从地贴附于该主动面121，在该盖板131与该芯片120之间维持一固定的黏贴间隙。用以黏接该芯片120的背面与该基板110的上表面的一第二黏晶层180在材料上可以有更多样的选择。该封装胶体160形成于该基板110上，以密封该芯片120。该封装胶体160具有一在该基板110上的密封高度H1，其大于该芯片120的一芯片设置高度H2且不超过该盖板131的一外表面133，以使该封装胶体160完全密封该第一黏晶层140并且不覆盖该盖板131的该外表面133。该盖板131的该外表面133为光洁而无任何瑕渍、印记或标记。在大量制造下，多个半导体封装构造100的在组装完成之后该盖板131在该芯片120上组装位置的误差可以被控制缩小，特别是能控制在+/-50微米(µm)以内。
本发明用以制作上述半导体封装构造100的半导体封装方法说明如后。首先，请参阅图2A，提供一基板110。该基板110具有至少一在其上表面的接指111以及多个在其下表面的外接垫112，该接指111用以对封装内部芯片的电性连接，该多个外接垫112用以对外电性连接。该基板110可为一线路载板，例如微型印刷电路板、软性电路板或陶瓷线路基板。在本步骤中，该基板110可具有基板条或基板面板的型态。
之后，请参阅图2B，设置多个芯片120于该基板110上，每一芯片120具有一主动面121以及至少一电极122，该多个主动面121相对远离该基板110。在设置该多个芯片120于该基板110上的步骤中，多个第二黏晶层180可黏接该多个芯片120的对应背面至该基板110的上表面。该多个芯片120可为半导体IC芯片或微机电芯片；在一具体实施例中，该多个芯片120具体为指纹识别器芯片，每一主动面121可包含一芯片感应区123；在一变化实施例中，该多个芯片120亦可为影像传感器芯片或其它需要上盖封装的芯片。该多个芯片感应区123为感应外界信息的芯片表面区域，该多个电极122为可沟通对应芯片感应面121的电性端点，其结构包含焊垫、凸块或硅穿孔端点，本实施例中具体为铝垫的焊垫结构。
之后，请参阅图2C，电性连接该多个电极122至该基板110。其中，上述电性连接该多个电极122至该基板110的步骤可包含以打线方式形成多个焊线170，该多个焊线170可连接该多个电极122至该基板110的该多个接指111。该多个焊线170除了可以是金线之外，也可以是铜线或是内引脚接合线(ILB lead)。
之后，请参阅图2D，以取放方式设置多个取放片130于该多个芯片120的该多个主动面121上。取放方式为自动机台的拾取与放置的机械操作。取放片为尺寸不大于半导体封装构造且可被拾取与放置的片体。每一取放片130包含一盖板131，该盖板131的内表面132形成有一第一黏晶层140，该盖板131的外表面133形成有一可移除物质层150，该可移除物质层150具有一第一识别特征点151，利用该多个第一识别特征点151作为对应取放片130的位置校准，以对准在对应芯片120上，并使得该多个第一黏晶层140顺从地贴附于该多个主动面121并在该多个盖板131与该多个芯片120之间维持一固定的黏贴间隙。在本实施例中，该盖板131可具有透光性，例如玻璃片，该可移除物质层150可具有不透光性，例如有色贴膜。该多个第一识别特征点151可为几何图案的孔洞且位于对应盖板131上的固定位置。该第一黏晶层140具体可为热固性芯片贴附层(thermosetting die attach material)或是覆线胶膜(Film-Over-Wire adhesive, FOW)。而顺从地贴附表示该多个第一黏晶层140与对应的该多个主动面121之间的黏接为无空隙，在该多个第一黏晶层140的均厚结构下，该多个盖板131保持平行向于该多个芯片120的对应主动面121上。即使该基板110有翘曲、倾倒或不平整，该多个盖板131仍与该多个芯片120的对应主动面121为平行向。随后，以加热方式使该多个第一黏晶层140为固化。而该可移除物质层150及其第一识别特征点151的预先形成方法请容后详述于图3A至图3D所绘示的在该半导体封装方法中附加识别特征点过程。
请再参阅图2D，在上述以取放方式设置该多个取放片130的步骤中，该多个焊线170可局部嵌埋于该多个第一黏晶层140中。此外，在本实施例中，在上述以取放方式设置该多个取放片130的步骤中，该多个第一黏晶层140可覆盖该多个芯片感应区123。
之后，请参阅图2E与图2F，由该多个盖板131剥离该可移除物质层150，以消除该多个第一识别特征点151。在本实施例中，如图2E所示，上述由该多个盖板131剥离该可移除物质层150的步骤可进一步包含：以滚压方式利用一滚轮220压贴一黏性沾膜210于该多个取放片130上，该黏性沾膜210可黏附至该多个可移除物质层150；之后，再撕离该黏性沾膜210，并使该多个可移除物质层150随同该黏性沾膜210被剥离。该可移除物质层150具体可包含热熔胶层，在剥离过程可附加热风操作，以利剥离该可移除物质层150。在一变化实施例中，该可移除物质层150可为光阻材料，可利用去光阻液洗去该可移除物质层150，或可用加热烘烤与吸吹风方式除去该可移除物质层150。当该可移除物质层150的去除方式包含溶液清洗时，该可移除物质层150的剥离步骤可调整到封胶方法之后。
之后，请参阅图2G，形成一封装胶体160于该基板110上，以密封该多个芯片120，该封装胶体160具有一在该基板110上的密封高度H1，其大于该多个芯片120的一芯片120设置高度H2且不超过该多个盖板131的该多个外表面133，以使该封装胶体160完全密封该多个第一黏晶层140并且不覆盖该多个盖板131的该多个外表面133。该封装胶体160的形成方法可为模封方式或底胶填充方式，该封装胶体160的材质可为模封环氧化合物(EpoxyMolding Compound, EMC)或底部填充胶(underfill material)。
最后，请参阅图2H与图2I，单体化切割该封装胶体160，以制成多个如图1所示的半导体封装构造100。如图2H所示，利用一切割器230可先切穿该基板110；之后，如图2I所示，进一步切穿该封装胶体160。在上述单体化切割该封装胶体160的步骤中，该多个盖板131可为分散在切割该封装胶体160的路径之外，以使该多个盖板131不被切割到。请参阅图2I，较佳地，该多个盖板131的尺寸可大于该多个芯片120的尺寸，且小于该基板110在单体化切割之后的单元尺寸。如此，对于该多个芯片120将具有较佳的上盖保护，并且单体化切割的路径只会切到该封装胶体160，而不会切到该多个盖板131。
在该半导体封装方法中附加识别特征点过程绘示于图3A至图3D。请参阅图3A，一盖板母片240为一体包含有多个上述的盖板131，该盖板母片240可为一大尺寸的玻璃。之后，请参阅图3B，在玻璃强化步骤之后，可利用涂胶或贴膜方式形成一可移除物质层150于该盖板母片240上。之后，请参阅图3C，形成多个第一识别特征点151于该可移除物质层150中，使得该可移除物质层150附加有识别特征点，每一盖板131的固定位置具有一个第一识别特征点151。之后，翻转该盖板母片240，并形成上述如图2D所示的第一黏晶层140。最后，请参阅图3D，单体化切割该盖板母片240，以使该多个盖板131为单体化，配合形成该可移除物质层150与该第一黏晶层140，以构成如图2D所示的取放片130。请再参阅图3C与图3D，较佳地，该可移除物质层150可更具有一第二识别特征点152，该第二识别特征点152与该第一识别特征点151具有不相同的图样。例如，该第一识别特征点151的形状可为十字形，该第二识别特征点152的形状可为方形或矩形。
因此，本发明预先在该多个盖板131的外表面133附加一层可移除物质层150，自动机台拾取该多个盖板131，依据每一盖板131上的该第一识别特征点151进行位置校准，之后进行该多个盖板131放置于对应芯片120的组装。在组装完成之后，通过一次性且适当的方式去除该多个可移除物质层150及其该多个第一识别特征点151。借此，可缩小在组装完成之后该多个盖板131在对应芯片120上组装位置的误差，特别是能控制在+/-50微米(µm)以内，并且该多个盖板131的外表面133仍为光洁无瑕渍且无印记、标记。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种改善上盖板精度的半导体封装方法，其特征在于，包括以下步骤：
提供一基板；
设置多个芯片于该基板上，每一芯片具有一主动面以及至少一电极，多个该主动面相对远离该基板；
电性连接多个该电极至该基板；
以取放方式设置多个取放片于该多个芯片的多个该主动面上，每一取放片包含一盖板，该盖板的内表面形成有一第一黏晶层，该盖板的外表面形成有一可移除物质层，该可移除物质层具有一第一识别特征点，利用多个该第一识别特征点作为对应取放片的位置校准，以对准在对应芯片上，并使得多个该第一黏晶层顺从地贴附于多个该主动面并在多个该盖板与该多个芯片之间维持一固定的黏贴间隙；
由多个该盖板剥离该可移除物质层，以消除多个该第一识别特征点；
形成一封装胶体于该基板上，以密封该多个芯片，该封装胶体具有一在该基板上的密封高度，其大于该多个芯片的一芯片设置高度且不超过多个该盖板的多个该外表面，以使该封装胶体完全密封多个该第一黏晶层并且不覆盖多个该盖板的多个该外表面；以及
单体化切割该封装胶体，以制成多个半导体封装构造。
2.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中在上述单体化切割该封装胶体的步骤中，多个该盖板为分散在切割该封装胶体的路径之外，以使多个该盖板不被切割到。
3.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中该盖板具有透光性，该可移除物质层具有不透光性。
4.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中上述由多个该盖板剥离该可移除物质层的步骤还进一步包括：
以滚压方式压贴一黏性沾膜于多个该取放片上，该黏性沾膜黏附至多个该可移除物质层；以及
撕离该黏性沾膜，并使多个该可移除物质层随同该黏性沾膜被剥离。
5.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中上述电性连接多个该电极至该基板的步骤还包括：以打线方式形成多个焊线，多个该焊线连接多个该电极至该基板的多个接指。
6.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中在上述以取放方式设置多个该取放片的步骤中，多个焊线局部嵌埋于多个该第一黏晶层中。
7.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中在设置该多个芯片于该基板上的步骤中，多个第二黏晶层黏接该多个芯片至该基板。
8.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中多个该盖板的尺寸大于该多个芯片的尺寸，且小于该基板在单体化切割之后的单元尺寸。
9.根据权利要求1所述的改善上盖板精度的半导体封装方法，其特征在于，其中该可移除物质层还具有一第二识别特征点，该第二识别特征点与该第一识别特征点具有不相同的图样。
10.根据权利要求1至9中任一项所述的改善上盖板精度的半导体封装方法，其特征在于，其中每一主动面包含一芯片感应区，在上述以取放方式设置多个该取放片的步骤中，多个该第一黏晶层覆盖多个该芯片感应区。
CN201610211988.5A 2016-04-07 2016-04-07 改善上盖板精度的半导体封装方法 Expired - Fee Related CN107275228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610211988.5A CN107275228B (zh) 2016-04-07 2016-04-07 改善上盖板精度的半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610211988.5A CN107275228B (zh) 2016-04-07 2016-04-07 改善上盖板精度的半导体封装方法

Publications (2)

Publication Number Publication Date
CN107275228A CN107275228A (zh) 2017-10-20
CN107275228B true CN107275228B (zh) 2019-08-06

Family

ID=60052287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610211988.5A Expired - Fee Related CN107275228B (zh) 2016-04-07 2016-04-07 改善上盖板精度的半导体封装方法

Country Status (1)

Country Link
CN (1) CN107275228B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524316B (zh) * 2018-10-25 2021-09-21 通富微电子股份有限公司 一种半导体芯片封装方法和半导体芯片封装用载盘

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162711A (zh) * 2006-10-12 2008-04-16 联诚光电股份有限公司 封装盖板、芯片封装结构及其制造方法
US7648432B1 (en) * 2006-12-29 2010-01-19 Hall Roger E Home plate with up-tight bevel
CN102918546A (zh) * 2010-04-15 2013-02-06 奥森泰克公司 包括电容透镜的手指传感器及其相关方法
CN103354266A (zh) * 2013-07-11 2013-10-16 江阴长电先进封装有限公司 一种薄型圆片级led的封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162711A (zh) * 2006-10-12 2008-04-16 联诚光电股份有限公司 封装盖板、芯片封装结构及其制造方法
US7648432B1 (en) * 2006-12-29 2010-01-19 Hall Roger E Home plate with up-tight bevel
CN102918546A (zh) * 2010-04-15 2013-02-06 奥森泰克公司 包括电容透镜的手指传感器及其相关方法
CN103354266A (zh) * 2013-07-11 2013-10-16 江阴长电先进封装有限公司 一种薄型圆片级led的封装结构及其封装方法

Also Published As

Publication number Publication date
CN107275228A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
JP5635661B1 (ja) イメージセンサの２段階封止方法
CN106601629B (zh) 保护片服贴于芯片感应面的芯片封装构造
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
CN105895625A (zh) 用于邻近传感器的晶片级封装
JP2002134660A (ja) 半導体装置およびその製造方法
CN107785331A (zh) 封装结构及其制作方法
CN107275228B (zh) 改善上盖板精度的半导体封装方法
CN101162698A (zh) 感测式封装件及其制法
CN105405777B (zh) 一种大面积平行堆栈式封装结构和封装方法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
CN107978582A (zh) 芯片封装结构及相关引脚接合方法
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
CN101188202A (zh) 感测式封装件及其制造方法
CN203026495U (zh) 芯片封装结构
CN100466209C (zh) 半导体器件及其加工和封装方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
KR100379087B1 (ko) 반도체패키지제조방법
CN211555898U (zh) 一种感光芯片封装件
CN101552215A (zh) 覆晶封装结构及其封装制程
CN101494210A (zh) 导线架以及封装结构
CN100592506C (zh) 非平面基板条以及使用于半导体封装方法
CN101110409A (zh) 系统封装的封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190806

Termination date: 20210407

CF01 Termination of patent right due to non-payment of annual fee