CN220491903U - 一种多芯片封装结构 - Google Patents

Abstract

本实用新型涉及芯片封装技术领域，公开了一种多芯片封装结构，通过在基板表面设置围墙，通过围墙包围多个芯片中的至少一个用于实现光耦功能的第一芯片，并采用胶体对设于围墙内的所述第一芯片进行包封；使得能够对多个芯片中部分用于实现光耦功能的第一芯片进行单独的胶体封装，或者对多个用于实现光耦功能的第一芯片一起进行胶体封装，极大提高了产品可靠性，简化了封装流程，在人力及设备成本方面有极大提升。

Description

一种多芯片封装结构

技术领域

本实用新型涉及芯片封装技术领域，具体为一种多芯片封装结构。

背景技术

传统用于实现光耦功能的芯片封装工艺复杂，存在着很多的不确定性，而且当需要将用于实现光耦功能的芯片与实现其他功能的芯片一起进行封装时，或者需要对多个用于实现光耦功能的芯片一起进行封装时，封装难度大。

发明内容

本实用新型的目的在于克服现有多芯片封装结构难度大的问题，提供了一种多芯片封装结构。

为了实现上述目的，本实用新型提供一种多芯片封装结构，包括：

基板；

多个芯片，设于所述基板表面，其中，所述多个芯片包括至少一个用于实现光耦功能的第一芯片；

围墙，设于所述基板表面并用于包围所述第一芯片；

胶体，设于所述围墙内并用于对所述第一芯片进行包封。

作为一种可实施方式，所述围墙为围墙胶或者围墙塑封体。

作为一种可实施方式，当所述围墙为围墙胶时，所述围墙胶不透光。

作为一种可实施方式，所述胶体为热固型胶体。

作为一种可实施方式，所述热固型胶体为硅胶、树脂胶其中的至少一种。

作为一种可实施方式，所述胶体的种类根据实现光耦功能的要求确定。

作为一种可实施方式，所述围墙的高度高于所述围墙内的封装对象的高度，使得所述围墙内胶体的高度高于所述围墙内的封装对象的高度。

作为一种可实施方式，所述围墙的高度高于所述围墙内封装对象的高度的范围为8微米-12微米。

作为一种可实施方式，所述第一芯片为LED芯片或光传感器芯片。

作为一种可实施方式，当所述第一芯片为LED芯片时，所述LED芯片表面还设有LED发光模块，所述LED发光模块通过引线连接对应的LED芯片。

作为一种可实施方式，所述基板表面设有切割道，所述围墙的至少部分结构位于切割道位置。

作为一种可实施方式，所述多个芯片还包括未被所述围墙包围的至少一个第二芯片。

作为一种可实施方式，还包括：塑封层，位于所述基板表面并用于塑封所述至少一个第二芯片。

本实用新型的有益效果：

本实用新型公开了一种多芯片封装结构，通过在基板表面设置围墙，通过围墙包围多个芯片中的至少一个用于实现光耦功能的第一芯片，并采用胶体对设于围墙内的所述第一芯片进行包封；使得能够对多个芯片中部分用于实现光耦功能的第一芯片进行单独的胶体封装，或者对多个用于实现光耦功能的第一芯片一起进行胶体封装，极大提高了产品可靠性，简化了封装流程，在人力及设备成本方面有极大提升。

本实用新型通过使用围墙以及围墙内的胶体对用于实现光耦功能的部分芯片进行封装，可以通过选择不同的胶体达到不同光耦产品的要求，技术更加完善，且在透光率以及与基板的阻焊层结合等方面，更加容易达到产品要求，加大了材料的选取范围，极大降低材料成本，极大提高了产品可靠性；且杜绝了现有技术中因玻璃贴装造成的空白、分层等异常。

附图说明

图1为实施例为了介绍技术问题所提供的芯片封装结构示意图；

图2为实施例所介绍的多个芯片的位置示意图和围墙的位置示意图；

图3为实施例所介绍的多个芯片的位置示意图和围墙的另一种位置示意图；

图4为图2的侧剖面结构示意图；

图5为对图2切割后得到的包含第一芯片的单个封装结构的侧剖面结构示意图；

图6为对图3切割后得到的一种包含第一芯片的单个封装结构的侧剖面结构示意图；

图7为当图5中的第一芯片为LED芯片时的侧剖面结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1，为用于实现光耦功能的芯片封装结构，包括基板10、位于基板10表面的用于实现光耦功能的第一芯片21、位于第一芯片21两侧的塑封体60以及设于第一芯片21上方并由塑封体60支撑的透光玻璃50；其中，当用于实现光耦功能的第一芯片21为LED芯片时，所述LED芯片表面还设有LED发光模块30，且芯片21和LED发光模块30通过引线40连接，芯片21和基板10通过引线连接，可以看到，当对用于实现光耦功能进行封装时需要切割一块透光玻璃50，再将切割得到的透光玻璃50通过胶层粘贴到芯片两侧的塑封体60上，而在这个过程中，玻璃的切割以及粘贴都有难度，如需要防止胶层在塑封体60上扩散甚至影响第一芯片21的功能，另外，胶层的胶量也不好控制，粘贴过程可能会产生缝隙，而且，透光玻璃50没有泄压孔，当贴装完成后进行可靠性测试时，如热制程测试的烘烤、焊接等，封装体内部的压力会对胶层产生冲击，从而出现空白、分层等异常；

而若依据如图1所示的芯片封装结构，当要将多个用于实现光耦功能的芯片封装在一起时，封装难度大；或者当将用于实现光耦功能的芯片和用于实现其他功能的芯片封装在一起时，由于封装实现光耦功能的芯片和封装实现其他功能的芯片相比具有独特的封装要求，封装难度也大。

因此，为了解决上述问题，参见图2，本实施例提供了一种多芯片封装结构，包括：

基板10；

多个芯片，设于所述基板10表面，其中，所述多个芯片包括至少一个用于实现光耦功能的第一芯片21；

围墙80，设于所述基板10表面并用于包围所述第一芯片21；

胶体70，设于所述围墙80内并用于对所述第一芯片21进行包封。

具体的，作为一种例子，如图2所示为多个芯片封装在一个封装结构中的位置示意图以及围墙和胶体的所在位置的俯视结构示意图，图4所示为图2的侧剖面结构示意图，所述多芯片封装结构包括基板10、设于所述基板10表面的多个芯片，多个芯片中包含了用于实现光耦功能的第一芯片21和用于实现其他功能的第二芯片22，设于基板表面并包围所述第一芯片21的围墙80，设于围墙80内用于对实现光耦功能的第一芯片21进行封装的胶体70，通过围墙80将用于实现光耦功能的第一芯片21包围，并在所述围墙80内通过胶体70对用于实现光耦功能的第一芯片21进行封装。

在一些实施例中，所述基板10可以为树脂基板、陶瓷基板、玻璃基板、硅基板、印刷电路板(PCB)、金属基板或者半导体晶片等。

在一些实施例中，用于实现光耦功能的第一芯片为LED芯片或光传感器芯片等。

在一些实施例中，所述多个芯片包括至少一个用于实现光耦功能的第一芯片21；也就是说，所述多个芯片可以包含部分用于实现光耦功能的第一芯片21，所述多个芯片也可以全都为用于实现光耦功能的第一芯片21。

在一些实施例中，多个芯片都分别通过引线40与所述基板电性连接。

需要注意的是，所述引线40的数量可以根据实际进行确定，图中只是对引线的位置做示例性的介绍。

在一些实施例中，参加图7，当用于实现光耦功能的第一芯片为LED芯片时，所述LED芯片表面还设有LED发光模块、所述LED发光模块通过引线40与对应的LED芯片电性连接。

在一些实施例中，所述围墙的设置位置可以根据实际需要封装的第一芯片所在位置进行确定；在一种例子中，围墙的位置可以直接沿基板10边缘设置，从而在整块基板10上注胶；在又一种例子中，围墙80也可以位于基板10的切割道上，对位于基板上的部分芯片进行注胶。

例如如图2所示，当多个芯片的数量为12个时，第一芯片的数量可以为3个，所述围墙80包围3个所述第一芯片，如图3所示，第一芯片的数量也可以为6个，所述围墙80包围6个所述第一芯片。

在一些实施例中，所述围墙的至少部分结构位于切割道位置，也就是说，所述围墙的位置可以位于用于切割的切割道位置，而位于切割道的围墙可以全部在切割道区域内，也可以部分在切割道区域内，从而在对封装好的封装结构进行切割时，可以将围墙的一部分切割掉，而在切割后得到的单个封装结构中也只会保留未被切割掉的部分围墙。

在一些实施例中，当对如图2所示封装结构进行切割后，可以得到如图5所示的包含第一芯片的单个封装结构，而当用于实现光耦功能的第一芯片21为LED芯片时，如图7所示，所述LED芯片表面还设有LED发光模块30、所述LED发光模块通过引线40与对应的LED芯片电性连接。

在一些实施例中，当对如图3所示封装结构进行切割后，可以得到如图6所示的包含第一芯片的单个封装结构。

在一些实施例中，所述围墙为围墙胶或者围墙塑封体等。

当所述围墙为围墙胶时，所述围墙胶可以设置为不透光，从而防止外部光源通过围墙胶进入封装体内部，在内部产生折射从而造成产品性能影响。

当所述围墙为围墙塑封体时，所述围墙塑封体由塑封料制备得到，且通过塑封料制备得到的所述围墙塑封体的高度设置更加可控。

在一些实施例中，所述围墙内的胶体可以为热固型胶体，其中，所述热固型胶体为硅胶、树脂胶等其中的至少一种；热固型胶体为本领域技术人员根据现有热固型胶体类型进行的合理选择，在此不作限定。

在一些实施例中，由于所述胶体封装的是用于实现光耦功能的第一芯片，当选用胶体时，需要考虑到胶体的透光率，使得达到用于制备的光耦产品的需求，因此，本实施例可以通过选择相应种类的胶体达到用于制备的不同光耦产品的要求，例如：所述胶体的透光率可以根据实现光耦功能的透光率要求确定。

在一些实施例中，为了实现胶体对封装对象的包封，所述围墙的高度高于所述围墙内的封装对象的高度，使得所述围墙内胶体的高度高于所述围墙内的封装对象的高度。

其中，所述封装对象包括芯片；进一步的，当多个芯片都分别通过引线与所述基板电性连接时，所述封装对象还包括引线；当所述芯片为LED芯片时，所述封装对象还包括设于所述LED发光模块表面的LED发光模块以及将LED发光模块与LED发光模块电性连接的引线。

具体的，为了保证封装对象被完全封装，防止出现引线外露于芯片外露于封装外表面等问题，所述围墙的高度高于所述围墙内封装对象的高度的范围可以为8微米-12微米左右。

在一些实施例中，请参考图2和图3，所述多个芯片还包括未被所述围墙包围的至少一个第二芯片22。

在一些实施例中，请参考图2和图4，还包括：塑封层90，位于所述基板10表面并用于塑封所述第二芯片22。

在一些实施例中，所述塑封料的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂等等。

在又一些实施例中，也可以通过其他能够实现包封效果的材料对第二芯片进行包封，实施例不做限定。

在一些实施例中，所述第二芯片22可以为只需要用普通塑封料塑封的各种类型的芯片，本实施例不做限定。

本实用新型公开的多芯片封装结构通过使用围墙对多芯片封装结构中用于实现光耦功能的第一芯片进行单独的胶体封装，极大提高了产品可靠性，简化了封装流程，在人力及设备成本方面有极大提升。

本实施新型通过使用围墙以及围墙内的胶体对用于实现光耦功能的第一芯片进行封装，可以通过选择不同的胶体达到不同光耦产品的要求，技术更加完善，且在透光率以及与基板的阻焊层结合等方面，更加容易达到产品要求，加大了材料的选取范围，极大降低材料成本，极大提高了产品可靠性；且杜绝了现有技术中因玻璃贴装造成的空白、分层等异常。

本实用新型虽然己以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。

Claims (13)

1.一种多芯片封装结构，其特征在于，包括：

基板；

多个芯片，设于所述基板表面，其中，所述多个芯片包括至少一个用于实现光耦功能的第一芯片；

围墙，设于所述基板表面并用于包围所述第一芯片；

胶体，设于所述围墙内并用于对所述第一芯片进行包封。

2.根据权利要求1所述的多芯片封装结构，其特征在于，所述围墙为围墙胶或者围墙塑封体。

3.根据权利要求1所述的多芯片封装结构，其特征在于，当所述围墙为围墙胶时，所述围墙胶不透光。

4.根据权利要求1所述的多芯片封装结构，其特征在于，所述胶体为热固型胶体。

5.根据权利要求4所述的多芯片封装结构，其特征在于，所述热固型胶体为硅胶、树脂胶其中的一种。

6.根据权利要求1所述的多芯片封装结构，其特征在于，所述胶体的种类根据实现光耦功能的要求确定。

7.根据权利要求1所述的多芯片封装结构，其特征在于，所述围墙的高度高于所述围墙内的封装对象的高度，使得所述围墙内胶体的高度高于所述围墙内的封装对象的高度。

8.根据权利要求7所述的多芯片封装结构，其特征在于，所述围墙的高度高于所述围墙内封装对象的高度的范围为8微米-12微米。

9.根据权利要求1所述的多芯片封装结构，其特征在于，所述第一芯片为LED芯片或光传感器芯片。

10.根据权利要求1所述的多芯片封装结构，其特征在于，当所述第一芯片为LED芯片时，所述LED芯片表面还设有LED发光模块，所述LED发光模块通过引线连接对应的LED芯片。

11.根据权利要求1所述的多芯片封装结构，其特征在于，所述基板表面设有切割道，所述围墙的至少部分结构位于切割道位置。

12.根据权利要求1所述的多芯片封装结构，其特征在于，所述多个芯片还包括未被所述围墙包围的至少一个第二芯片。

13.根据权利要求12所述的多芯片封装结构，其特征在于，还包括：

塑封层，位于所述基板表面并用于塑封所述第二芯片。