TWI575761B - 光電晶片封裝體及光電晶片封裝製程 - Google Patents

光電晶片封裝體及光電晶片封裝製程 Download PDF

Info

Publication number
TWI575761B
TWI575761B TW105113064A TW105113064A TWI575761B TW I575761 B TWI575761 B TW I575761B TW 105113064 A TW105113064 A TW 105113064A TW 105113064 A TW105113064 A TW 105113064A TW I575761 B TWI575761 B TW I575761B
Authority
TW
Taiwan
Prior art keywords
optoelectronic chip
light guiding
optoelectronic
encapsulant
wafer
Prior art date
Application number
TW105113064A
Other languages
English (en)
Other versions
TW201739062A (zh
Inventor
陳憲章
翁承誼
東鴻 黃
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105113064A priority Critical patent/TWI575761B/zh
Priority to CN201610460242.8A priority patent/CN107331719A/zh
Application granted granted Critical
Publication of TWI575761B publication Critical patent/TWI575761B/zh
Publication of TW201739062A publication Critical patent/TW201739062A/zh

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

光電晶片封裝體及光電晶片封裝製程
本發明是有關於一種光電晶片封裝體及光電晶片封裝製程,且特別是有關於一種具有導光元件的光電晶片封裝體及光電晶片封裝製程。
在半導體產業中,積體電路(Integrated Circuits,IC)的生產,主要分為三個階段:晶圓(wafer)的製造、積體電路的製作以及晶片的封裝(Package)等。其中,晶片係經由晶圓製作、電路設計、光罩製作、電路製作以及切割晶圓等步驟而完成,而每一顆由晶圓切割所形成的晶片,在經由晶片上之接點與外部訊號電性連接後,可再以封裝膠體材料將晶片包覆,其封裝之目的在於防止晶片受到濕氣、熱量、雜訊的影響,並提供晶片與外部電路之間電性連接的媒介,如此即完成積體電路的生產。
在光電元件的製造過程中,在以封裝膠體將光電晶片包覆之後,須進一步製作導光元件以將光電晶片所發出的光線導引至封裝體外或將來自於外界的光線導引至光電晶片,此導光元件 的製作包括形成接觸開口以及連接於光電晶片與外部的導光元件。一般而言,前述的導光元件通常是在封裝膠體製作完成之後以雷射鑽孔搭配透光材料的填入進行製作。
然而,因為封裝膠體過厚且雷射的能量不易精準控制,所以以雷射鑽孔方式於封裝膠體中形成接觸開口面臨了製程裕度(process window)不足的問題。因此,雷射鑽孔可能會導致光電元件的損壞,進而導致光電元件的出光效率(light extraction efficiency)或收光效率低落等問題。據此,雷射鑽孔可能導致光電元件的封裝良率無法有效被提升。因此,如何進一步提升光電元件的封裝良率,實已成目前亟欲解決的課題。
本發明提供一種光電晶片封裝體以及一種光電晶片封裝製程。
本發明提供一種光電晶片封裝製程,其包括下列步驟。將一光電晶片設置於一線路載板,並使光電晶片與線路載板電性連接。於光電晶片上設置一導光元件。於線路載板上形成一封裝膠體以包覆光電晶片及導光元件。移除部分的封裝膠體以暴露出導光元件的一頂面。
本發明提供一種光電晶片封裝體,其包括一線路載板、一光電晶片、一導光元件以及一封裝膠體。光電晶片配置於線路載板上,並且與線路載板電性連接。導光元件配置於光電晶片上。 封裝膠體配置於線路載板上,其中封裝膠體包覆光電晶片及導光元件,且導光元件的一頂面暴露於封裝膠體外。
在本發明的一實施例中,上述的光電晶片透過至少一焊線與線路載板電性連接。
在本發明的一實施例中,移除部分的封裝膠體的方法包括研磨。
在本發明的一實施例中,導光元件為預先成型(pre-formed)且具有特定形狀。
在本發明的一實施例中,導光元件藉由一光學膠層而設置於該光電晶片上。
在本發明的一實施例中,包括於線路載板上形成多個外部端子,其中外部端子與光電晶片位於線路載板的不同側,且外部端子透過線路載板與光電晶片電性連接。
在本發明的一實施例中,光電晶片包括發光二極體晶片或光感測器。
在本發明的一實施例中,導光元件為透明玻璃、透明膠膜或透明膠體。
基於上述,本發明上述實施例在形成封裝膠體之前先於光電晶片上形成導光元件,此製程順序可以提升光電晶片封裝製程的封裝良率。此外,由於導光元件的製作早於封裝膠體的形成,因此封裝膠體的厚度不會影響到導光元件的製作良率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉 實施例,並配合所附圖式作詳細說明如下。
200‧‧‧光電晶片封裝體
210‧‧‧線路載板
210a‧‧‧第一表面
210b‧‧‧第二表面
S1、S2‧‧‧表面
212‧‧‧核心層
212a‧‧‧第一接墊
212b‧‧‧第二接墊
214a‧‧‧第一防焊層
214b‧‧‧第二防焊層
C‧‧‧導體
216‧‧‧外部端子
220‧‧‧光電晶片
220a‧‧‧光學面
225‧‧‧光學膠層
230‧‧‧導光元件
230a‧‧‧頂面
230b‧‧‧底面
H‧‧‧高度
240‧‧‧焊線
250、250'‧‧‧封裝膠體
T1、T2‧‧‧厚度
L、L'‧‧‧光束
圖1A至圖1C是依照本發明實施例的一種光電晶片封裝體的製造流程示意圖。
圖1C是依照本發明實施例的光電晶片封裝體的剖面示意圖。
圖1A至圖1C是依照本發明實施例的一種光電晶片封裝體的製造流程示意圖。首先,請參照圖1A,提供一已有一光電晶片220的線路載板210,其中光電晶片220上具有一導光元件230,並且線路載板210具有第一表面210a以及第二表面210b。具體而言,線路載板210包括一核心層212、導體C、第一接墊212a、第二接墊212b、第一防焊層214a以及第二防焊層214b,其中核心層212為硬質或可撓性之介電材料,第一接墊212a與第二接墊212b分別位於核心層212的二相對表面S1、S2上,且第一接墊212a分別與透過嵌於核心層212中的導體C與對應的第二接墊212b電性連接。第一防焊層214a與第二防焊層214b分別覆蓋於核心層212的二相對表面S1、S2上,並暴露出第一接墊212a與第二接墊212b。
在本實施例中,導光元件230的底面230b與一光學膠層 225接觸,導光元件230藉由光學膠層225而設置於光電晶片220的光學面220a上,且導光元件230至少覆蓋住部分的光電晶片220的光學面220a。前述的光學膠層225可作為導光元件230與光電晶片220之間的緩衝,避免導光元件230對光電晶片220造成損傷。在一實施例中,光電晶片220用以發出一光束L,並且導光元件230藉由光學膠層225而設置於該光電晶片220上,以使得光電晶片220上的導光元件230可導引光束L朝預定方向射出(即光束L’)。換言之,前述的光電晶片220例如為一發光二極體晶片。在其他可行的實施例中,光電晶片220可用以接收或感測一光束。換言之,前述的光電晶片220可為一光感測晶片(例如光二極體)。然而,本揭露不限定導光元件230只有覆蓋於光電晶片220的光學面220a。換言之,在其他實施例中,導光元件230可以是覆蓋光電晶片220的光學面220a及其他部分。
在本實施例中,光學膠層225材料例如是聚甲基丙烯酸酯(Polymethyl Methacrylate)、聚碳酸酯(Polycarbonate)或任何於光束L波長範圍內具有低吸收係數(absorption coefficient)以及高穿透率的材質。導光元件230例如是以預先成型(pre-formed)的方式製作成特定形狀,而前述的導光元件230材料例如是玻璃、石英、矽膠、聚甲基丙烯酸酯、聚碳酸酯或任何於光束L波長範圍內具有低吸收係數以及高穿透率的材質。值得注意的是,由於導光元件230是以預先成型的方式製作而成,相較於習知採雷射鑽孔方式所製造出的導光元件,本揭露中的導光元件230的形狀 可以因應不同的光學設計需求,而具有較多的變化可能。
在完成光電晶片220及導光元件230的製作之後,本實施例可於線路載板210的第二表面210b上形成外部端子216,其中外部端子216與被第二防焊層214b所暴露出的第二接墊212b電性連接。舉例而言,外部端子216可為焊球、凸塊等。
在本實施例中,線路載板210例如是具有單層線路之印刷電路板或具有多層線路之印刷電路板。前述的線路載板210可為硬質線路載板或可撓性線路載板。第一接墊212a及第二接墊212b的材料例如是銅、鎳、金、錫或上述之組合,第一防焊層214a以及第二防焊層214b的材料例如是環氧樹酯或其他防焊材質。
接著,請參考圖1B,透過至少一焊線240使光電晶片220與線路載板210上的第一接墊212a電性連接。在完成焊線240的製作之後,光電晶片220可透過焊線240、第一接墊212a、導體C、第二接墊212b以及外部端子216與外部元件(未繪示)電性連接。在本實施例中,焊線240材料例如是金線或其他導電線材。
在完成光電晶片220與線路載板210的電性連接之後,接著,於線路載板210上形成封裝膠體250,以包覆光電晶片220及導光元件230。具體而言,前述的封裝膠體250除了包覆光電晶片220及導光元件230之外,可進一步包覆光學膠層225、焊線240以及被第一防焊層214a所暴露的第一接墊212a。在本實施例中,封裝膠體250例如是以轉移成型(Transfer mold)、液態成型 (Liquid mold)或壓縮成形(Compression mold)的方式製作,且光電晶片220的厚度及焊線240弧高決定了所欲形成之封裝膠體250的厚度T1。在本實施例中,封裝膠體250的厚度T1介於10um至1000um之間,而導光元件230的高度H例如介於5um至800um之間。此處,封裝膠體250的厚度T1足以覆蓋住導光元件230的頂面230a。
然後,請參考圖1C,移除部分的封裝膠體250,直到導光元件230的頂面230a被暴露。在本實施例中,封裝膠體250可藉由研磨製程、蝕刻製程或其他製程進行薄化,以形成封裝膠體250’。值得注意的是,當厚度為T1之封裝膠體250被薄化而成為封裝膠體250’時,封裝膠體250’的厚度為T2。在本實施例中,封裝膠體250’的厚度T2介於10um至900um之間。
在本實施例中,如圖1A及圖1C所示,由於導光元件230可預先製作並設置於光電晶片220上,因此在本實施例中,導光元件230可確實地覆蓋光電晶片220的光學面220a,並且可精準地控制導光元件230的頂面230a之平整度,以使導光元件230的頂面230a與薄化後的封裝膠體250’的頂面切齊(實質上共平面),進而使得光電晶片220的封裝體具有平整的表面。然而,本揭露不限定導光元件230的頂面230a必須為平面。在其他可行的實施例中,導光元件230的頂面230a可為突出於封裝膠體250’之曲面、凹陷於封裝膠體250’之曲面或其他型態的光學面。
經過上述製程後即可大致上完成本實施例之光電晶片封 裝體200的製作。上述之光電晶片封裝體200包括線路載板210、光電晶片220、光學膠層225、導光元件230、焊線240、薄化後的封裝膠體250’及外部端子216。線路載板210具有第一表面210a以及第二表面210b,且光電晶片220、光學膠層225、導光元件230、焊線240及薄化後的封裝膠體250’位於線路載板210之第一表面210a上,外部端子216位於線路載板210之第二表面210b上。具體而言,線路載板210包括一核心層212、導體C、第一接墊212a、第二接墊212b、第一防焊層214a以及第二防焊層214b,第一接墊212a與第二接墊212b分別位於核心層212的二相對表面S1、S2上,且第一接墊212a分別與透過嵌於核心層212中的導體C與對應的第二接墊212b電性連接。光電晶片220透過至少一焊線240與被第一防焊層214a所暴露出的第一接墊212a電性連接。外部端子216與被防焊層214b所暴露出的第二接墊212b電性連接。因此,光電晶片220透過至少一焊線240、第一接墊212a、導體C、第二接墊212b以及外部端子216與外部元件電性連接。薄化後的封裝膠體250’配置於線路載板上,除了包覆光電晶片220及導光元件230,可進一步包覆光學膠層225、焊線240以及被第一防焊層214a所暴露的第一接墊212a,並使導光元件230暴露出導光元件230的一頂面230a。光電晶片220發出一光束L,並且藉由以光學膠層225設置於該光電晶片220上的導光元件230,使得所述的光束L朝預定方向射出(即光束L’)。
綜上所述,本發明上述實施例在形成封裝膠體之前先於 光電晶片上形成導光元件,此製程順序可以提升光電晶片封裝製程的封裝良率。此外,由於導光元件的製作早於封裝膠體的形成,因此封裝膠體的厚度不會影響到導光元件的製作良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200‧‧‧光電晶片封裝體
210‧‧‧線路載板
210a‧‧‧第一表面
210b‧‧‧第二表面
S1、S2‧‧‧表面
212a‧‧‧第一接墊
212b‧‧‧第二接墊
214a‧‧‧第一防焊層
214b‧‧‧第二防焊層
C‧‧‧導體
216‧‧‧外部端子
220‧‧‧光電晶片
220a‧‧‧光學面
225‧‧‧光學膠層
230‧‧‧導光元件
230a‧‧‧頂面
230b‧‧‧底面
H‧‧‧高度
240‧‧‧焊線
250、250'‧‧‧封裝膠體
T1、T2‧‧‧厚度
L、L'‧‧‧光束

Claims (11)

  1. 一種光電晶片封裝製程,包括:將一光電晶片設置於一線路載板,並使該光電晶片與該線路載板電性連接;於該光電晶片上設置一導光元件;於該線路載板上形成一封裝膠體以包覆該光電晶片及該導光元件;以及移除部分的該封裝膠體以暴露出該導光元件的一頂面。
  2. 如申請專利範圍第1項所述的光電晶片封裝製程,其中該光電晶片透過至少一焊線與該線路載板電性連接。
  3. 如申請專利範圍第1項所述的光電晶片封裝製程,其中移除部分的該封裝膠體的方法包括研磨。
  4. 如申請專利範圍第1項所述的光電晶片封裝製程,其中該導光元件為預先成型且具有特定形狀。
  5. 如申請專利範圍第1項所述的光電晶片封裝製程,其中該導光元件藉由一光學膠層而設置於該光電晶片上。
  6. 如申請專利範圍第1項所述的光電晶片封裝製程,更包括於該線路載板上形成多個外部端子,其中該些外部端子與該光電晶片位於該線路載板的不同側,且該些外部端子透過該線路載板與該光電晶片電性連接。
  7. 一種光電晶片封裝體,包括:一線路載板; 一光電晶片,配置於該線路載板上,並且與該線路載板電性連接;一導光元件,配置於該光電晶片上以及一封裝膠體,配置於該線路載板上,其中該封裝膠體包覆該光電晶片及該導光元件,且該導光元件的一頂面暴露於該封裝膠體外,且該導光元件及該封裝膠體為不同元件。
  8. 如申請專利範圍第7項所述的光電晶片封裝體,其中該光電晶片包括發光二極體晶片或光感測器。
  9. 如申請專利範圍第7項所述的光電晶片封裝體,其中該導光元件為透明玻璃、透明膠膜或透明膠體。
  10. 如申請專利範圍第7項所述的光電晶片封裝體,更包括多個外部端子,其中該些外部端子與該光電晶片位於該線路載板的不同側,且該些外部端子透過該線路載板與該光電晶片電性連接。
  11. 如申請專利範圍第7項所述的光電晶片封裝體,更包括至少一焊線,其中該光電晶片透過至少一焊線與該線路載板電性連接。
TW105113064A 2016-04-27 2016-04-27 光電晶片封裝體及光電晶片封裝製程 TWI575761B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105113064A TWI575761B (zh) 2016-04-27 2016-04-27 光電晶片封裝體及光電晶片封裝製程
CN201610460242.8A CN107331719A (zh) 2016-04-27 2016-06-23 光电芯片封装体及光电芯片封装制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113064A TWI575761B (zh) 2016-04-27 2016-04-27 光電晶片封裝體及光電晶片封裝製程

Publications (2)

Publication Number Publication Date
TWI575761B true TWI575761B (zh) 2017-03-21
TW201739062A TW201739062A (zh) 2017-11-01

Family

ID=58766397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113064A TWI575761B (zh) 2016-04-27 2016-04-27 光電晶片封裝體及光電晶片封裝製程

Country Status (2)

Country Link
CN (1) CN107331719A (zh)
TW (1) TWI575761B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM454627U (zh) * 2012-12-19 2013-06-01 Txc Corp 分區並列式光感測晶片封裝結構
US20160020165A1 (en) * 2014-05-06 2016-01-21 Intel Corporation Multi-layer package with integrated antenna

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423298C (zh) * 2004-02-27 2008-10-01 沈育浓 发光二极管晶片封装体及其封装方法
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN102254833A (zh) * 2010-05-17 2011-11-23 展晶科技(深圳)有限公司 发光二极管封装制程

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM454627U (zh) * 2012-12-19 2013-06-01 Txc Corp 分區並列式光感測晶片封裝結構
US20160020165A1 (en) * 2014-05-06 2016-01-21 Intel Corporation Multi-layer package with integrated antenna

Also Published As

Publication number Publication date
TW201739062A (zh) 2017-11-01
CN107331719A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
US10784205B2 (en) Electronic package
US8017436B1 (en) Thin substrate fabrication method and structure
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20110180891A1 (en) Conductor package structure and method of the same
TW201914058A (zh) 半導體封裝結構
KR101059629B1 (ko) 반도체 패키지 제조방법
US10204865B2 (en) Electronic package and conductive structure thereof
US20120168921A1 (en) Leadless semiconductor package with routable leads, and method of manufacture
TWI387089B (zh) 多晶片封裝結構及其製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
TWI559464B (zh) 封裝模組及其基板結構
TW202109776A (zh) 扇出型半導體封裝結構及其封裝方法
US20070215993A1 (en) Chip Package Structure
KR20140045461A (ko) 집적회로 패키지
TWI575761B (zh) 光電晶片封裝體及光電晶片封裝製程
TW201532316A (zh) 封裝結構及其製法
KR102364314B1 (ko) 수발광 일체용 반도체 패키지의 제조방법
TW201628152A (zh) 電子封裝結構
CN106847778B (zh) 半导体封装载板及其制造方法
TWI612650B (zh) 電子封裝結構
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
US9184149B2 (en) Semiconductor device with an interlocking wire bond
CN110993631A (zh) 一种基于背照式图像传感器芯片的封装方法
TWI606562B (zh) 電子封裝結構